KR100285535B1 - 와이어본딩방법 - Google Patents

와이어본딩방법 Download PDF

Info

Publication number
KR100285535B1
KR100285535B1 KR1019980008989A KR19980008989A KR100285535B1 KR 100285535 B1 KR100285535 B1 KR 100285535B1 KR 1019980008989 A KR1019980008989 A KR 1019980008989A KR 19980008989 A KR19980008989 A KR 19980008989A KR 100285535 B1 KR100285535 B1 KR 100285535B1
Authority
KR
South Korea
Prior art keywords
bonding
wire
point
bonding point
capillary
Prior art date
Application number
KR1019980008989A
Other languages
English (en)
Other versions
KR19980080357A (ko
Inventor
구니유키 다카하시
도오루 모치다
다츠나리 미이
노부토 야마자키
Original Assignee
후지야마 겐지
가부시키가이샤 신가와
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지야마 겐지, 가부시키가이샤 신가와 filed Critical 후지야마 겐지
Publication of KR19980080357A publication Critical patent/KR19980080357A/ko
Application granted granted Critical
Publication of KR100285535B1 publication Critical patent/KR100285535B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S228/00—Metal fusion bonding
    • Y10S228/904—Wire bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/907—Continuous processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(과제) 좁은 패드간격의 반도체 장치에의 와이어 본딩을 가능케한다.
(해결수단) 패드(31, 32 … 3N)의 제1본딩점과 대칭하는 리드(41, 42 … 4N)의 제2본딩점에 각각 와이어본딩하는 본딩순서를, 패드(31, 32 … 3N) 열(列)의 패드(31)에서 개시하여 중앙의 패드(3N/2)까지 순차 본딩을 행하고 다음에 상기 열의 타단의 패드 3N에서 상기와 역방향으로 개시하여 그 열의 나머지 본딩점에 와이어 본딩한다.

Description

와이어 본딩 방법
(발명이 속한 기술 분야)
본 발명은 반도체 장치의 제조공정에 있어서, 제1본딩점과 제2본딩점 사이를 와이어로 접속하는 와이어 본딩 방법에 관한 것이다.
(종래의 기술)
반도체 장치에는 도 4 표시와 같이, 리드프레임(1)에 마운트된 반도체 칩(2)의 패드(3; 31, 32 … 3N)의 제1본딩점과 리드프레임(1)의 리드(4; 41, 42 … 4N)의 제2본딩점을 와이어(5)로 접속하는 와이어 본딩 방법이 있다.
이 와이어 본딩 방법은 일반적으로 도 5 표시방법으로 행해지고 있다. 도 5(a) 표시와 같이, 캐피래리(6)가 하강하여 제1본딩점 A에 와이어(6) 선단에 형성된 볼을 본딩후, 캐필래리(6)는 B점까지 약간 상승하여 와이어(5)를 풀어낸다. 도 5(b)에 도시된 바와 같이, 캐필래리(6)는 제2본딩점 E와 반대방향의 C점까지 약간 수평이동한다. 일반적으로 캐필래리(6)를 제2본딩점 E와 반대방향으로 이동시키는 루프형성동작을 리버스 동작이라 한다.
다음에, 도 5(c)에 도시된 바와 같이, 캐필래리(6)는 와이어루프 형성에 필요한 양의 D점까지 상승하여 와이어(5)를 풀어낸다. 그 후 제1본딩점 A 또는 그 근방을 중심으로 한 반경의 원호로 제2본딩점 E로 이동하고, 제2본딩점 E에 본딩한다.
(발명이 해결하고자 하는 과제)
그런데, 도 4 표시와 같이, 제1본딩점인 패드(3; 31, 32 … 3N)은 반도체 칩(2) 4변의 주연(周緣) 내측에 배열되고, 게다가 등간격으로 배치될 경우가 많다. 따라서, 반도체 칩(2) 면적에 대하여 와이어(5) 접속수가 많으면 패드피치(패드(3) 중심에서 인접 패드(3) 중심까지의 간격)은 필연적으로 좁아진다. 또, 거기에 따라 패드(3) 면적도 필연적으로 작아진다.
근년의 반도체 장치의 소형화에 따라, 좁은 간격에서의 패드(3)에의 본딩이 요구되고 있다. 도 6과 같이, 패드(3) 간격(패드피치 P1)이 비교적 넓은 경우는 두께 있는 캐필래리(6)를 사용할 수 있다. 그러나, 도 7과 같이 패드(3) 간격(패드피치 P2)이 좁아지면 본딩시에 캐필래리(6) 선단이 인접한 압착볼(7a)에 접촉해 버리거나, 이미 형성된 와이어 루프에 캐필래리(6)가 접촉하여 변형되거나 하므로 두께가 얇은 캐필래리(6)를 사용할 필요가 있다. 그러나, 캐필래리(6)의 두께가 얇으면 그만큼 기계적 강도가 약해지므로, 수명이 단축되는 문제가 있었다.
또, 도 6과 도 7에 도시된 바와 같이, 와이어(5) 선단에 형성된 볼(7)은 본딩시에 캐필래리(6)에 의해 찌부러져 변형되고, 압착볼(7a)이 된다. 이 압착볼(7a) 직경은 통상 와이어(5) 지름의 2∼3배 크기가 되므로, 압착볼(7a)이 인접 패드(3) 또는 압착볼(7a)에 접촉하지 않은 만큼이 간격이 필요하다.
따라서, 상기한 바와 같이, 패드피치는 본딩시에 캐필래리(6) 선단이 인접한 압착볼(7a)에 접촉하지 않는 간격, 혹은 이미 형성된 와이어 루프에 캐필래리(6)가 접촉하지 않는 간격, 또 압착볼(7a)이 인접패드(3) 또는 압착볼(7a)에 접착볼(7a)이 인접패드(3) 또는 압착볼(7a)에 접촉하지 않은 만큼의 간격중, 가장 큰 간격이 필요하다.
종래, 본딩순서, 즉, 제1본딩점과 제2본딩점을 와이어로 접속한 후에 다음의 제1본딩점과 제2본딩점을 와이어로 접속하는 순서는, 시계방향이거나 반시계방향 중 한 방향에서 행해지고 있었다. 제2본딩점이 되는 리드(4; 41, 42 … 4N)는 구조적 및 배치적으로 리드간격이 넓어지기 때문에, 접속된 각 와이어(5)는 평행이 아니고, 도 4와 같이 부채꼴에 배치된다. 그래서, 모서리부에 가까운 패드(32)에 본딩된 와이어루프 중간부는 더 모서리에 가까운 패드(31)에 접근한다. 따라서, 도 8에 도시된 바와 같이, 패드(32)에 본딩후, 패드(31)에 본딩하고자 하면 캐필래리(6)가 패드(32)에 본딩된 와이어루프에 접촉하여 변형되게 된다. 또한, 도 8에 도시된 캐필래리(6)는 중간부(6a) 외경을 표시한다.
본 발명의 과제는, 좁은 패드간격의 반도체 제조장치에의 와이어 본딩을 가능하게 하는 와이어 본딩 방법을 제공함에 있다.
(과제를 해결하기 위한 수단)
상기 과제를 해결하기 위한 본 발명의 제1수단은, 제1본딩점과 제2본딩점 사이를 와이어로 접속하는 와이어 본딩 방법에 있어서, 직선적으로 열을 형성하여 대략 등간격으로 배치된 복수의 상기 제1본딩점과 대응하는 상기 제2본딩점에 각각 와이어 본딩하는 본딩순서를, 상기 열 일단에서 개시하여 중앙방향으로 순차 본딩을 행하고, 대략 중앙부까지 본딩한 다음은 상기 열 타단에서 상기와 역방향으로 개시하여 그 열의 나머지 본딩점에 와이어 본딩하는 것을 특징으로 한다.
상기 과제를 해결하기 위한 본 발명의 제2수단은, 상기 제1수단에 있어서, 상기 본딩순서는, 본딩개시전에 본딩장치의 제어장치의 기억수단에 기억된 상기 제1본딩점과 상기 제2본딩점의 좌표데이터열에서 상기 제어장치의 연산수단에 의해 자동설정되어 있는 것을 특징으로 한다.
상기 과제를 해결하기 위한 본 발명의 제3수단은, 상기 제1수단의 와이어 본딩 방법에 있어서, 정점부근의 와이어루프 형상이 제1본딩점과 제2본딩점을 잇는 직선에서 약간 상기 열의 단점 가까운 방향으로 굴곡된 것을 특징으로 한다.
상기 과제를 해결하기 위한 본 발명의 제4수단은, 상기 제1수단의 와이어 본딩 방법에 있어서, 제1본딩점에 와이어를 접속하는 공정과, 다음에 캐필래리를 조금 상승시키고, 이어서 제2본딩점과 반대방향으로 약간 이동시키는 리버스동작중, 적어도 1회의 리버스동작을, 제2본딩점과 반대방향으로 약간 상기 열의 단점 가까운 방향으로 캐필래리를 엇갈리게 하여 이동시키는 공정을 포함하는 것을 특징으로 한다.
상기 과제를 해결하기 위한 본 발명의 제5수단은, 상기 제4수단에 있어서, 상기 제2본딩점과 반대방향에서 약간 상기 열의 단점 가까운 방향으로 캐필래리를 엇갈리게 하여 이동시키는 리버스동작의 이동량은, 본딩개시전에 본딩장치의 제어장치의 기억수단에 기억된 상기 제1본딩점과 상기 제2본딩점의 좌표데이터 배열에서 상기 제어장치의 연산수단으로 자동설정되는 것을 특징으로 한다.
도 1은 본 발명의 와이어 본딩 방법의 1실시형태를 나타내는 평면설명도,
도 2는 패드열 중앙부분의 본딩 상태 설명도,
도 3은 본 발명의 와이어 본딩 방법의 1실시형태의 캐필래리 궤도를 나타내고, (a)는 평면설명도, (b)는 정면설명도,
도 4는 와이어 본딩된 반도체 장치의 평면도,
도 5는 종래의 와이어 본딩의 각 공정의 캐필래리이동에 따른 와이어 형상을 나타내는 설명도,
도 6은 패드간격이 비교적 넓을 경우에 있어서의 본딩시에 있어서의 캐필래리와 인접 와이어루프와의 관계를 나타내고, (a)는 제1본딩점 방향에서 본 설명도, (b)는 (a)의 측면도,
도 7은 패드간격이 비교적 좁을 경우에 있어서의 본딩시에 있어서의 캐필래리와 인접 와이어 루프와의 관계를 나타내고, (a)는 제1본딩점의 방향에서 본 설명도, (b)는 (a)의 측면도,
도 8은 종래의 와이어 본딩 방법을 나타내는 설명도.
″도면의 주요부분에 대한 부호의 설명″
1: 리드 프레임 2: 반도체 칩
3: (31, 32 … 3N)패드, 4: (41, 42 … 4N)리드
5: 와이어 5a: 정점
6: 캐필래리
6a: 캐필래리의 와이어 높이와 같은 부위
7: 볼 7a: 압착볼
(발명의 실시형태)
본 발명의 제1실시형태를 도 1로서 설명한다. 반도체 칩(2) 1변에 따라 등간격으로 배치된 제1본딩점인 패드(3; 31, 32 … 3N)열에 본딩하는 순번을 1단의 패드(31)에 패드(32) 순서로 본딩하고, 열 중앙의 패드(3N/2)를 본딩한 후, 열타단의 패드(3N), 패드(3N-1) 순서로 열의 나머지 본딩을 행하고, 열 모두를 본딩한다. 즉, 패드(3; 31, 32 … 3N)와 리드(4; 41, 42 … 4N)간의 와이어(5) 접속은 다음 순서로 행한다. 패드(31)와 리드(41)의 접속, 패드(32)와 리드(42)의 접속 … 패드(3N/2)와 리드(4N/2)의 접속순서를 행한다. 다음에, 캐필래리(6)는 패드(3N) 상방으로 이동하여, 이번에는 반대로, 패드(3N) 리드(4N)의 접속, 패드(3N-1)와 리드(4N-1)의 접속 … 패드(3N/2-1)와 리드(4N/2-1)의 접속을 순차 행한다.
이 본딩순서는 본딩장치의 연산부에 의해, 제어장치의 기억수단에 기억된 제1본딩점과 제2본딩점의 좌표데이터 배열 내용을 자동설정함으로써 얻어진다.
패드(3; 31, 32 … 3N)열 방향에 대한 수직선에 대하여, 제1본딩점과 제2본딩점을 잇는 방향이 이루는 각도(와이어(5)가 이루는 각도)는 단부의 패드(31, 3N)가 가장 크고, 열 중앙부의 패드(3N/2)를 향함에 따라 작아진다. 상기 본딩순서는 와이어(5)가 이루는 각도의 큰것에서 작은 것 순으로 본딩하기 때문에, 이미 와이어 본딩된 인접한 와이어루프에 캐필래리(6)가 접촉하지 않고, 와이어(5)를 변형시키는 일은 없다.
다음에, 본 발명의 제2실시형태를 도 1 내지 도 3에 의해 설명한다. 본 실시형태는 상기 제1실시형태의 방법으로 본딩할 경우에, 도 1 및 도 2에 도시된 바와 같이, 와이어루프 정점(5a) 부근 형상을, 제1본딩점 A와 제2본딩점 E를 잇는 직선에서 약간 패드(3; 31, 32 … 3N)열의 단점 가까운 방향으로 굴곡시킨다. 즉, 패드(31, 32 … 3N/2)는 패드(31)의 단점 방향으로 와이어루프 정점부근을 굴곡시킨다. 패드(3N, 3N-1 … 3N/2-1)는 패드(3N)의 단점방향으로 와이어루프 정점 부근을 굴곡시킨다.
다음에, 상기와 같이 와이어루프 정점부근을 굴곡시키는 와이어 본딩 방법에 대하여 설명한다. 종래의 도 7에 도시된 B점에서 C점까지의 리버스동작은, 캐필래리(6)를 단순히 제2본딩점 E와 반대방향으로 수평이동시킬 뿐이었다. 본 실시형태는, 이 리버스 동작에 있어서, 캐필래리(6)를 단순히 제2본딩점 E와 반대방향으로 수평이동시킬 뿐아니라 약간 열의 단점 방향으로 엇갈리게 이동시킨다. 즉, 도 1 에 도시된 바와 같이, 패드(31, 32 … 3N/2)는 패드(31)의 단점방향으로 이동시킨다. 패드(3N, 31N-1 … 3N/2-1)는 점드(3N)의 단점 방향으로 이동시킨다.
상기 와이어 본딩 방법에 일례를 패드(31)와 리드(41)의 본딩을 도 3에 따라 설명한다. 우선, 캐필래리(6)가 하강하여 제1본딩점 A에 와이어(5)선단에 형성된 볼을 본딩한 후, 캐필래리(6)는 B점까지 약간 상승하여 와이어(5)를 풀어낸다. 다음에, 캐필래리(6)는 제2본딩점 E와 반대방향으로 약간 수평이동시킬 뿐 아니라, 약간 열의 단점 방향으로 엇갈리게 C'점까지 이동시키는 리버스동작을 행한다.
다음에, 캐필래리(6)는 와이어루프 형성에 필요한 양의 D점까지 상승하여 와이어(5)를 풀어낸다. 다음에, 제1본딩점 A 또는 그 부근을 중심으로 한 반경의 원호로 제2본딩점 E로 이동하여, 제2본딩점 E에 본딩한다.
상기 B점에서 C'점까지의 리버스 동작의 공정을 행하면, 이에 따라 형성된 와이어루프는 도 1과 도 2에 도시된 바와 같이, 그 정점(5a)이 제1본딩점 A와 제2본딩점 E를 잇는 직선에서 약간 패드(3; 31, 32 … 3N)열 외측으로 넘어진 형상이 된다. 리버스 동작에 있어서 와이어루프를 넘어지게 하기 위하여 필요한 캐필래리 이동량은 캐필래리의 형상, 루프 높이, 루프 형상에 따라 다르고, 또 패드(3; 31, 32 … 3N)의 간격, 제1본딩점 A와 제2본딩점 E를 잇는 선과 패드(3; 31, 32 … 3N)중심을 지나는 직선과 이루는 각도에 따라 다르므로, 사전에 실험으로 구하여 둔다. 패드(3; 31, 32 … 3N) 중심에서는 루프를 넘어지게 하는 양을 적게 하여도 되는 경우가 있으므로, 패드(3; 31, 32 … 3N) 열중심으로 부터의 거리에 비례하여 이동량을 제어하여도 된다.
상기 리버스 동작에 있어서의 캐필래리의 이동량을 본딩장치의 제어장치의 기어수단에 기억된 본딩좌표의 데이터에서 연산수단에 의해 구하여, 자동적으로 설정한다.
이같은 본딩방법을 사용하면, 제1본딩점 A에서 정점(5a) 부근에의 와이어루프형상이 제1본딩점 A에 볼(7)을 본딩하기 위하여 캐필래리(6)가 하강할 때, 이미 본딩된 와이어(5)에 접촉하는 일이 없게 된다. 패드(3; 31, 32 … 3N)열 전체의 루프를 바라보면 중앙에서 양측으로 루프가 넘어져 있는 듯이 보인다. 열 최후의 본딩점은, 열 중앙이 바람직하나, 부근이면 효과는 동일하다. 열 최후의 본딩을 행하는 상태는 도 2 표시와 같이, 양측패드(3N/2, 3N/2+2)에는 이미 와이어(5)가 본딩되어 있으나, 캐필래리(6)에 대하여 이격되는 방향으로 루프가 넘어져 있으므로, 캐필래리(6)에 접촉하지 않는다. 또, 와이어(5)가 캐필래리(6)에서 이격되는 방향(F)으로 넘어져 있는 만큼 캐필래리(6)의 두께를 두껍게 할 수 있어 강도가 증가하여 수명이 길어진다.
본 발명에 따르면, 직선적으로 열을 형성하여 대략 등간격으로 배치된 복수의 상기 제1본딩점과 대응하는 상기 제2본딩점에 각각 와이어 본딩하는 본딩 순서를 상기 열 일단에서 개시하여 중앙방향으로 순차 본딩을 행하고, 대략 중앙까지 본딩한 후는, 상기 열 타단에서 상기와 역방향으로 개시하여 그 열 나머지 본딩점에 와이어 본딩하기 때문에, 좁은 패드간격의 반도체 장치에의 와이어 본딩이 가능하다.

Claims (4)

  1. 제1본딩점과 제2본딩점 사이를 와이어로 접속하는 본딩방법에 있어서,
    직선적으로 열을 형성하여 대략 등간격으로 배치된 복수의 상기 제1 본딩점과 대응하는 상기 제2 본딩점에 각각 와이어 본딩하는 본딩 순서는,
    상기 열 일단에서 개시하여 중앙방향으로 순차 본딩을 행하는 단계, 및
    대략 중앙부까지 본딩한 후에는 상기 열의 타단에서 상기와 역방향으로 개시하여 그 열 나머지 본딩점에 와이어 본딩을 행하는 단계로 미루어지며,
    정점부근의 와이어루프 형상이 제1 본딩점과 제2 본딩점을 잇는 직선에서 약간 상기 열의 단점 가까운 방향으로 굴곡되게 한 것을 특징으로 하는 와이어 본딩방법.
  2. 제 1 항에 있어서, 상기 본딩 순서는 본딩개시전에 본딩장치의 제어장치의 기억수단에기억된 상기 제1본딩점과 상기 제2본딩점의 좌표데이터열에서 상기 제어장치의 연산수단에 의해 자동설정되어 있는 것을 특징으로 하는 와이어 본딩 방법.
  3. 제 1 항에 있어서, 제1본딩점에 와이어를 접속하는 공정과, 다음에 캐필러리를 조금 상승시키고, 이어서 제2본딩점과 반대방향으로 약간 이동시키는 리버스 동작의 적어도 1회의 리버스 동작을, 제2본딩점과 반대방향으로 약간 상기 열의 단점 가까운 방향으로 캐필러리를 엇갈리게 이동시키는 공정을 포함하는 것을 특징으로 하는 와이어 본딩 방법.
  4. 제 3 항에 있어서, 상기 제2본딩점과 반대방향에서 약간 상기 열의 단점 가까운 방향으로 캐필러리를 엇갈리게 이동시키는 리버스 동작의 이동량은, 본딩개시전에 본딩장치의 제어장치의 기억수단에 기억된 상기 제1본딩점과 상기 제2본딩점의 좌표데이터 배열에서 상기 제어장치의 연산수단에 의해 작동설정되는 것을 특징으로 하는 와이어 본딩 방법.
KR1019980008989A 1997-03-17 1998-03-17 와이어본딩방법 KR100285535B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-83234 1997-03-17
JP08323497A JP3413340B2 (ja) 1997-03-17 1997-03-17 ワイヤボンディング方法

Publications (2)

Publication Number Publication Date
KR19980080357A KR19980080357A (ko) 1998-11-25
KR100285535B1 true KR100285535B1 (ko) 2001-04-02

Family

ID=13796644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980008989A KR100285535B1 (ko) 1997-03-17 1998-03-17 와이어본딩방법

Country Status (4)

Country Link
US (1) US6080651A (ko)
JP (1) JP3413340B2 (ko)
KR (1) KR100285535B1 (ko)
TW (1) TW411541B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165888A (en) * 1997-10-02 2000-12-26 Motorola, Inc. Two step wire bond process
JP3455092B2 (ja) * 1997-10-27 2003-10-06 株式会社新川 半導体装置及びワイヤボンディング方法
JP2004172477A (ja) * 2002-11-21 2004-06-17 Kaijo Corp ワイヤループ形状、そのワイヤループ形状を備えた半導体装置、ワイヤボンディング方法及び半導体製造装置
US7056819B2 (en) * 2003-09-29 2006-06-06 Agere Systems Inc. Methods and apparatus for determining pad height for a wire-bonding operation in an integrated circuit
US7347352B2 (en) * 2003-11-26 2008-03-25 Kulicke And Soffa Industries, Inc. Low loop height ball bonding method and apparatus
KR100548795B1 (ko) * 2004-02-09 2006-02-02 삼성전자주식회사 자동 와이어 본딩 시스템의 본더 뷰어 시스템
US8016182B2 (en) * 2005-05-10 2011-09-13 Kaijo Corporation Wire loop, semiconductor device having same and wire bonding method
TWI541920B (zh) * 2013-07-23 2016-07-11 矽品精密工業股份有限公司 打線結構之製法
WO2023158625A1 (en) * 2022-02-15 2023-08-24 Kulicke And Soffa Industries, Inc. Methods of determining a sequence for creating a plurality of wire loops in connection with a workpiece

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5565378A (en) * 1992-02-17 1996-10-15 Mitsubishi Denki Kabushiki Kaisha Process of passivating a semiconductor device bonding pad by immersion in O2 or O3 solution
US5350106A (en) * 1993-05-07 1994-09-27 Micron Semiconductor, Inc. Semiconductor wire bonding method
US5586713A (en) * 1993-08-31 1996-12-24 Matsushita Electric Industrial Co., Ltd. Method for wire bonding
US5544804A (en) * 1994-06-08 1996-08-13 Texas Instruments Incorporated Capillary designs and process for fine pitch ball bonding
US5465899A (en) * 1994-10-14 1995-11-14 Texas Instruments Incorporated Method and apparatus for fine pitch wire bonding using a shaved capillary
JP2636776B2 (ja) * 1995-02-09 1997-07-30 日本電気株式会社 ワイヤーボンディング方法
US5665654A (en) * 1995-02-10 1997-09-09 Micron Display Technology, Inc. Method for forming an electrical connection to a semiconductor die using loose lead wire bonding
US5646451A (en) * 1995-06-07 1997-07-08 Lucent Technologies Inc. Multifunctional chip wire bonds

Also Published As

Publication number Publication date
JPH10261668A (ja) 1998-09-29
KR19980080357A (ko) 1998-11-25
US6080651A (en) 2000-06-27
TW411541B (en) 2000-11-11
JP3413340B2 (ja) 2003-06-03

Similar Documents

Publication Publication Date Title
KR100379608B1 (ko) 반도체장치 및 그의 제조방법
US5914529A (en) Bus bar structure on lead frame of semiconductor device package
JPS61269345A (ja) 半導体装置
KR100285535B1 (ko) 와이어본딩방법
JP4615282B2 (ja) 半導体パッケージの製造方法
KR20010110080A (ko) 반도체 장치
KR100479190B1 (ko) 반도체장치 및 이의 와이어본딩방법
JP3290869B2 (ja) 半導体装置
JP2010087403A (ja) 半導体装置
JPH0256942A (ja) 半導体装置
US5647527A (en) Method of determining order of wire-bonding
JPH0750314A (ja) 半導体装置とそのワイヤボンディング方法
JPH0982742A (ja) ワイヤボンディング方法
JPS58192334A (ja) 半導体装置
JPS59129451A (ja) リ−ドフレ−ム
JPH0322448A (ja) Ｔａｂ方式半導体装置用リードフレーム
JP7215110B2 (ja) リードフレームおよび半導体装置
JPH062711U (ja) 樹脂封止型半導体装置
JPH10209198A (ja) 半導体装置
JPS621239A (ja) 半導体装置
JP4361336B2 (ja) 半導体装置の製造方法
JPS6010759A (ja) リードフレームの製造方法
JPS6230498B2 (ko)
KR0155440B1 (ko) 반도체 칩 패키지
JPH0478174B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091224

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee