JP4580304B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4580304B2
JP4580304B2 JP2005219847A JP2005219847A JP4580304B2 JP 4580304 B2 JP4580304 B2 JP 4580304B2 JP 2005219847 A JP2005219847 A JP 2005219847A JP 2005219847 A JP2005219847 A JP 2005219847A JP 4580304 B2 JP4580304 B2 JP 4580304B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
leads
sealing resin
mounting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005219847A
Other languages
English (en)
Other versions
JP2007036072A (ja
Inventor
謙二 渕之上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2005219847A priority Critical patent/JP4580304B2/ja
Priority to US11/458,687 priority patent/US20070045792A1/en
Priority to KR1020060068046A priority patent/KR20070014978A/ko
Priority to CNA2006101075299A priority patent/CN1905174A/zh
Publication of JP2007036072A publication Critical patent/JP2007036072A/ja
Application granted granted Critical
Publication of JP4580304B2 publication Critical patent/JP4580304B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/421Shapes or dispositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07541Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07554Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/547Dispositions of multiple bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • H10W72/932Plan-view shape, i.e. in top view
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置に関し、特に、実装基板の実装面に対し特定の方向で実装する必要がある半導体装置に関する。
実装基板の実装面に対し特定の方向で実装する必要がある半導体装置の例として、ホール素子に代表される3軸センサー素子を内蔵する半導体装置が知られている。該半導体装置は、3軸センサー素子を封止樹脂でパッケージした構造を有する。例えば、ホール素子は、実装基板に実装した際、該ホール素子の感磁面の方向がその感度に影響を与える場合がある。
特許文献1には、入力出力端子及びペレット設置面を有するリードフレームが、樹脂モールドで封止したパッケージ内において、入力出力端子フレームとペレット設置面が平行でなく角度を持たせることにより、モーターでの実装上主磁束と感磁面を直交させることが開示されている。
登録実用新案第3061660号公報(段落番号0004、第1図)
前述の従来技術を適用するには、リードフレームが入力出力端子及びペレット設置面を有することが前提条件となる。しかし、一般的な半導体パッケージ即ち半導体装置は、封止樹脂の側面から外側に直線的に延在する通常のリードを有する。よって、このような一般的な半導体パッケージ即ち半導体装置を、従来の実装方法に従って、封止樹脂の表面或いは裏面を介して実装基板に実装した場合、該実装基板の実装面に対し本来所望される特定の方向とは異なる方向で半導体装置が実装されてしまうという問題があった。
そこで、本発明の目的は、前述した問題のない半導体装置を提供することである。
本発明は、チップと、互いに隣接する第1の側面と第2の側面とを有し、前記チップを封止する封止樹脂と、前記封止樹脂の前記第1の側面から突出する第1の複数のリードと、前記チップを実装する実装基板と、を少なくとも含む半導体装置であって、前記封止樹脂の前記第2の側面は、前記実装基板に対向する面であり、前記第1の複数のリードは、前記第1の側面上の位置であって、前記第2の側面からの距離が異なる位置から突出し、前記実装基板に電気的に接続され、前記チップの電極パッドが配列される上面が前記実装基板の表面に垂直な方向を向いている半導体装置を提供する。
本発明によれば、第1の複数のリードは、封止樹脂の第1の側面上の位置であって、第2の側面からの距離が異なる位置から突出する。好ましくは、第1の側面からの突出距離が2の側面に近い位置のものほど長い。このリードの構造により、封止樹脂の裏面ではなく側面が実装基板に面するよう半導体装置を実装基板上に実装することが可能となる。封止樹脂の側面を下にして実装基板上に実装することで、封止樹脂により封止されたチップの上面が、実装基板の面と垂直な方向を向くことになる。本発明は、例えば、該チップは、実装基板に実装された際に、該実装基板の面に対し特定の方向を向くことが要求される素子、典型的には、既知の3軸センサー、より具体的には、ホール素子を含む場合に効果的且つ有用である。
(1)第1実施形態
本発明の第1の実施形態は、実装基板の実装面に対し特定の方向で実装する必要がある半導体装置であって、新規なリードの構造を有する半導体装置、及び該半導体装置の実装方法を提供する。図1は、本発明の第1の実施形態に係る半導体装置を示す側面図である。図2は、図1に示す半導体装置の上面図である。図3は、図1に示す半導体装置の斜視図である。図4は、実装基板上に実装された図1乃至図3に示す半導体装置の上面図である。
図1乃至図3に示すように、本発明の第1の実施形態に係る半導体装置は、ダイパッド2と、チップ1と、第1乃至第4のリード5−1、5−2、5−3、5−4と、封止樹脂6とを含む。
該チップ1は、該ダイパッド2上に接着剤3を介して固定される。該チップ1の上面の周辺領域には複数の電極パッド7が配列される。図2には、簡略化するため4つの電極パッド7が示されているが、必ずしも電極パッド7の数を4つに限定する必要はない。しかし、説明及び図示を簡易にするため、4つの電極パッド7が設けられた場合を例に取り以下説明を行う。該チップ1は、ある特定の機能を有する既知の素子を含むもので、且つ、封止樹脂6で封止され、更に、少なくとも1つのリードと電気的に接続されるものであればよい。例えば、該チップ1は、実装基板8に実装された際に、該実装基板8の面に対し特定の方向を向くことが要求される素子を含んでもよい。該実装基板8の面に対し特定の方向を向くことが要求される素子は、典型的には、既知の3軸センサーであり、より具体的には、ホール素子が挙げられる。
該ダイパッド2の外周は、4つの側辺、即ち、第1乃至第4の側辺2−1、2−2、2−3、2−4で画定される。ここで、第1の側辺と第3の側辺とは互いに対向し、第2の側辺と第4の側辺とは互いに対向する。また、第1の側辺と第2の側辺とは互いに隣接し、第1の側辺と第4の側辺とは互いに隣接する。第3の側辺と第2の側辺とは互いに隣接し、第3の側辺と第4の側辺とは互いに隣接する。該ダイパッド2は、既知の構成を有する。
封止樹脂6は、該ダイパッド2と、該チップ1と、該第1乃至第4のリード5−1、5−2、5−3、5−4の内側部分とを封止する。該封止樹脂6は、該ダイパッド2の面に平行な表面6−1及び裏面6−2を有する。更に、該封止樹脂6は、該ダイパッド2の面にそれぞれ垂直な第1の側面6−3、第2の側面6−4、第3の側面6−5及び第4の側面6−6を有する。第1の側面6−3は、第3の側面6−5に対向し且つ互いに平行に延在する。第2の側面6−4は、第4の側面6−6に対向し且つ互いに平行に延在する。第1の側面6−3は第2の側面6−4と隣接し、第2の側面6−4は第3の側面6−5と隣接し、第3の側面6−5は第4の側面6−6と隣接する。該封止樹脂6は、既知の封止樹脂用材料で構成し得る。
簡略化するため4つのリードが図示されているが、必ずしもリードの数を4つに限定する必要はない。しかし、説明及び図示を簡易にするため、4つのリードが設けられた場合を例に取り以下説明を行う。
第1及び第2のリード5−1、5−2は、該ダイパッド2の第1の側辺の外側であって且つ該第1の側辺から間隙を介して離間した位置から外側に向け延在する。該第1及び第2のリード5−1、5−2は、該ダイパッド2の第1の側辺2−1から鉛直外側方向であって、且つ該ダイパッド2を含む一平面内で延在する。即ち、図1に示すように、該第1及び第2のリード5−1、5−2は、該ダイパッド2と同一平面内に延在する。
該第1及び第2のリード5−1、5−2の内側部分は、封止樹脂6により封止され、その結果、該第1及び第2のリード5−1、5−2の外側部分は、封止樹脂6の第1の側面6−3から外側に向かって突出する。
該第1のリード5−1の内側端部と該ダイパッド2の第1の側辺2−1との距離は、該第2のリード5−2の内側端部と該ダイパッド2の第1の側辺2−1との距離と同じであってもよい。即ち、該第1のリード5−1の内側端部と該第2のリード5−2の内側端部とは、該ダイパッド2の第1の側辺2−1と平行な直線上に配列されてもよい。そして、該第2のリード5−2は、該第1のリード5−1より長さが長い。このため、該第2のリード5−2の外側端部は、該第1のリード5−1の外側端部より外側に位置する。即ち、封止樹脂6の第1の側面6−3から該第2のリード5−2が突出する距離は、封止樹脂6の第1の側面6−3から該第1のリード5−1が突出する距離より大きい。換言すると、該第2のリード5−2は、該第1のリード5−1の外側端部より更に外側まで延在する。第1の延在部6−7は、該第1のリード5−1の外側端部まで延在する。
該第1のリード5−1の内側端部と該ダイパッド2の第1の側辺2−1との距離は、該第2のリード5−2の内側端部と該ダイパッド2の第1の側辺2−1との距離と異なってもよいが、この場合であっても、封止樹脂6の第1の側面6−3から該第2のリード5−2が突出する距離は、封止樹脂6の第1の側面6−3から該第1のリード5−1が突出する距離より大きい。
該第1及び第2のリード5−1、5−2は、互いに平行に且つ予め決められた間隔を空けて延在する。封止樹脂6の第1の側面6−3から突出した該第1及び第2のリード5−1、5−2の突出部分の間には、封止樹脂6の第1の延在部6−7が介在される。第1の延在部6−7は、封止樹脂6と一体的に形成してもよいし、或いは、個別に形成してもよい。第1の延在部6−7は、封止樹脂6の第1の側面6−3から突出した該第1及び第2のリード5−1、5−2の突出部分の機械的強度を補強する。前述したように該第2のリード5−2は、該第1のリード5−1の外側端部より更に外側まで延在するので、第1の延在部6−7は、該第1のリード5−1の外側端部まで延在することが可能である。この場合、該第1のリード5−1の外側端部より更に外側に延在する該第2のリード5−2には、封止樹脂6の第1の延在部6−7が隣接しない。換言すると、該第2のリード5−2は、該第1のリード5−1の外側端部より更に外側に延在し、封止樹脂6の第1の延在部6−7が隣接しない部分を有する。前述したように、第1の延在部6−7は、該第1及び第2のリード5−1、5−2の突出部分の機械的強度を補強することを目的として設けられるため、第1の延在部6−7は、必ずしも該第1のリード5−1の外側端部まで延在する必要がない。また、機械的強度の補強が必要ない場合には、封止樹脂6は第1の延在部6−7を有さなくてもよい。
第3及び第4のリード5−3、5−4は、該第1及び第2のリード5−1、5−2と非対称的な構成を有してもよく、また、対称的な構成を有してもよい。以下、第3及び第4のリード5−3、5−4が第1及び第2のリード5−1、5−2と対称的な構成を有する場合につき説明する。
第3及び第4のリード5−3、5−4は、該ダイパッド2の第3の側辺の外側であって且つ該第3の側辺から間隙を介して離間した位置から外側に向け延在する。該第3及び第4のリード5−3、5−4は、該ダイパッド2の第3の側辺2−3から鉛直外側方向であって、且つ該ダイパッド2を含む一平面内で延在する。即ち、図1に示すように、該第3及び第4のリード5−3、5−4は、該ダイパッド2と同一平面内に延在する。前述したように、該第1及び第2のリード5−1、5−2も、該ダイパッド2と同一平面内に延在するので、第1乃至第4のリード5−1、5−2、5−3、5−4は、該ダイパッド2と同一平面内に延在する。
該第3及び第4のリード5−3、5−4の内側部分は、封止樹脂6により封止され、その結果、該第3及び第4のリード5−3、5−4の外側部分は、封止樹脂6の第3の側面6−5から外側に向かって突出する。
該第3のリード5−3の内側端部と該ダイパッド2の第3の側辺2−3との距離は、該第4のリード5−4の内側端部と該ダイパッド2の第3の側辺2−3との距離と同じであってもよい。即ち、該第3のリード5−3の内側端部と該第4のリード5−4の内側端部とは、該ダイパッド2の第3の側辺2−3と平行な直線上に配列されてもよい。そして、該第4のリード5−4は、該第3のリード5−3より長さが長い。このため、該第4のリード5−4の外側端部は、該第3のリード5−3の外側端部より外側に位置する。即ち、封止樹脂6の第3の側面6−5から該第4のリード5−4が突出する距離は、封止樹脂6の第3の側面6−5から該第3のリード5−3が突出する距離より大きい。換言すると、該第4のリード5−4は、該第3のリード5−3の外側端部より更に外側まで延在する。第2の延在部6−8は、該第3のリード5−3の外側端部まで延在する。
該第3のリード5−3の内側端部と該ダイパッド2の第3の側辺2−3との距離は、該第4のリード5−4の内側端部と該ダイパッド2の第3の側辺2−3との距離と異なってもよいが、この場合であっても、封止樹脂6の第3の側面6−5から該第4のリード5−4が突出する距離は、封止樹脂6の第3の側面6−5から該第3のリード5−3が突出する距離より大きい。
該第3及び第4のリード5−3、5−4は、互いに平行に且つ予め決められた間隔を空けて延在する。封止樹脂6の第3の側面6−5から突出した該第3及び第4のリード5−3、5−4の突出部分の間には、封止樹脂6の第2の延在部6−8が介在される。第2の延在部6−8は、封止樹脂6と一体的に形成してもよいし、或いは、個別に形成してもよい。第2の延在部6−8は、封止樹脂6の第3の側面6−5から突出した該第3及び第4のリード5−3、5−4の突出部分の機械的強度を補強する。前述したように該第4のリード5−4は、該第3のリード5−3の外側端部より更に外側まで延在するので、第2の延在部6−8は、該第3のリード5−3の外側端部まで延在することが可能である。この場合、該第3のリード5−3の外側端部より更に外側に延在する該第4のリード5−4には、封止樹脂6の第2の延在部6−8が隣接しない。換言すると、該第4のリード5−4は、該第3のリード5−3の外側端部より更に外側に延在し、封止樹脂6の第2の延在部6−8が隣接しない部分を有する。前述したように、第2の延在部6−8は、該第3及び第4のリード5−3、5−4の突出部分の機械的強度を補強することを目的として設けられるため、第2の延在部6−8は、必ずしも該第3のリード5−3の外側端部まで延在する必要がない。また、機械的強度の補強が必要ない場合には、封止樹脂6は第2の延在部6−8を有さなくてもよい。
一般的には、前述したように、複数のリードは同一平面内に延在するが、該第1乃至第4のリード5−1、5−2、5−3、5−4は、必ずしも、同一平面内に限定して延在しなくともよい。
該第1乃至第4のリード5−1、5−2、5−3、5−4の各々は、既知のリードの材料で構成し得る。
前述したようにチップ1の上面の周辺領域には複数の電極パッド7が配列される。第1乃至第4のリード5−1、5−2、5−3、5−4の内側部分は、封止樹脂6により封止される。該内側部分は、第1のボンディングワイヤ4を介して該電極パッド7に電気的に接続される。図1に示すように、該第1のボンディングワイヤ4は、前述の封止樹脂6で封止される。
一般的には、前述の半導体装置は、封止樹脂6の裏面6−2が実装基板8に面するよう、該実装基板8上に実装される。しかし、本発明によれば、封止樹脂6の裏面6−2が実装基板8に面するように半導体装置を該実装基板8上に実装しても構わないが、チップ1に含まれる素子の種類によっては、電極パッド7が形成されたチップ1の上面が、該実装基板8の面と垂直な方向を向くよう、半導体装置を該実装基板8上に実装することが求められる場合がある。このような場合、図4に示すように、該半導体装置は、封止樹脂6の第2の側面6−4が実装基板8に面するよう、該実装基板8上に実装される。実装基板8上に実装された半導体装置の封止樹脂6の第4の側面6−6が上を向き、第2の側面6−4が下を向くので、第1のリード5−1は、第2のリード5−2の上方に位置し、第3のリード5−3は、第4のリード5−4の上方に位置に位置する。即ち、第1のリード5−1と第2のリード5−2とは、実装基板8の面に対し垂直な面内に延在する。更に、第3のリード5−3と第4のリード5−4とは、実装基板8の面に対し垂直な面内に延在する。第1のリード5−1は第2のリード5−2より外側に突出している外側部分を有する。該外側部分の上面は、第1の延在部6−7により封止されず露出している。第3のリード5−3は第4のリード5−4より外側に突出している外側部分を有する。該外側部分の上面は、第2の延在部6−8により封止されず露出している。
実装基板8の周辺領域に4つのフットプリント10が形成されている。そして、該4つのフットプリント10は、第2のボンディングワイヤ9を介して第1乃至第4のリード5−1、5−2、5−3、5−4の露出上面と接続される。前述したように、第2のリード5−2は、第1のリード5−1より外側に突出しており、封止樹脂6の第1の延在部6−7により封止されず露出した外側部分の上面を有するので、該外側部分の上面を第2のボンディングワイヤ9を介してフットプリント10に電気的に接続することが可能となる。同様に、第4のリード5−4は、第3のリード5−3より外側に突出しており、封止樹脂6の第2の延在部6−8により封止されず露出した外側部分の上面を有するので、該外側部分の上面を第2のボンディングワイヤ9を介してフットプリント10に電気的に接続することが可能となる。
従来同様、第1のリード5−1及び第2のリード5−2が共に同じ長さ突出している場合、第1のリード5−1が第2のリード5−2の上方にオーバーラップするので、第2のリード5−2を第2のボンディングワイヤ9を介してフットプリント10に電気的に接続することが困難となる。更に、第3のリード5−3及び第4のリード5−4が共に同じ長さ突出している場合、第3のリード5−3が第4のリード5−4の上方にオーバーラップするので、第4のリード5−4を第2のボンディングワイヤ9を介してフットプリント10に電気的に接続することが困難となる。
しかしながら、本発明の第1実施形態によれば、第2のリード5−2は、第1のリード5−1より外側に突出しており、封止樹脂6の第1の延在部6−7により封止されず露出した外側部分の上面を有するので、該外側部分の上面を第2のボンディングワイヤ9を介してフットプリント10に電気的に接続することが可能となる。同様に、第4のリード5−4は、第3のリード5−3より外側に突出しており、封止樹脂6の第2の延在部6−8により封止されず露出した外側部分の上面を有するので、該外側部分の上面を第2のボンディングワイヤ9を介してフットプリント10に電気的に接続することが可能となる。
前述のリードの構造により、封止樹脂6の裏面6−2ではなく第2の側面6−4が実装基板8に面するよう半導体装置を実装基板8上に実装することが可能となる。封止樹脂6の第2の側面6−4を下にして実装基板8上に実装することで、封止樹脂6により封止されたチップ1の上面即ち電極パッド7を有する面が、実装基板8の面と垂直な方向を向くことになる。本発明は、例えば、該チップ1は、実装基板8に実装された際に、該実装基板8の面に対し特定の方向を向くことが要求される素子、典型的には、既知の3軸センサー、より具体的には、ホール素子を含む場合に効果的且つ有用である。
本発明の第1の実施形態に係る半導体装置を示す側面図である。 図1に示す半導体装置の上面図である。 図1に示す半導体装置の斜視図である。 実装基板上に実装された図1乃至図3に示す半導体装置の上面図である。
符号の説明
1 チップ
2 ダイパッド
2−1 第1の側辺
2−2 第2の側辺
2−3 第3の側辺
2−4 第4の側辺
3 接着剤
4 第1のボンディングワイヤ
5 リード
5−1 第1のリード
5−2 第2のリード
5−3 第3のリード
5−4 第4のリード
6 封止樹脂
6−1 表面
6−2 裏面
6−3 第1の側面
6−4 第2の側面
6−5 第3の側面
6−6 第4の側面
6−7 第1の延在部
6−8 第2の延在部
7 電極パッド
8 実装基板
9 第2のボンディングワイヤ
10 フットプリント

Claims (13)

  1. チップと、
    互いに隣接する第1の側面と第2の側面とを有し、前記チップを封止する封止樹脂と、
    前記封止樹脂の前記第1の側面から突出する第1の複数のリードと、
    前記チップを実装する実装基板と、
    を少なくとも含む半導体装置であって、
    前記封止樹脂の前記第2の側面は、前記実装基板に対向する面であり、
    前記第1の複数のリードは、前記第1の側面上の位置であって、前記第2の側面からの距離が異なる位置から突出し、前記実装基板に電気的に接続され、
    前記チップの電極パッドが配列される上面が前記実装基板の表面に垂直な方向を向いている半導体装置。
  2. 前記第1の複数のリードは、前記第1の側面からの突出距離が前記2の側面に近い位置のものほど長い請求項1に記載の半導体装置。
  3. 前記第1の複数のリードは、前記第1の側面及び前記第2の側面に対し垂直な一つの面内に延在するよう配列される請求項1又は2に記載の半導体装置。
  4. 前記封止樹脂は、前記第1の側面より外側であって且つ前記第1の複数のリード間に亘り延在する第1の延在部を有する請求項1乃至3のいずれか一項に記載の半導体装置。
  5. 前記第1の側面より外側であって且つ前記第1の複数のリード間に亘り延在する第1の補強樹脂を更に含む請求項1乃至3のいずれか一項に記載の半導体装置。
  6. 前記第2の側面に隣接すると共に前記第1の側面に対向する第3の側面上の位置であって、前記第2の側面からの距離が異なる位置から突出する第2の複数のリードを、更に含む請求項1乃至5のいずれか一項に記載の半導体装置。
  7. 前記第2の複数のリードは、前記第3の側面からの突出距離が前記2の側面に近い位置のものほど長い請求項6に記載の半導体装置。
  8. 前記第2の複数のリードは、前記第3の側面及び前記第2の側面に対し垂直な一つの面内に延在するよう配列される請求項6又は7に記載の半導体装置。
  9. 前記封止樹脂は、前記第3の側面から突出する前記第2の複数のリード間に延在する第2の延在部を有する請求項6乃至8のいずれか一項に記載の半導体装置。
  10. 前記第3の側面から突出する前記第2の複数のリード間に介在する第2の補強樹脂を更に含む請求項6乃至8のいずれか一項に記載の半導体装置。
  11. 前記チップの上面が前記第2の側面に対し垂直な方向を向いている請求項1乃至10のいずれか一項に記載の半導体装置。
  12. 前記チップが3軸センサーを含んでいる請求項1乃至11のいずれか一項に記載の半導体装置。
  13. 前記チップがホール素子を含んでいる請求項12に記載の半導体装置。
JP2005219847A 2005-07-29 2005-07-29 半導体装置 Expired - Fee Related JP4580304B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005219847A JP4580304B2 (ja) 2005-07-29 2005-07-29 半導体装置
US11/458,687 US20070045792A1 (en) 2005-07-29 2006-07-20 Semiconductor device and semiconductor package
KR1020060068046A KR20070014978A (ko) 2005-07-29 2006-07-20 반도체 장치 및 그 실장 방법
CNA2006101075299A CN1905174A (zh) 2005-07-29 2006-07-20 半导体器件及其安装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005219847A JP4580304B2 (ja) 2005-07-29 2005-07-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2007036072A JP2007036072A (ja) 2007-02-08
JP4580304B2 true JP4580304B2 (ja) 2010-11-10

Family

ID=37674383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005219847A Expired - Fee Related JP4580304B2 (ja) 2005-07-29 2005-07-29 半導体装置

Country Status (4)

Country Link
US (1) US20070045792A1 (ja)
JP (1) JP4580304B2 (ja)
KR (1) KR20070014978A (ja)
CN (1) CN1905174A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7528042B2 (ja) * 2021-09-17 2024-08-05 株式会社東芝 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5998653U (ja) * 1982-12-22 1984-07-04 日立電子株式会社 集績回路パツケ−ジ
JPS6362335A (ja) * 1986-09-03 1988-03-18 Nec Corp 集積回路装置
EP0538010A3 (en) * 1991-10-17 1993-05-19 Fujitsu Limited Semiconductor package, a holder, a method of production and testing for the same
JPH0579956U (ja) * 1992-04-03 1993-10-29 株式会社リコー 半導体装置実装体
JPH0786460A (ja) * 1993-09-17 1995-03-31 Toshiba Corp 半導体装置
JPH1012790A (ja) * 1996-06-24 1998-01-16 Mitsubishi Electric Corp 半導体集積回路装置
JPH10209198A (ja) * 1997-01-20 1998-08-07 Nec Corp 半導体装置

Also Published As

Publication number Publication date
US20070045792A1 (en) 2007-03-01
JP2007036072A (ja) 2007-02-08
CN1905174A (zh) 2007-01-31
KR20070014978A (ko) 2007-02-01

Similar Documents

Publication Publication Date Title
JP3644662B2 (ja) 半導体モジュール
CN101553920B (zh) 方型扁平无引线封装及其方法
CN202285233U (zh) 半导体装置
CN100474579C (zh) 电路装置
JP6827347B2 (ja) 半導体装置
US7135760B2 (en) Moisture resistant integrated circuit leadframe package
JP5098301B2 (ja) 電力用半導体装置
JP4580304B2 (ja) 半導体装置
US7750444B2 (en) Lead-on-chip semiconductor package and leadframe for the package
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
JP5273265B2 (ja) 電力用半導体装置
JP2008130750A (ja) 半導体装置
JP2009229296A (ja) 磁気センサパッケージ
JP4366472B2 (ja) 半導体装置
JPWO2009119346A1 (ja) 磁気センサパッケージ
JP2008026183A (ja) Ic一体型加速度センサ
JP7329115B1 (ja) 電流センサ
JP4994883B2 (ja) 樹脂封止型半導体装置
KR100979238B1 (ko) 반도체 패키지
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
KR100567045B1 (ko) 반도체 패키지
JP4776564B2 (ja) 半導体装置の製造方法、及び半導体装置
JPH0366150A (ja) 半導体集積回路装置
JP5858335B2 (ja) 半導体装置
JPH03116767A (ja) Icのパッケージ

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070216

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080305

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100824

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100827

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4580304

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees