JPH10206760A - マルチビーム画像形成装置 - Google Patents

Abstract

(57)【要約】 【課題】 複数の発光素子が主走査方向にずれて配置さ
れ、各画像データに応じて変調されたビームの出射を各
配置位置に応じて開始する場合に高品質の画像を実現す
る。 【解決手段】 同期検知信号のジッタ測定回路２５は第
１〜第３ライン毎に第１、第２の同期検知信号ＤＥＴＰ
１、ＤＥＴＰ２の間におけるクロックＣＬＫをカウント
する。ＣＰＵ２０１は第１ラインと第２のラインにおけ
るクロックカウント数の差の絶対値が規定値以下でない
場合、第２ラインと第３のラインにおけるクロックカウ
ント数の差の絶対値が規定値以下でない場合、第３ライ
ンと第１のラインにおけるクロックカウント数の差の絶
対値が規定値以下でない場合にはいずれも操作部２０３
に対して警告を表示させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数のビームを用
いて画像を略同時に書き込んで画像を形成するマルチビ
ーム画像形成装置に関する。

【０００２】

【従来の技術】一般に、複写機やプリンタにおいて高速
化しようとすると、ビデオクロックの周波数が高速にな
り、入手可能なＩＣやＬＤ（レーザダイオード）ドライ
バがないので、例えば特開平４−２００６６号公報に示
すように複数の書き込みビームの各々に異なる画像を割
り当てて光変調を行う方法が提案されている。この方法
によれば、ｎ個のＬＤを用いて同時にｎラインを書き込
む場合にはビデオクロックの周波数を１／ｎにすること
ができる。

【０００３】また、例えば２個のＬＤを用いて２つのビ
ームにより２ラインを同時に感光体上に書き込む場合、
１つの同期検知センサにより２つのビームを検出して第
１のビームにより検出された本物の同期検知信号から第
２ビーム用のダミーの同期検知信号を生成し、この２つ
の同期検知信号に基づいて２ライン分の画像データを個
々のラインメモリに書込み、これをＬＤに転送する。

【０００４】また、他の従来例としては、特開平５−６
０７８号公報に示すようにマルチビームの各同期検知信
号に基づいて各ビームのクロックを選択する方法が提案
されている。

【０００５】

【発明が解決しようとする課題】しかしながら、このよ
うに複数の発光素子が主走査方向にずれて配置され、各
画像データに応じて変調されたビームの出射を各配置位
置に応じて開始するマルチビーム画像形成装置では、複
数のビームの１以上が同期検知センサの外縁に来ると、
その同期検知信号のジッタが大きくなるので、このよう
な同期検知信号に基づいてそのラインの画像を書き込む
と、各ラインが主走査方向にずれて縦線が曲がる等の異
常画像が発生するという問題点がある。

【０００６】また、各ビームの同期検知信号によりそれ
ぞれのラインのビデオクロックの位相合わせを行わない
と、ドットが主走査方向にずれて縦線が曲がる等の異常
画像が発生するという問題点がある。

【０００７】本発明は上記従来の問題点に鑑み、複数の
発光素子が主走査方向にずれて配置され、各画像データ
に応じて変調されたビームの出射を各配置位置に応じて
開始する場合に高品質の画像を実現することができるマ
ルチビーム画像形成装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】第１の手段は上記目的を
達成するために、マルチビームによって書き込みを行っ
て画像を形成するマルチビーム画像形成装置において、
主走査方向にずれて配置され、各画像データに応じて変
調されたビームの出射を各配置位置に応じて開始するｎ
個の発光素子と、前記ｎ個の発光素子が出射する各ビー
ムを受光して各ビームの同期検知信号を出力する１つの
同期検知素子と、前記ｎ個の発光素子の内の１つの発光
素子が出射して前記同期検知素子により検知された同期
検知信号に基づいて、他の発光素子が出射して前記同期
検知素子により検知された各同期検知信号のジッタを監
視する監視手段とを備えたことを特徴とする。

【０００９】第２の手段は、第１の手段において前記監
視手段が、前記ｎ個の発光素子の内の１つの発光素子が
出射して前記同期検知素子により検知された同期検知信
号と、他の発光素子が出射して前記同期検知素子により
検知された各同期検知信号の間の時間が規定値以上の場
合に警告を発することを特徴とする。

【００１０】第３の手段は、第１、第２の手段において
前記ｎ個の発光素子に対する画像データをそれぞれ記憶
するｎ個のラインメモリと、前記同期検知素子により検
知された各ビームの同期検知信号に基づいてそれぞれ前
記ｎ個の発光素子に対するクロックの位相同期と、前記
ラインメモリのリードリセットを行う制御手段とを更に
備えたことを特徴とする。

【００１１】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１は本発明に係るマルチビーム
画像形成装置の一実施形態を示す構成図、図２は図１の
２つのレーザダイオードの配置位置を示す説明図、図３
は図１のマルチビーム画像形成装置における２つのレー
ザビームの副走査方向の走査位置を示す説明図、図４は
図１のマルチビーム画像形成装置における２つのレーザ
ビームの主走査方向の走査位置を示す説明図、図５は図
１のマルチビーム画像形成装置の同期検知回路を示す回
路図、図６は図５の同期検知回路により検知される同期
検知信号を示す説明図、図７は図１のマルチビーム画像
形成装置の概略構成を示すブロック図、図８は図７のＡ
ＳＩＣの構成を詳細に示すブロック図、図９は図８のダ
ミー同期検知信号発生回路を詳細に示すブロック図、図
１０は図８のＡＳＩＣの主要信号を示すタイミングチャ
ートである。

【００１２】図１１は図８のＬＣＬＲ発生回路を詳細に
示すブロック図、図１２は図１１のＬＣＬＲ信号を示す
タイミングチャート、図１３は図８のＡＳＩＣ内のリー
ドイネーブル信号遅延回路を詳細に示すブロック図、図
１４は図８のＡＳＩＣ内の要部回路を詳細に示すブロッ
ク図、図１５は図１４の位相同期回路の一例を詳細に示
すブロック図、図１６は図１５の位相同期回路の主要信
号を示すタイミングチャート、図１７は図８の同期検知
信号のジッタ測定回路を詳細に示すブロック図、図１８
は図１７のジッタ測定回路の動作を説明するためのタイ
ミングチャート、図１９は図７のＣＰＵのジッタ警報動
作を説明するためのフローチャートである。なお、以下
の説明において、マルチビームによって画像が書き込ま
れた後は、公知の電子写真式の画像形成手段によって画
像を形成するので、画像形成手段に関する説明は、ここ
では、省略する。

【００１３】図１〜図４において、ＬＤ制御板１上には
ＬＤユニット２が実装され、ＬＤユニット２には一例と
して２個のＬＤ１、ＬＤ２が実装されている。なお、Ｌ
Ｄの数が３個以上であっても基本的な考え方は同一であ
る。ＬＤ１、ＬＤ２から出射された各レーザビームは、
共通のコリメートレンズ３により平行化され、次いでビ
ームコンプレッサ４によりビームの副走査方向のみがポ
リゴンスキャナ５の反射面上に集光される。ポリゴンス
キャナ５は矢印で示す主走査方向に回転し、これにより
レーザビームが主走査方向に等角速度で偏向される。こ
のビームはｆθレンズ６により等速度偏向に補正された
後、感光体７上に照射されると共に同期検知素子８によ
り検出される。感光体７は副走査方向に回転している。

【００１４】ＬＤユニット２上の２個のＬＤ１、ＬＤ２
は、図２に示すように主走査方向については距離ａだけ
離れ、副走査方向については距離ｂだけ離れて配置され
ている。そして、ＬＤ１、ＬＤ２から出射されて図３に
示すようにポリゴンスキャナ５により反射される２つの
ビームは、ビームコンプレッサ４がビームの副走査方向
のみを集光するので副走査方向に距離Ｃだけ離れ、ま
た、距離Ｃは距離ｂより非常に小さい値となる。

【００１５】更に、ＬＤ１、ＬＤ２から出射された２つ
のビームは図４に示すように、ＬＤ１、ＬＤ２の主走査
方向の距離ａの分だけずれて同期検知素子８により受光
される。同期検知素子８は図５に示すように一例として
フォトダイオード（ＰＤ）９を有し、ＰＤ９がビームを
受光すると電流Ｉが流れ、Ｖ１（＝Ｉ・Ｒ）が基準電圧
Ｖref を越えるとコンパレータ１０が正のパルスの同期
検知信号ＤＥＴＰを出力する。この場合、図６に示すよ
うに１周期においてＬＤ１の第１ビームを検出した時の
同期検知信号ＤＥＴＰ１と、ＬＤ２の第２ビームを検出
した時の同期検知信号ＤＥＴＰ２が生成され、また、同
期検知信号ＤＥＴＰ１より同期検知信号ＤＥＴＰ２が遅
れる。

【００１６】図７に示すＡＳ（特定用途向け）ＩＣ１４
は本発明のマルチビーム画像形成装置における監視手段
と制御手段を構成している。図７においては書き込み速
度は読み取り速度の１／２であり、ＣＣＤ１１は原稿画
像を読み取ってその画像信号をＩＰＵ（画像処理ゲート
アレイ）１２に出力する。ＩＰＵ１２はＣＣＤ１１から
の画像信号に基づいて画像データＳＤＡＴＡと、クロッ
ク信号ＳＣＬＫをＧＡＶＤ（ビデオ処理ゲートアレー）
１３に出力する。

【００１７】ＧＡＶＤ１３はＩＰＵ１２からの上記信号
ＳＤＡＴＡ、ＳＣＬＫと、後述するような第１ビームの
同期検知信号ＤＥＴＰ１と画像クロックＶＣＬＫに基づ
いて、また、ＦＩＦＯメモリ１６、１７を用いて画像デ
ータＶＤＡＴＡ及びクロック信号ＶＣＬＫをＡＳＩＣ１
４に出力する。ここで、ＦＩＦＯメモリ１６、１７は、
読み取り時と書き込み時では画素周波数が異なるのでそ
のタイミング調整を行う。また、本実施形態では、第１
ビームの本物の同期検知信号（以下、本物同期検知信
号）ＤＥＴＰ１と、本物同期検知信号ＤＥＴＰ１に基づ
いて生成されたダミーの同期検知信号（以下、ダミー同
期検知信号）ＤＥＴＰ１’と、第２ビームの同期検知信
号ＤＥＴＰ２が用いられている。

【００１８】ＡＳＩＣ１４はＧＡＶＤ１３からの上記信
号ＶＤＡＴＡ、ＶＣＬＫと、本物同期検知信号ＤＥＴＰ
１と第２ビーム同期検知信号ＤＥＴＰ２に基づいて、ま
た、ＦＩＦＯメモリ１８、１９を用いて画像データＶＤ
ＡＴＡ及びクロック信号ＶＣＬＫの１／２の速度のＬＤ
１用の画像データＶＤＡＴＡ１及びクロック信号ＶＣＬ
Ｋ１を生成して第１ＬＤ制御部１５ａに出力すると共
に、ＬＤ２用の画像データＶＤＡＴＡ２及びクロック信
号ＶＣＬＫ２を生成して第２ＬＤ制御部１５ｂに出力す
る。ＦＩＦＯメモリ１８、１９は後述するようにＧＡＶ
Ｄ１３からの１ビームデータＶＤＡＴＡを２ビームデー
タＶＤＡＴＡ１、ＶＤＡＴＡ２に変換するために用いら
れる。

【００１９】ＡＳＩＣ１４はまた、データバスとアドレ
スバスを介してＣＰＵ２０１とＩ／Ｏポート２０２に接
続され、更に、図８に詳しく示すようにＦＩＦＯメモリ
１８、１９のライト、リード処理部／１ビーム→２ビー
ム変換部２１と、ダミー同期信号発生部／ＬＣＬＲ発生
部２２と、位相同期回路２３と、クロック分周部２４
と、同期検知信号のジッタ測定部２５を有する。Ｉ／Ｏ
ポート２０２は操作部２０３に接続され、また、操作部
２０３は表示部を備えている。

【００２０】ダミー同期信号発生部（２２）では図９に
示すように、カウンタ３１により画素クロックＶＣＬＫ
をカウントし、次いでコンパレータ３２によりカウンタ
３１のカウント値と、本物同期検知信号ＤＥＴＰ１の１
周期の１／２に対応する設定値を比較する。そして、ワ
ンショット発生回路３３によりコンパレータ３２の比較
結果が一致した時に所定パルス幅のダミー同期検知信号
ＤＥＰＴ１’を発生し、次いでＯＲゲート３４により図
１０に示すようにダミー同期検知信号ＤＥＰＴ１’と本
物同期検知信号ＤＥＴＰ１の論理和信号ＤＥＴＰ１Ａを
出力する。

【００２１】また、ＬＣＬＲ発生部（２２）は図１１に
示すようにＤフリップフロップ３５、３６、３７、イン
バータ３８及びＡＮＤゲート３９を有し、図１０、図１
２に示すように信号ＤＥＴＰ１Ａがハイとなる期間中に
２画素クロック期間だけハイとなる信号ＬＣＬＲを発生
する。

【００２２】図１３はＡＳＩＣ１４におけるリードイネ
ーブル信号ＲＥの発生回路を示している。カウンタ１０
１、１０２はそれぞれ本物同期検知信号ＤＥＴＰ１と第
２ビーム同期検知信号ＤＥＴＰ２によりクリアされて画
素クロックＶＣＬＫ１、ＶＣＬＫ２をカウントする。コ
ンパレータ１０３、１０４はそれぞれカウンタ１０１、
１０２の各カウント値と、ＬＤ１、ＬＤ２の主走査方向
の距離ａの分に対応した各設定値を比較し、一致した時
に図１０に示すようにＦＩＦＯメモリ１８，１９のリー
ドイネーブル信号ＸＲＥ１、ＸＲＥ２を出力する。

【００２３】図１４はＦＩＦＯメモリ１８、１９のライ
ト、リード処理部／１ビーム→２ビーム変換部２１と、
位相同期回路２３とクロック分周部２４を示している。
位相同期回路２３は２系統の位相同期回路２３ａ、２３
ｂを有し、クロック分周部２４も同様に２系統の分周回
路２４ａ、２４ｂを有する。位相同期回路２３ａ、２３
ｂは画素クロックＶＣＬＫをそれぞれ同期検知信号ＤＥ
ＴＰ１、ＤＥＴＰ２により位相同期をとった画素クロッ
クＶＣＬＫＡ、ＶＣＬＫＢを出力し、分周回路２４ａ、
２４ｂはそれぞれ画素クロックＶＣＬＫＡ、ＶＣＬＫＢ
を１／２に分周してＦＩＦＯメモリ１８、１９のライト
クロックＲＣＬＫとして印加する。

【００２４】ここで、位相同期回路２３ａ、２３ｂは例
えば図１５、図１６に示すように、入力クロックＶＣＬ
Ｋを１／８周期ずつずらして８種類のクロック信号を生
成し、同期検知信号ＤＥＴＰ１、２に最も位相が近いク
ロック信号を選択することにより、画素クロックＶＣＬ
ＫＡ、ＶＣＬＫＢを出力することができる。この例では
位相同期精度は１／８ドットとなる。

【００２５】図１４、図１０に示すように、ＦＩＦＯメ
モリ１８、１９は共に、本物同期検知信号ＤＥＴＰ１に
よりライトリセット（ラインアドレスリセット）される
（図示ＷＲＥＳ）。また、他の入力信号としては、画素
クロックＶＣＬＫとＧＡＶＤ１３からの画像データＶＤ
ＡＴＡがライトデータＷＤＡＴＡとして、更にＦＦ２５
の／Ｑ（／は反転信号を示す）信号がライトイネーブル
信号ＷＥとして印加される。

【００２６】ＦＦ２５とインバータ２６はＦＩＦＯメモ
リ１８、１９のライトイネーブル信号ＷＥをトグルする
ためのものであり、副走査画像領域有効信号ＦＧＡＴＥ
と本物同期検知信号ＤＥＴＰ１の論理積信号によりリセ
ットされる。したがって、画像有効領域が始まった後の
最初の本物の同期検知信号ＤＥＴＰ１によりリセットさ
れるので、この時、ＦＩＦＯメモリ１８のライトイネー
ブル信号ＷＥがハイになる。また、ＦＦ２５は信号ＬＣ
ＬＲにより出力Ｑ、／Ｑがトグルし、ＦＩＦＯメモリ１
８、１９のライトイネーブル信号ＷＥは信号ＬＣＬＲに
より交互にハイとなる。したがって、画像有効領域が始
まった後の最初の本物の同期検知信号ＤＥＴＰ１により
ＦＩＦＯメモリ１８が選択されるので、ＬＤ１が常に先
に発光し、その結果、ＬＤ１、ＬＤ２の主走査方向の配
置位置がずれていても、主走査方向の位相同期がずれて
斜線が途切れる等の問題が発生しない。

【００２７】ＡＳＩＣ１４はまた、図１７、図１８に詳
しく示すように第１ビームの同期検知信号ＤＥＴＰ１の
立ち上がりエッジを基準にして第２ビームの同期検知信
号ＤＥＴＰ２のジッタを測定する回路２５を有する。図
１７、図１８において、ＪＫ−ＦＦ２１１が第１ライン
の同期検知信号ＤＥＴＰ１の立ち上がりエッジでセット
されると、カウンタ２１２の入力端子ＥＰがハイにな
り、カウンタ２１２がクロックＣＬＫのカウントを開始
する。また、ＪＫ−ＦＦ２１１が第２の同期検知信号Ｄ
ＥＴＰ２によりリセットされるとカウンタ２１２の入力
端子ＥＰがロウになり、カウンタ２１２がカウントを停
止する。

【００２８】ＦＦ２１６〜２１８にはディレイ素子２１
３と、カウンタ２１４とゲート２１５により第１の同期
検知信号ＤＥＴＰ１と副走査画像領域有効信号ＦＧＡＴ
Ｅの基づいたクロック信号が印加され、カウンタ２１２
のカウント値がＦＦ２１６によりラッチされ、Ｉ／Ｏポ
ート２１９を介して図７に示すＣＰＵ２０１に送られ
る。第２ラインにおいて同様にＪＫ−ＦＦ２１１及びカ
ウンタ２１２が動作してカウンタ２１２のカウント値が
ＦＦ２１７によりラッチされ、また、第３ラインにおい
て同様にＪＫ−ＦＦ２１１及びカウンタ２１２が動作し
てカウンタ２１２のカウント値がＦＦ２１８によりラッ
チされる。

【００２９】ＣＰＵ２０１は図１８に示すような第１〜
第３ライン毎の第１、第２の同期検知信号ＤＥＴＰ１、
ＤＥＴＰ２の間におけるクロックＣＬＫのカウント値に
基づいて、図１９に示すように第１ラインと第２のライ
ンにおけるクロックカウント数の差の絶対値が規定値以
下でない場合（ステップＳ１）、第２ラインと第３のラ
インにおけるクロックカウント数の差の絶対値が規定値
以下でない場合（ステップＳ２）、第３ラインと第１の
ラインにおけるクロックカウント数の差の絶対値が規定
値以下でない場合（ステップＳ３）にはいずれも操作部
２０３に対して警告を表示させる（ステップＳ４）。

【００３０】

【発明の効果】以上説明したように請求項１記載の発明
によれば、ｎ個の発光素子の内の１つの発光素子が出射
して検知された同期検知信号に基づいて、他の発光素子
が出射して検知された各同期検知信号のジッタを監視す
るようにしたので、複数の発光素子が主走査方向にずれ
て配置され、各画像データに応じて変調されたビームの
出射を各配置位置に応じて開始する場合に高品質の画像
を実現することができる。

【００３１】請求項２記載の発明によれば、各同期検知
信号の間の時間が規定値以上の場合に警告を発するの
で、修理を行うことにより高品質の画像を実現すること
ができる。

【００３２】請求項３記載の発明によれば、各ビームの
同期検知信号に基づいてそれぞれ各発光素子に対するク
ロックの位相同期と、ラインメモリのリードリセットを
行うようにしたので、主走査方向に位置ずれがない高品
質の画像を実現することができる。

【図面の簡単な説明】

【図１】本発明に係るマルチビーム画像形成装置の一実
施形態を示す構成図である。

【図２】図１の２つのレーザダイオードの配置位置を示
す説明図である。

【図３】図１のマルチビーム画像形成装置における２つ
のレーザビームの副走査方向の走査位置を示す説明図で
ある。

【図４】図１のマルチビーム画像形成装置における２つ
のレーザビームの主走査方向の走査位置を示す説明図で
ある。

【図５】図１のマルチビーム画像形成装置の同期検知回
路を示す回路図である。

【図６】図５の同期検知回路により検知される同期検知
信号を示す説明図である。

【図７】図１のマルチビーム画像形成装置の概略構成を
示すブロック図である。

【図８】図７のＡＳＩＣの構成を詳細に示すブロック図
である。

【図９】図８のダミー同期検知信号発生回路を詳細に示
すブロック図である。

【図１０】図８のＡＳＩＣの主要信号を示すタイミング
チャートである。

【図１１】図８のＬＣＬＲ発生回路を詳細に示すブロッ
ク図である。

【図１２】図１１のＬＣＬＲ信号を示すタイミングチャ
ートである。

【図１３】図８のＡＳＩＣ内のリードイネーブル信号発
生回路を詳細に示すブロック図である。

【図１４】図８のＡＳＩＣ内の要部回路を詳細に示すブ
ロック図である。

【図１５】図１４の位相同期回路の一例を詳細に示すブ
ロック図である。

【図１６】図１５の位相同期回路の主要信号を示すタイ
ミングチャートである。

【図１７】図８の同期検知信号のジッタ測定回路を詳細
に示すブロック図である。

【図１８】図１７のジッタ測定回路の動作を説明するた
めのタイミングチャートである。

【図１９】図７のＣＰＵのジッタ警報動作を説明するた
めのフローチャートである。

【符号の説明】

ＬＤ１、ＬＤ２ レーザダイオード １４ ＡＳＩＣ １８，１９ ＦＩＦＯメモリ ２１ ＦＩＦＯメモリのライト、リード処理部／１ビー
ム→２ビーム変換部 ２２ ダミー同期信号発生部／ＬＣＬＲ発生部 ２５ 同期検知信号のジッタ測定回路 ２０１ ＣＰＵ ２０３ 操作部

Claims (3)

【特許請求の範囲】
1. 【請求項１】 マルチビームによって書き込みを行って
   画像を形成するマルチビーム画像形成装置において、 主走査方向にずれて配置され、各画像データに応じて変
   調されたビームの出射を各配置位置に応じて開始するｎ
   個の発光素子と、 前記ｎ個の発光素子が出射する各ビームを受光して各ビ
   ームの同期検知信号を出力する１つの同期検知素子と、 前記ｎ個の発光素子の内の１つの発光素子が出射して前
   記同期検知素子により検知された同期検知信号に基づい
   て、他の発光素子が出射して前記同期検知素子により検
   知された各同期検知信号のジッタを監視する監視手段
   と、を備えたマルチビーム画像形成装置。
2. 【請求項２】 前記監視手段は、前記ｎ個の発光素子の
   内の１つの発光素子が出射して前記同期検知素子により
   検知された同期検知信号と、他の発光素子が出射して前
   記同期検知素子により検知された各同期検知信号の間の
   時間が規定値以上の場合に警告を発することを特徴とす
   る請求項１記載のマルチビーム画像形成装置。
3. 【請求項３】 前記ｎ個の発光素子に対する画像データ
   をそれぞれ記憶するｎ個のラインメモリと、 前記同期検知素子により検知された各ビームの同期検知
   信号に基づいてそれぞれ前記ｎ個の発光素子に対するク
   ロックの位相同期と、前記ラインメモリのリードリセッ
   トを行う制御手段と、を更に備えたことを特徴とする請
   求項１または２記載のマルチビーム画像形成装置。