JPH10189494A - 半導体ウェーハを処理するための方法及び装置 - Google Patents

半導体ウェーハを処理するための方法及び装置

Info

Publication number
JPH10189494A
JPH10189494A JP9321637A JP32163797A JPH10189494A JP H10189494 A JPH10189494 A JP H10189494A JP 9321637 A JP9321637 A JP 9321637A JP 32163797 A JP32163797 A JP 32163797A JP H10189494 A JPH10189494 A JP H10189494A
Authority
JP
Japan
Prior art keywords
barrier layer
nitrogen
layer
aluminum
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9321637A
Other languages
English (en)
Inventor
Christopher David Dobson
デビッド ドブソン クリストファー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Trikon Equipments Ltd
Original Assignee
Trikon Equipments Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GBGB9624343.1A external-priority patent/GB9624343D0/en
Priority claimed from GBGB9702410.3A external-priority patent/GB9702410D0/en
Application filed by Trikon Equipments Ltd filed Critical Trikon Equipments Ltd
Publication of JPH10189494A publication Critical patent/JPH10189494A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5826—Treatment with charged particles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5846—Reactive treatment
    • C23C14/5853—Oxidation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5846—Reactive treatment
    • C23C14/586—Nitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 スループットを改良し、ウェーハが高温に露
出される時間を短縮する。 【解決手段】 導電性材料で製品の表面層における凹部
を充填する方法であって、表面に障壁層を形成し、障壁
層に導電性材料の層を被着し、導電性材料を凹部に押し
入れ、流し込み、またはドリフトさせる段階を具備し、
障壁層は、酸素を含むかまたは酸化され、かつ層の表面
における酸化材料は、導電性材料の被着の前に窒化され
ることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体ウェーハの
ような、製品を処理するための方法及び装置に関し、排
他的ではないが、特に、製品の表面に凹部が存在する層
を供給する方法及び装置に関する。
【０００２】
【従来の技術】本出願人の欧州特許出願第９２３０４６
３３．８号及び英国特許出願第９６１９４６１．８号で
は、温度及び圧力の適用により表面の凹部を少なくとも
部分的に充填する方法に対する改良を記述している。他
の方法は、例えば、表面拡散により、凹部に溶融金属を
ドリフトすることを含む。
【０００３】そのような技術の主な応用の一つは、主素
子が以下に示すような複数の素子から一般的に構成され
る相互接続層の被着に対する： （ｉ）障壁層。これは、しばしばチタンまたはチタン合
金でありかつその目的は、一般的に表面層に対する良好
な接着を供給しかつ接続層と表面層の間の意図しないま
たは望ましくない合金形成を回避すること、特に、接触
接合を貫通するアルミ合金“スパイキング”を回避する
ことである。
【０００４】（ii）一般的にアルミ合金である主導電性
層。結合構造のバルクを形成するのはこの層でありかつ
上記出願において明らかにされた処理は、実質的に凹部
を充填するように熱及び圧力の適用によってウェーハの
表面の凹部にそれが押し入れられる方法を記述する。
【０００５】(iii)後続のリソグラフ段階を支援するた
めの反射防止被覆の最上部層。
【０００６】これらの素子のいずれかまたは全ては、装
置の別個の部分に被着することができかつウェーハは、
それが次の段階に移動するときに大気中に露出されると
いうことを理解すべきである。しかしながら、大気中へ
の露出は、ウェーハの露出された表面、例えば、障壁層
を、例えば、酸化物の形成により、変化させる。これ
は、ＴｉＮ（窒化チタン）の場合のように望ましいと考
えられうるし、層の“障壁”性能を向上するように思え
る。
【０００７】
【発明が解決しようとする課題】しかしながら、前記出
願に開示された凹部充填処理は、大気中へのＴｉＮ障壁
層の露出が回避されるかまたは打ち消されない限り、信
頼して作業することができないということが見出され
た。
【０００８】本発明の目的は、上記従来の技術における
問題点に対処することができる、半導体ウェーハの凹部
を充填する方法及び装置を提供する。
【０００９】
【課題を解決するための手段】本発明は、導電性材料で
製品、例えば、半導体ウェーハの表面層における凹部を
充填する方法であって、表面に障壁層を形成し、障壁層
に導電性材料の層を被着し、導電性材料を凹部に押し入
れ、流し込み、またはドリフトさせる段階を具備し、障
壁層は、酸素を含むかまたは酸化され、かつ層の表面に
おける酸化材料は、導電性材料の被着の前に窒化される
ことを特徴とする。
【００１０】
【作用】便宜上、この明細書では、上記の特徴部分に示
された段階は、“再活性化”としてしばしば呼ぶ。 障
壁層及び導電性層は、あらゆる適当な方法で被着または
形成することができかつフォイルシートとして敷設する
こともできる。しかしながら、好ましい実施例では、障
壁層は、第１の装置で形成されかつ導電性層は、第２の
装置で被着される。第１の装置は、化学蒸着（Ｃ．Ｖ．
Ｄ．）装置であり、第２の装置は、物理蒸着（Ｐ．Ｖ．
Ｄ．）装置または電気めっき装置でありうる。真空破壊
の結果である、酸化に対処する機能は、あらゆる層を形
成または被着するための最も好ましい装置を用いること
ができるということを意味する。導電性層は、アルミニ
ウム、アルミ合金、銅または銀で形成されるのが好まし
い。
【００１１】窒化の段階は、プラズマを含んでいる窒素
で実行されうる。更にまたは代替的に、障壁層は、障壁
層のあらゆる酸化材料を窒化するために、窒素の存在下
において、プラズマ生成水素原子に露出しうる。代替的
に、水素原子による酸素除去段階及び窒化段階は、逐次
実行することができる。現行の装置では、少なくとも、
純窒素雰囲気における窒化は、達成することが難しい。
水素：窒素の比は、１：１０と３：１の間でありうる。
水素は、ＮＨ3 の形で供給されうるし、その場合にＮＨ
3 は、窒化する窒素の少なくとも一部を供給しうる。凹
部充填機能に影響を与えるのは酸素の存在であり、有望
な異物化学の熱力学は、可能な機構を示しかつ有効であ
ると見出された解決策を提案するということが信じられ
ている。
【００１２】障壁層は、チタン及び窒素の原子を本質的
に含むが窒化チタンは、上下に走っている結晶粒界を与
える柱状結晶粒界構造を形成する。窒化チタンが物理的
な障壁として作用しているならばこれは、固有の本質的
な欠陥であるが、窒化チタンの形成中における酸素の追
加、または酸素への窒化チタンの露出によって例えば、
空気への露出を通して、それを緩和することができると
いうことがよく知られている。酸素は、結晶粒界を“詰
め込む”と言える。
【００１３】障壁性能を改良するために窒化チタンに加
えて酸素を有するということは、それゆえに好ましいこ
とであるがしかし最上部表面がある酸素原子を含むなら
ば、これは問題を与える。チタンと窒素は、ＴｉＮ結晶
格子を形成すべく安定して結合する。後続の凹部充填処
理は、アルミニウム原子をＴｉＮ表面に接触させる。一
般的な条件下では、アルミニウムは、チタン及び窒素の
最上部層に結合しないしそこでアルミニウムは、自由に
凹部に流れ込む。
【００１４】ＴｉＮでの酸素異物の効果は、一般的な条
件下では、チタンの外側層に結合された酸素原子から構
成される、酸化表面が存在するということであり、それ
は導電性材料と本質的に接触しかつ一般的な処理条件下
で、それは導電性材料を凹部に流し込むことを必要と
し、導電性材料は、障壁層と化学結合を形成するであろ
うしそれゆえに材料の流れを抑制している。明らかに、
導電性材料がより反応性であれば、結合を形成するであ
ろう。
【００１５】出願人によって上記されたように、酸素を
含んでいる障壁層は、少なくとも窒素で表面酸素原子を
置換することによって後続処理に適するようにすること
ができるということが見出された。
【００１６】これは、多数の方法で達成されたが、特
に、プラズマを含んでいる窒素と水素の使用によって達
成された。可能な機構の説明は、次に示す通りである。
【００１７】プラズマを含んでいる窒素の使用は、酸化
障壁表面を有効に窒化する、可能であればイオン支援さ
れた、プラズマ生成スペシーズによって説明されるであ
ろう。
【００１８】 ＴｉＯ2 ＋ Ｎ* → ＴｉＮ ＋ Ｏ2 この反応は、６２５℃以上で多少有利である。
【００１９】プラズマ生成または紫外（ＵＶ）生成水素
原子は、より化学的に有利でありかつイオン支援を必要
としない： ＴｉＯ2 ＋ ４Ｈ* → ２Ｈ2 Ｏ ＋ Ｔｉ −
４８５ＫＪ この反応が窒素の存在下で実行されたならば、最終障壁
層表面は、同時に窒化されるであろう。
【００２０】
【発明の実施の形態】
【００２１】
【実施例】本発明は、種々の方法で実行されうるし、標
準の充填及び本発明の％ホ−ル充填対予熱温度の各グラ
フを示している添付した図面を参照して、特定の実施例
をここで説明する。
【００２２】先に記載された一般的な処理では、ＴｉＮ
が物理蒸着（Ｐ．Ｖ．Ｄ．）ＴｉＮよりも優れた特性を
有するので、化学蒸着（Ｃ．Ｖ．Ｄ．）が用いられるの
が好ましい。しかしながら、金属被覆処理のためにウェ
ーハがＣ．Ｖ．Ｄ．装置からＰ．Ｖ．Ｄ．装置に移送さ
れるときに真空破壊がありうる。
【００２３】ＴｉＮの表面酸化によりアルミ合金がこの
ＴｉＮ材料にわたり凹部の中にあまり流入しないと思わ
れる、ということが見出された。真空破壊なしでアルミ
合金被着を後続するその後に続くＰ．Ｖ．Ｄ．ＴｉＮ層
は、有効な解決策であるが、それがその後に続く障壁層
により覆い被さるように突出している凹部の開口部に導
いて、凹部の充填を阻止するので回避されるべきであ
る。次の条件のプラズマ処理は、アルミ合金による良好
な凹部充填を可能にするために十分にＴｉＮ表面を変更
すべく見出された。
【００２４】 Ｈ2 ／Ｎ2 比 １：２ 時間 ２分 基準圧力 １１００ミリトル プラズマ電力 ３００ワット この処理は、次のものをもたらす：凹部直径 ０．５μｍ 凹部の充填割合 障壁層が上記のようなプラズマ処理で処理された場合 １００％ 障壁層がプラズマ処理なしで処理された場合 ０％ この処理は、有効であるが、より小さい直径の凹部に対
して特にまだ最適なものと判断できないので例としてだ
け述べた。イオン特性、Ｈ2 ／Ｎ2 比、水素源ガス（例
えば、ＮＨ3 ）、圧力温度及び他のパラメータを変える
ことは、少なくとも０．３５μｍまでの全ての凹部サイ
ズで１００％の凹部充填を達成すると思われる。
【００２５】成功した処理は、以下の条件を用いても達
成された： 水素原子／窒素比：３：１ 圧力 ＞１００ミリトル（例えば、３００−４００ミリトル） 供給プラズマ電力 ＞５００Ｗ、１３．５６ＭＨｚ（例えば、１．２ＫＷ） 基板温度 ４００−５５０℃（例えば、５５０℃） ＮＨ3 で０．３５μｍ接触の９５％以上のＮ2 ／Ｈ2 混
合完全充填を置換することは、後続充填段階の後で観測
された。上記括弧内の処理条件は、０．３５μｍ接触に
対して１００％を達成した。
【００２６】表面の酸化チタンは、窒素及び水素の両方
（及びあるいは他の素子）を含んでいる単一ガスまたは
混合ガスのいずれかから水素原子及び窒素原子の存在下
で再窒化される。水素原子及び窒素原子の混合による再
窒化は、水素による酸化チタンの初期還元、次いで窒素
によるチタンの反応によって支配的に行われる。
【００２７】温度の上昇は、たぶん還元処理の水副産物
が基板表面を離れる速度を増大することによって反応速
度を増大して表面を再び酸化する可能性を低減する。
【００２８】ＴｉＮ ＋ ２Ｈ2 Ｏ → Ｔｉ０2 ＋
１／２Ｎ2 ＋ ２Ｈ2 これらの温度で水素原子は、チタンを窒素と反応するよ
うに作用する。従って、水素原子濃度がゼロから増大す
るような窒素含有雰囲気では、窒素物への酸化チタンの
変換率が増大する。
【００２９】一定の温度及び圧力で所与の体積において
定数のガス分子が存在するときに還元された酸化チタン
の窒化が速度制限反応になるような点で自然に生ずる。
【００３０】窒素原子の存在下において窒化チタンへの
酸化チタンの直接反応を可能にする温度より低い温度で
実行する場合にこの処理に対する水素及び窒素原子の最
適混合がそれゆえに存在する。更なる水素及び窒素原子
が反応される基板表面におけるガスの固定体積中に存在
しうるので、水素及び窒素の両方を含有しているガス分
子の使用は、二つの別個のガスの混合に対して好ましい
であろう。
【００３１】同じ体積における例として、完全に分離さ
れた場合： Ｎ2 ＋ Ｈ2 → ２Ｎ ＋ ２Ｈ ＮＨ3 ＋ ＮＨ3 → ２Ｎ ＋ ６Ｈ 更に、プラズマ中でアンモニアのような窒素含有ガス
は、窒素分子よりも窒素原子のより準備ができている源
でありうるということがよく知られている。蒸気として
のＮＨ３は、また、エネルギッシュな衝突下における水
素または窒素を分離する窒素及び水素原子よりも容易に
基板に“くっつき”、それゆえに必要な表面反応を促進
するものと思われている。
【００３２】実験結果は、１０：１まで水素ガス濃度へ
の窒素分子を増加することが窒化率を増加するというも
のであるが、この率は、その１：３窒素対水素原子含有
のアンモニアを使用した場合より小さい。これは、たぶ
ん窒素分子から生成された窒素原子が率制限要因となる
ためであろう。
【００３３】窒化の率が低減するある一定の点を越えて
水素中の窒素分子の濃度がさらに増大されてもアンモニ
アのような窒素と水素の混合物からのものと同じ率では
まだないということも観測された。可能な説明は、酸化
チタンの還元がここで制限要因であるということであ
る。おそらく水素分子が窒素分子中であまりにも薄めら
れたので水素原子が形成されるときに、多数の未反応窒
素分子の存在によりそれとじかにあまり接触しないよう
に基板表面と反応することからそれが物理的に除外され
る。
【００３４】上述した方法に窒化を入れた特定の目的に
加えて、例えば、上述したように、先に酸化された障壁
層、例えば、ＴｉＮを窒化することは、層の障壁特性を
改良すると思われる。
【００３５】障壁の処理による更なる驚きの効果は、ウ
ェーハの予熱が熱いことを必要としないということであ
る。
【００３６】先に一つのガス雰囲気、例えば、大気にあ
る製品を真空または別のガス状雰囲気に設置すると、ガ
ス及び蒸気が表面を離れて真空または新たなガス雰囲気
に入り製品を“除気”させる。
【００３７】特定の方法において反応性あるいは、非反
応性となるように選択された減圧ガス雰囲気からなる一
部真空において実行されるとき、この除気はプラズマ処
理において特に望ましくない。
【００３８】除気が、存在するガス全体のより大きな部
分を構成することになったり、真空排気速度を増大する
ことなく低圧を達成できなくなり、または増大した排気
速度を必要しそれゆえに高価になるので、処理圧力が低
くなれば処理に対する除気がより潜在的に有害となる。
【００３９】特にスパッタリング処理は、不活性低圧ガ
ス雰囲気、一般にアルゴンを用いて実行される。アルゴ
ン・ガスは、一般に適当な負電圧を電極に適用すること
によってフロー放電においてイオン化され、それゆえに
負電位の影響下でその上にターゲット材料が配置される
電極表面に衝撃を与えるイオンの“供給材料”を供給す
る。ターゲット材料は、アルゴン・プラズマ雰囲気を通
してイオン衝撃によって放出されかつ近傍に都合よく配
置された製品にスパッタされる。
【００４０】アルゴンは、相対的に重いイオンを有する
最も商業的に魅力的な不活性ガスであるので好ましい。
【００４１】しかしながら、アルゴン雰囲気に潜在的に
反応性のガスまたは蒸気が存在するならば、それらもグ
ロー放電によってイオン化され、反応性になり、かつガ
ス雰囲気を通るフライト中に、ターゲット表面におい
て、または別の表面でスパッタされた材料と反応する。
【００４２】注意深く選択すれば、この処理は、“反応
性スパッタリング”として知られかつ窒素が不活性スパ
ッタリング供給材料に加えられる窒化チタンのような材
料をスパッタするために用いられる。しかしながら、こ
れが、制御されない方法で行われると、水蒸気の存在か
ら、窒素、酸素及び大気の他の構成要素、従って、望ま
しくない酸化物、窒化物及び他の材料が、ターゲット材
料との反応によって製品の上に被着されるかまたは形成
される。
【００４３】それが抵抗率を増大しかつアルミニウム膜
における酸素の含有が圧力の印加中のホールの中へのア
ルミニウムの流れ特性を減少するので、これは、アルミ
ニウム及びその合金に対して特に望ましくない。
【００４４】従って、スパッタリング処理に対して除気
は望ましくない。
【００４５】先に大気または他のガス環境、例えば、乾
性窒素にあった処理チャンバの中に製品が連続的に配置
されるので、除気の主源は、製品それ自体である。除気
は、時間のかかる処理でありかつこの処理の高速化が望
ましい。この処理を高速化するよく知られた方法は、熱
及びＵＶであり、加熱は、特に一般に採り入れられてい
る。熱が高い程、脱気が速い。
【００４６】しかしながら、ウェーハは、サーマル・バ
ジェット（熱予算）を有しかつ予熱によるこの使用は、
有利に回避することができる。
【００４７】見出されたものは、上述したように処理さ
れたウェーハが同じホール充填結果を得るためにより低
い予熱温度を必要とするということである。これまでに
実行された実験では、処理は、アンモニア・プラズマを
利用した。
【００４８】なぜこのような結果が達成されるのか正確
には分からないが、全ての場合においてウェーハが予熱
の後かつスパッタリングの前に“スパッタ・エッチン
グ”処理の一部としてアルゴン（不活性）プラズマの対
象となるので、それは単にウェーハ表面のエネルギッシ
ュな衝突、加熱またはプラズマ“コンディショニング”
の結果としてではありえない。アンモニア・プラズマ処
理は、スパッタ・エッチング処理に加えかつその前に行
う。
【００４９】実験Ａ 処理制限を確立するために大きなバイア・チェーン・ア
レイが用いられた。バイアは、幅０．４μｍ及び深さ１
μｍであった。異なる実験スプリットは、小さなウェー
ハ・サンプル上で実行され、熱酸化物キャリヤ・ウェー
ハ上で処理される。次いで、サンプルは、バイア・アレ
イを介して区分されかつＳＥＭで分析される。各処理の
充填機能は、完全なホール充填を有しかつ空にされたホ
ールの総数を計数することによって決定された。平均８
０−１００のバイアがサンプル毎に観測された。割合い
充填は、各サンプルについて計算された。
【００５０】結果及び結論 予熱温度は、窒化段階がＴｉ／ＴｉＮ被着の後に含まれ
るならば５５０°Ｃから３５０°Ｃに低減することがで
きる。これらの温度は、それぞれ窒化段階なし及び窒化
段階を伴う１００％ホール充填を達成するために必要な
最小値である。図は、どのように増大された予熱温度で
ホール充填機能が増大するのか及びどのように窒化段階
が完全充填に対して必要な最小温度を著しく低減するの
かを示す。より低い予熱温度は、上述したようにバイア
処理に対してよりコンパチブルである。標準の４分接触
から２分に処理時間を低減することは、スループットを
改良することにもなりかつウェーハが高温に露出される
時間の長さを低減する。
【００５１】
【表１】
【００５２】Ｔｉバイア構造に対して必要な最小処理要
求項目を比較する。
【００５３】
【発明の効果】本発明の方法は、導電性材料で製品、例
えば、半導体ウェーハの表面層における凹部を充填する
方法であって、表面に障壁層を形成し、障壁層に導電性
材料の層を被着し、導電性材料を凹部に押し入れ、流し
込み、またはドリフトさせる段階を具備し、障壁層は、
酸素を含むかまたは酸化され、かつ層の表面における酸
化材料は、導電性材料の被着の前に窒化されるので、ス
ループットを改良すると共に、ウェーハが高温に露出さ
れる時間の長さを低減することができる。
【図面の簡単な説明】
【図１】標準の充填及び本発明の％ホ−ル充填対予熱温
度のグラフをそれぞれ示す図である。

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 導電性材料で製品の表面層における凹部
    を充填する方法であって、 前記表面に障壁層を形成し、 前記障壁層に導電性材料の層を被着し、 前記導電性材料を前記凹部に押し入れ、流し込み、また
    はドリフトさせる段階を具備し、 前記障壁層は、酸素を含むかまたは酸化され、かつ層の
    表面における酸化材料は、前記導電性材料の被着の前に
    窒化されることを特徴とする方法。
  2. 【請求項２】 前記障壁層は、第１の装置で形成されか
    つ前記導電性層は、第２の装置で被着されることを特徴
    とする請求項１に記載の方法。
  3. 【請求項３】 前記第１の装置は、化学蒸着（Ｃ．Ｖ．
    Ｄ．）装置であることを特徴とする請求項２に記載の方
    法。
  4. 【請求項４】 前記第２の装置は、物理蒸着（Ｐ．Ｖ．
    Ｄ．）装置または電気めっき装置であることを特徴とす
    る請求項２または請求項３に記載の方法。
  5. 【請求項５】 前記窒化段階は、プラズマを含んでいる
    窒素で行われることを特徴とする請求項１から請求項４
    のいずれか一項に記載の方法。
  6. 【請求項６】 前記障壁層は、前記窒化段階と同時にま
    たはその前に水素原子に露光されることを特徴とする請
    求項１から請求項５に記載の方法。
  7. 【請求項７】 前記障壁層は、当該障壁層におけるあら
    ゆる酸化材料を窒化するために、窒素の存在下におい
    て、プラズマまたはＵ．Ｖ．生成された水素原子に露出
    されることを特徴とする請求項１から請求項５のいずれ
    か一項に記載の方法。
  8. 【請求項８】 水素：窒素の比は、１：２０から３：１
    の間であることを特徴とする請求項６または７に記載の
    方法。
  9. 【請求項９】 水素は、ＮＨ3 の形で供給されることを
    特徴とする請求項６または７に記載の方法。
  10. 【請求項１０】 ＮＨ3 は、窒化する窒素の少なくとも
    一部を供給することを特徴とする請求項９に記載の方
    法。
  11. 【請求項１１】 前記表面層は、前記障壁層の形成に続
    いて、予加熱されることを特徴とする請求項１から請求
    項１０のいずれか一項に記載の方法。
  12. 【請求項１２】 前記ウェーハは、約３５０℃以下に予
    加熱されることを特徴する請求項１１に記載の方法。
  13. 【請求項１３】 前記導電性材料は、アルミニウム、ア
    ルミ合金、銅または銀のグループから選択されることを
    特徴とする請求項１から請求項１２のいずれか一項に記
    載の方法。
JP9321637A 1996-11-22 1997-11-21 半導体ウェーハを処理するための方法及び装置 Pending JPH10189494A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
GBGB9624343.1A GB9624343D0 (en) 1996-11-22 1996-11-22 Method and apparatus for treating a semiconductor wafer
GB9624343.1 1996-11-22
GB9702410.3 1997-02-06
GBGB9702410.3A GB9702410D0 (en) 1997-02-06 1997-02-06 Method and apparatus for treating a semiconductor wafer

Publications (1)

Publication Number Publication Date
JPH10189494A true JPH10189494A (ja) 1998-07-21

Family

ID=26310466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9321637A Pending JPH10189494A (ja) 1996-11-22 1997-11-21 半導体ウェーハを処理するための方法及び装置

Country Status (6)

Country Link
US (1) US6169027B1 (ja)
JP (1) JPH10189494A (ja)
KR (1) KR100489141B1 (ja)
CN (1) CN1149644C (ja)
DE (1) DE19751785B4 (ja)
GB (1) GB2319532B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6547934B2 (en) 1998-05-18 2003-04-15 Applied Materials, Inc. Reduction of metal oxide in a dual frequency etch chamber
US6297147B1 (en) * 1998-06-05 2001-10-02 Applied Materials, Inc. Plasma treatment for ex-situ contact fill
US20010049181A1 (en) 1998-11-17 2001-12-06 Sudha Rathi Plasma treatment for cooper oxide reduction
US6355571B1 (en) 1998-11-17 2002-03-12 Applied Materials, Inc. Method and apparatus for reducing copper oxidation and contamination in a semiconductor device
US7053002B2 (en) 1998-12-04 2006-05-30 Applied Materials, Inc Plasma preclean with argon, helium, and hydrogen gases
DE19929307C1 (de) * 1999-06-25 2000-11-09 Siemens Ag Verfahren zur Herstellung einer strukturierten Schicht und dadurch hergestellte Elektrode
US6794311B2 (en) 2000-07-14 2004-09-21 Applied Materials Inc. Method and apparatus for treating low k dielectric layers to reduce diffusion
US6511912B1 (en) * 2000-08-22 2003-01-28 Micron Technology, Inc. Method of forming a non-conformal layer over and exposing a trench
US6476623B1 (en) * 2000-09-21 2002-11-05 Motorola, Inc. Percent backsputtering as a control parameter for metallization
TWI236092B (en) * 2001-10-05 2005-07-11 Semiconductor Tech Acad Res Ct Electroless plating process, and embedded wire and forming process thereof
US7604708B2 (en) * 2003-02-14 2009-10-20 Applied Materials, Inc. Cleaning of native oxide with hydrogen-containing radicals
US20100270262A1 (en) * 2009-04-22 2010-10-28 Applied Materials, Inc. Etching low-k dielectric or removing resist with a filtered ionized gas
FR2972563B1 (fr) 2011-03-07 2013-03-01 Altis Semiconductor Snc Procédé de traitement d'une couche de nitrure de métal oxydée
US11723293B2 (en) 2021-03-26 2023-08-08 International Business Machines Corporation Reactivation of a deposited metal liner

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5660030A (en) * 1979-10-22 1981-05-23 Toshiba Corp Manufacture of semiconductor device
JPS61137367A (ja) * 1984-12-10 1986-06-25 Hitachi Ltd 半導体集積回路装置の製造方法
US4884123A (en) * 1987-02-19 1989-11-28 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
KR900005038B1 (ko) * 1987-07-31 1990-07-18 삼성전자 주식회사 고저항 다결정 실리콘의 제조방법
US4943558A (en) * 1988-04-15 1990-07-24 Ford Motor Company Preparation of superconducting oxide films using a pre-oxygen nitrogen anneal
US5136362A (en) * 1990-11-27 1992-08-04 Grief Malcolm K Electrical contact with diffusion barrier
US5232871A (en) * 1990-12-27 1993-08-03 Intel Corporation Method for forming a titanium nitride barrier layer
JPH04280425A (ja) * 1991-03-07 1992-10-06 Sony Corp 配線形成方法
EP0516344B1 (en) * 1991-05-28 2003-10-01 Trikon Technologies Limited Method to fill a cavity in a substrate
GB9414145D0 (en) * 1994-07-13 1994-08-31 Electrotech Ltd Forming a layer
US5202152A (en) * 1991-10-25 1993-04-13 Cornell Research Foundation, Inc. Synthesis of titanium nitride films
EP0545602A1 (en) * 1991-11-26 1993-06-09 STMicroelectronics, Inc. Method for forming barrier metal layers
US5371042A (en) * 1992-06-16 1994-12-06 Applied Materials, Inc. Method of filling contacts in semiconductor devices
US5395461A (en) 1992-06-18 1995-03-07 Nippon Mining & Metals Co., Ltd. Method of producing titanium material resistant to hydrogen absorption in aqueous hydrogen sulfide solution
KR950009934B1 (ko) * 1992-09-07 1995-09-01 삼성전자주식회사 반도체 장치의 배선층 형성방법
JPH0697111A (ja) * 1992-09-11 1994-04-08 Sony Corp バリアメタルの形成方法
KR970001883B1 (ko) * 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법
US5378660A (en) * 1993-02-12 1995-01-03 Applied Materials, Inc. Barrier layers and aluminum contacts
JP3240725B2 (ja) * 1993-02-15 2001-12-25 ソニー株式会社 配線構造とその製法
JP3401843B2 (ja) * 1993-06-21 2003-04-28 ソニー株式会社 半導体装置における多層配線の形成方法
JP3422055B2 (ja) * 1993-11-08 2003-06-30 株式会社デンソー 半導体装置の電極配線
JP3382031B2 (ja) * 1993-11-16 2003-03-04 株式会社東芝 半導体装置の製造方法
US5514908A (en) * 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
AU1745695A (en) 1994-06-03 1996-01-04 Materials Research Corporation A method of nitridization of titanium thin films
US5419787A (en) * 1994-06-24 1995-05-30 The United States Of America As Represented By The Secretary Of The Air Force Stress reduced insulator
JP2606143B2 (ja) * 1994-07-22 1997-04-30 日本電気株式会社 半導体装置及びその製造方法
JPH08130302A (ja) * 1994-10-31 1996-05-21 Toshiba Corp 半導体装置及びその製造方法
JPH08176823A (ja) * 1994-12-26 1996-07-09 Sony Corp 高融点金属薄膜の成膜方法
KR100413890B1 (ko) * 1995-03-02 2004-03-19 동경 엘렉트론 주식회사 반도체장치의제조방법및제조장치
JP3266492B2 (ja) * 1995-03-02 2002-03-18 川崎マイクロエレクトロニクス株式会社 半導体装置の製造方法
US5605724A (en) 1995-03-20 1997-02-25 Texas Instruments Incorporated Method of forming a metal conductor and diffusion layer
US5567483A (en) * 1995-06-05 1996-10-22 Sony Corporation Process for plasma enhanced anneal of titanium nitride
US5972178A (en) 1995-06-07 1999-10-26 Applied Materials, Inc. Continuous process for forming improved titanium nitride barrier layers
US5858184A (en) 1995-06-07 1999-01-12 Applied Materials, Inc. Process for forming improved titanium-containing barrier layers
US5685960A (en) * 1995-11-27 1997-11-11 Applied Materials, Inc. Method for forming aluminum contacts
GB9619461D0 (en) * 1996-09-18 1996-10-30 Electrotech Ltd Method of processing a workpiece
US5985759A (en) * 1998-02-24 1999-11-16 Applied Materials, Inc. Oxygen enhancement of ion metal plasma (IMP) sputter deposited barrier layers

Also Published As

Publication number Publication date
CN1149644C (zh) 2004-05-12
DE19751785B4 (de) 2004-08-05
CN1202000A (zh) 1998-12-16
DE19751785A1 (de) 1998-05-28
KR19980042601A (ko) 1998-08-17
GB9724096D0 (en) 1998-01-14
KR100489141B1 (ko) 2005-08-24
GB2319532B (en) 2001-01-31
GB2319532A (en) 1998-05-27
US6169027B1 (en) 2001-01-02

Similar Documents

Publication Publication Date Title
US6284052B2 (en) In-situ method of cleaning a metal-organic chemical vapor deposition chamber
US8183150B2 (en) Semiconductor device having silicon carbide and conductive pathway interface
US5478780A (en) Method and apparatus for producing conductive layers or structures for VLSI circuits
US5508066A (en) Method for forming a thin film
JPH10189494A (ja) 半導体ウェーハを処理するための方法及び装置
US6174823B1 (en) Methods of forming a barrier layer
JPH08337875A (ja) 窒化チタン膜形成方法
JPH0754152A (ja) リフトオフ法
JP2002507327A (ja) 化学気相堆積チャンバ内でプラズマ前処理を用いた窒化タングステンの堆積
WO1982003636A1 (en) Process for dry-etching aluminum or its alloy
JPH08330256A (ja) 高温に対する耐性を改善するための窒化チタンの処理
US4777061A (en) Blanket tungsten deposition for dielectric
JPH0917747A (ja) タングステン堆積のための改良付着層
JP3176857B2 (ja) 半導体装置の製造方法
JPH06204191A (ja) 金属プラグ形成後の表面処理方法
WO1999035684A1 (fr) Dispositif a semi-conducteurs presentant une couche isolante constituee d'un film de carbone fluore et procede de production dudit dispositif
JP2012212899A (ja) Ｃｕ膜の形成方法
JP2003119564A (ja) 成膜方法及びプラズマｃｖｄ装置
EP0791663A1 (en) Titanium nitride barrier layers
KR20020031423A (ko) ＷＮｘ 증착을 위한 개선된 ＰＥＣＶＤ 및 ＣＶＤ 공정
TWI410517B (zh) Method for forming tantalum nitride film
JP3887123B2 (ja) ドライエッチング方法
JPH05211134A (ja) 薄膜の形成方法及び薄膜形成装置
JP3545744B2 (ja) 半導体素子の製造方法
TWI397952B (zh) Method for forming tantalum nitride film

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031224