JPH10163858A - カウンタ装置 - Google Patents

Abstract

(57)【要約】 【課題】 クロック周期を可変としつつ、クロック周期
が固定のカウンタ装置と同様の安定した動作を行うカウ
ンタ装置提供すること。 【解決手段】 所定の入力信号中に存在するクロック数
を、当該入力信号の周期を示す周期信号と基準となる基
準クロック信号とに基づいて計数するカウンタ装置１で
あって、任意の時間間隔中における入力信号中に存在す
るクロック数を計数する計数部２と、周期信号の立ち上
がりまたは立ち下がりタイミングにおける計数部２での
計数値を記憶する計数値記憶部３と、計数部２での計数
値と計数値記憶部３に記憶された値とが一致しているか
否かを判別する計数値判別部４と、計数値判別部４によ
る判別の結果、一致していると判別された場合、計数部
２における計数値を所定の値に更新する計数値更新部５
とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、所定数のクロック
数を計数するカウンタ装置の分野に関する。

【０００２】

【従来の技術】従来、カウンタ装置は、計数部及びデコ
ード部を備え、計数部では、入力信号中に存在するクロ
ック数を基準クロック信号に基づいて計数し、また一
方、デコード部では、計数部による計数値をデコード
し、この計数値が予め設定された値となったときにカウ
ントアップ信号を出力するとともに、計数部における計
数値をリセットして初期値に戻すためのリセット信号を
出力する。さらに、デコード部には、計数部によって計
数することのできる最大値が、固定された規定値として
予め設定されており、これにより、前述した計数部のリ
セット等の動作を行っている。

【０００３】図４は、最大値が固定である従来のカウン
タ装置の動作例を説明するための図である。ここで、図
４に示す動作を行うカウンタ装置は、計数部における最
大値がＮｍａｘ（例えば、２５５）、最小値（＝初期
値）がＮｍｉｎ（０）に固定されているものとする。本
例でのカウンタ装置は、基準周期を示す周期信号のパル
ス立ち上がり（または、パルス立ち下がり）を微分する
とともに、クロック信号の立ち下がりに一致してリセッ
ト信号Ａ￣（以下、任意の信号Ｘの反転信号をＸ￣で表
す）を作成する。また、デコード部における計数部の最
大値Ｎｍａｘをデコードするとともに、クロック信号の
立ち下がりに同期してリセット信号Ｂ￣を作成する。

【０００４】そして、リセット信号Ａ￣のパルス立ち上
がりタイミングに合わせて計数部における計数値をＮｍ
ｉｎ＋１とし、また、リセット信号Ｂ￣のパルス立ち上
がりタイミングに合わせて計数部における計数値をＮｍ
ｉｎとなるように制御する。すなわち、リセット信号Ａ
￣及びＢ￣によって計数部による計数値が所定値となる
ようにリセットすることによって、計数部における計数
値が最大値Ｎｍａｘとなったとき、この値をデコードし
て次の値を最小値Ｎｍｉｎに引き戻すという作業を行う
ことで、正しい計数動作を行っている。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
カウンタ装置にあっては、計数部における最大計数値Ｎ
ｍａｘをデコード部でデコードし、これにより、係数値
をＮｍｉｎにリセットするとともに、周期信号の立ち上
がり、もしくは立ち下がりを検出することよって、計数
値をＮｍｉｎ＋１としていたために、最大値を固定値と
して予め決定しておかなければならず、例えば、ディジ
タルデータ通信システムにおけるクロック盤に用いられ
る時分割スイッチ等のように複数のクロック周波数の使
用を許容するシステムや装置では、計数部の最大計数値
Ｎｍａｘを複数必要とする場合、カウンタ装置を個別に
複数個設ける必要があり、同一構成のカウンタ装置を汎
用のカウンタ装置として用いることができないという問
題点があった。

【０００６】以下、最大値を可変とするカウンタ装置が
従来実現できなかった理由を図５に基づいて説明する。
図５は、従来のカウンタ装置を最大値を可変として用い
る場合の動作例を説明するための図である。なお、図５
に示す動作を行うカウンタ装置では、複数のクロック周
波数に対応するために計数部における最大値は未定とす
る。

【０００７】同期式のカウンタ装置として、最小値Ｎｍ
ｉｎは常に一定とし、最大値Ｎｍａｘを可変とするカウ
ンタ装置を得るためには、計数部をリセットするための
信号として、元になる信号は周期信号だけとなる。すな
わち、本例でのカウンタ装置は、図４に示す例と同様
に、基準周期を示す周期信号のパルス立ち上がり（また
は、パルス立ち下がり）のタイミングに基づいてリセッ
ト信号Ａ￣を作成する。そして、リセット信号Ａ￣のパ
ルス立ち上がりタイミングに合わせて計数部における計
数値を図４に示す例と同様にＮｍｉｎ＋１となるように
制御する。

【０００８】このように、リセット信号Ａ￣によって計
数部を初期化することにより、計数部における計数値を
最小値Ｎｍｉｎ＋１に引き戻す作業を行うことになる
が、本例での計数部の最大値は未定であるため、デコー
ド部において最大値をデコードすることができない。こ
れは、最大値Ｎｍａｘをデコードして最小値Ｎｍｉｎに
引き戻すという作業ができないことを意味する。

【０００９】このため、本来、計数値が最小値Ｎｍｉｎ
となるべき部分は、図５に示すように、Ｎｍａｘ＋１と
なってしまい、計数部の動作上最小値は存在しないもの
となって最小値Ｎｍｉｎをデコードすることはできな
い。このように、複数クロックの使用を許容するシステ
ムや装置では、計数部における最大値が未定であるた
め、クロック種別毎に個別に設定されたカウンタ装置を
用いるしかなかった。

【００１０】本発明の課題は、上記問題点を解消し、ク
ロック周期を可変としつつ、クロック周期が固定のカウ
ンタ装置と同様の安定した動作を行うカウンタ装置提供
することにある。

【００１１】

【課題を解決するための手段】本発明のカウンタ装置
は、所定の入力信号中に存在するクロック数を、当該入
力信号の周期を示す周期信号と基準となる基準クロック
信号とに基づいて計数するカウンタ装置であって、任意
の時間間隔中における前記入力信号中に存在するクロッ
ク数を計数する計数部と、前記周期信号の立ち上がりま
たは立ち下がりタイミングにおける前記計数部での計数
値を記憶する計数値記憶部と、前記計数部での計数値と
前記計数値記憶部に記憶された値とが一致しているか否
かを判別する計数値判別部と、前記計数値判別部による
判別の結果、前記計数部での計数値と前記計数値記憶部
に記憶された値とが一致している場合、前記計数部にお
ける計数値を所定の値に更新する計数値更新部と、を備
えるように構成している。

【００１２】ここで、前記計数値記憶部は、前記周期信
号の立ち上がりまたは立ち下がりタイミングにおける前
記計数部での計数値を一時保持する計数値保持部と、前
記計数値保持部に保持される計数値が所定数回同一値で
あるか否かを判断する計数値判断部と、前記計数値判断
部による判断の結果、所定数回同一であると判断された
場合、当該計数値を記憶すべき計数値として格納する計
数値格納部と、を備えることが好ましく、また、前記計
数値更新部によって前記計数部における計数値を更新す
る値は、前記計数値記憶部に記憶された計数値から１つ
減算した値とすることが有効である。

【００１３】

【発明の実施の形態】以下、図示した一実施形態に基づ
いて本発明を詳細に説明する。図１は、本発明のカウン
タ装置の要部構成を示す機能ブロック図である。カウン
タ装置１は、図１に示すように、計数部２、計数値記憶
部３、計数値判別部４、計数値更新部５を備え、さら
に、計数値記憶部３は、計数値保持部６、計数値判断部
７、計数値格納部８を有している。

【００１４】計数部２は、同期信号に基づいてクロック
信号中に存在するクロック数を計数するものであり、計
数値記憶部３は、例えば、周期信号の４ないし５周期分
の時間間隔中において、周期信号の立ち上がりタイミン
グでの計数部２の計数値を確定し、記憶するものであ
る。詳しくは、まず、計数値保持部６は、周期信号の立
ち上がりタイミング毎に計数部２の計数値を保持する。

【００１５】次に、計数値判断部７は、周期信号の立ち
上がりタイミング毎に計数値保持部６に保持された値が
前回まで保持されていた値と一致しているか否かを判断
する。そして、計数値判断部７による判断の結果、所定
数回（本実施形態では４回）同一であると判断された場
合、当該計数値を計数値格納部８に格納する。

【００１６】このように、周期信号の立ち上がりタイミ
ングで得られた計数値をそのまま次処理に用いることな
く複数回確認する、いわゆる、積分判定を行うのは、計
数値を取得するタイミングに、例えば、システムの擾乱
等によって瞬間的な異常動作が発生した場合、誤った計
数値を保持することがないように安全性を充分確保する
ためである。

【００１７】計数値判別部４は、計数部２の計数値と計
数値格納部８に格納された計数値とが一致しているか否
かを判別するものであり、一致している場合、計数値格
納部８に格納された計数値と共に判別信号“Ｈ”を計数
値更新部５に出力する。計数値更新部５は、計数部判別
部４からの判別信号“Ｈ”に基づいて計数部２における
現在の計数値を計数値格納部８に格納された計数値から
１つ現在した値に更新するものである。

【００１８】図２は、本発明のカウンタ装置の実際の構
成例を示す図である。カウンタ装置１０は、周期信号の
立ち上がりエッジを検出する同期検出部１１と、計数部
２としての機能を有するカウンタ１２と、計数部２，計
数値判別部４及び計数値更新部５の機能を有するデコー
ダ１３と、計数値記憶部３の機能を有する最大値生成部
１４とから構成されている。

【００１９】カウンタ１２は、入力信号となるクロック
信号のパルス数を同期検出部１１の出力に基づいて計数
する。デコーダ１３は、その内部に最大計数値情報を格
納するレジスタ（図示せず）を有し、カウンタ１２から
の出力信号（計数値）をデコードするものである。すな
わち、カウンタ１２からの出力信号をデコードした結
果、この値が最大計数値である場合、外部にカウントア
ップ信号を出力するとともに、カウンタ１２の計数値を
初期値にリセットする。

【００２０】最大値生成部１４は、カウンタ１２の出力
信号と、周期信号のパルス立ち上がりタイミングに出力
される同期検出部１１からの出力とに基づいて、現在の
クロック信号の最大値を特定し、この値でデコーダ１３
内のレジスタ値を更新する。詳しくは、積分判定によっ
てある計数値が４回続けて確認された場合、当該計数値
から１減算した値をクロック信号の最大値としてレジス
タに登録する。

【００２１】次に、上述の実施形態におけるカウンタ装
置１０の動作例を図３に基づいて説明する。図３は、図
２におけるカウンタ装置の動作例を説明するための図で
ある。なお、以下の説明では、本カウンタ装置１０で
は、８ｋＨｚの周期信号に基づいて、１．５４４ＭＨｚ
／２．０４８ＭＨｚ／６．３１２ＭＨｚの各周波数で動
作させる場合を想定しており、このため、最大想定クロ
ックを６．３１２ＭＨｚとして設計したものとする。

【００２２】したがって、８ｋＨｚをフレーム長とする
と、１．５４４ＭＨｚ，２．０４８ＭＨｚ，６．３１２
ＭＨｚの各周波数の１フレームにおけるビット数は、そ
れぞれ１９３ビット，２５６ビット，７８９ビットとな
っている。すなわち、カウンタ装置１０では、最大想定
クロックを６．３１２ＭＨｚとして設計すると、初期状
態でのデコーダ１３内のレジスタに格納される最大計数
値は「７８８」となる。

【００２３】さらに、本例でのカウンタ装置１０では、
同期検出部１１を用い、周期信号のパルス立ち上がりを
微分することによってリセット信号Ａ￣を作成し、ま
た、デコーダ１３によってリセット信号Ｂ￣を作成す
る。

【００２４】そして、リセット信号Ａ￣のパルス立ち上
がりタイミングに合わせてカウンタ１２における計数値
を「０」＋１（すなわち、「１」）とし、また、リセッ
ト信号Ｂ￣のパルス立ち上がりタイミングに合わせてカ
ウンタ１２における計数値を「０」となるように制御す
る。

【００２５】上記構成において、入力されるクロック信
号が６．３１２ＭＨｚの場合には、カウントされる計数
値が「７８８」であり、これはデコーダ１３内のレジス
タに格納される最大計数値と一致しており、当該最大計
数値のデコードによるリセット信号Ｂ￣の策させ夷が可
能であるため、従来のカウンタ装置と同様の計数動作を
行うことができる。このため、レジスタの最大計数値以
外でリセット信号Ｂ￣を作成する必要のある場合、すな
わち、入力されるクロック信号が、１．５４４ＭＨｚま
たは２．０４８ＭＨｚである場合について説明する。

【００２６】図３（ａ）に示すように、電源投入直後の
カウンタ１２の計数動作は不安定であり、周期信号に基
づくリセット信号Ａ￣が同期検出部１１より出力される
と、計数動作を開始する。このとき、カウンタ１２によ
る計数値は「１」（Ｎｍｉｎ＋１）となる。この状態で
計数を続けていくと、クロック信号が１．５４４ＭＨｚ
の場合、図３（ｂ）に示すように、カウンタ１２による
計数値が「１９３」（Ｎｍａｘ＋１）となった次のタイ
ミングで再び「１」となり、また、クロック信号が２．
０４８ＭＨｚの場合には、カウンタ１２による計数値が
「２５６」となった次のタイミングで再び「１」とな
る。したがって、最大値生成部１４には、「１９３」も
しくは「２５６」が最大値として保持される。

【００２７】そして、この最大計数値がそれぞれ「１９
３」または「２５６」で、所定数回（この場合、４回）
安定して得られた場合、これらの値から１減算した値、
すなわち、Ｎｍａｘを入力されるクロック信号の最大計
数値と判断し、初期状態として「７８８」となっている
レジスタの値をＮｍａｘに更新する。これによって、図
３（ｃ）に示すように、カウンタ１２の出力がＮｍａｘ
となった場合、デコーダ１３よりカウントアップ信号が
出力され、これをカウンタ１２のリセット信号Ｂ￣とし
て用いるため、その後の計数動作では、カウント値がＮ
ｍａｘとなた後にカウンタ１２の計数値をＮｍｉｎにリ
セットするので、正しく「０」を計数することができ
る。

【００２８】また、レジスタの設定を間違えた場合に
は、以下に示す処理によって正しい最大値が導かれる。
すなわち、設定値が真値より大きい場合は、最大値生成
部１４に入力し、かつ、保持されているカウンタ値がデ
コーダに設定されたＮｍａｘと異なるため、計数値判断
部が正しいカウンタ値を格納し、これに基づいて最大値
生成部１４が正しいＮｍａｘをレジスタ１３に与えるの
で、レジスタ値が真値に更新される。一方、設定値が真
値より小さい場合は、リセット信号Ａ￣とリセット信号
Ｂ￣との位相が一致しないことにより、レジスタ１３の
最大計数値Ｎｍａｘが誤っていることが検出可能であ
る。すなわち、Ｎｍａｘが真値の場合、リセット信号Ｂ
￣が発生した１クロック後にリセット信号Ａ￣が現れる
ので、この関係以外でリセット信号Ｂ￣及びＡ￣が発生
した場合には、レジスタ値をカウンタ１２の計数可能な
最大の値に強制的に設定する。これによって、以降の処
理では、設定値が真値よりも大きい場合となり、前述し
た動作に基づいてレジスタ値が真値に更新される。

【００２９】なお、前述の実施形態では、クロック信号
の安定を考えて、積分判定回数を４回としているが、こ
の回数は任意に設定可能である。また、カウンタ１２に
よって計数可能な最大値の設定もシステム構成に合わせ
て任意に設定可能であることは言うまでもない。

【００３０】

【発明の効果】以上説明したように、本発明では、複数
のクロック信号を使用する可能性のあるブロック、特
に、ゲートアレイ化される場合、使用想定クロック別に
個別設計を行うことを避けてカウンタ装置の共通化を図
ることができる。また、クロック周期を任意とすること
により、カウンタ装置のデコード不可能領域の発生を防
ぎ、同一形態の異速度クロック使用ブロックの共用化を
図ることにより、任意のクロック周期をもつ入力信号に
対しても、クロック周期が固定である場合と同様の安定
した動作を行うカウンタ装置を得ることができる。

【図面の簡単な説明】

【図１】本発明のカウンタ装置の要部構成を示す機能ブ
ロック図。

【図２】本発明のカウンタ装置の実際の構成例を示す
図。

【図３】図２におけるカウンタ装置の動作例を説明する
ための図。

【図４】最大値が固定である従来のカウンタ装置の動作
例を説明するための図。

【図５】従来のカウンタ装置を最大値を可変として用い
る場合の動作例を説明するための図。

【符号の説明】

１ カウンタ装置 ２ 計数部 ３ 計数値記憶部 ４ 計数値判別部 ５ 計数値更新部 ６ 計数値保持部 ７ 計数値判断部 ８ 計数値格納部 １０ カウンタ装置 １１ 同期検出部 １２ カウンタ １３ デコーダ １４ 最大値生成部

Claims (3)

【特許請求の範囲】
1. 【請求項１】所定の入力信号中に存在するクロック数
   を、当該入力信号の周期を示す周期信号と基準となる基
   準クロック信号とに基づいて計数するカウンタ装置であ
   って、 任意の時間間隔中における前記入力信号中に存在するク
   ロック数を計数する計数部と、 前記周期信号の立ち上がりまたは立ち下がりタイミング
   における前記計数部での計数値を記憶する計数値記憶部
   と、 前記計数部での計数値と前記計数値記憶部に記憶された
   値とが一致しているか否かを判別する計数値判別部と、 前記計数値判別部による判別の結果、前記計数部での計
   数値と前記計数値記憶部に記憶された値とが一致してい
   る場合、前記計数部における計数値を所定の値に更新す
   る計数値更新部と、 を備えることを特徴とするカウンタ装置。
2. 【請求項２】前記計数値記憶部は、 前記周期信号の立ち上がりまたは立ち下がりタイミング
   における前記計数部での計数値を一時保持する計数値保
   持部と、 前記計数値保持部に保持される計数値が所定数回同一値
   であるか否かを判断する計数値判断部と、 前記計数値判断部による判断の結果、所定数回同一であ
   ると判断された場合、当該計数値を記憶すべき計数値と
   して格納する計数値格納部と、 を備えることを特徴とする請求項１記載のカウンタ装
   置。
3. 【請求項３】前記計数値更新部によって前記計数部にお
   ける計数値を更新する値は、前記計数値記憶部に記憶さ
   れた計数値から１つ減算した値であることを特徴とする
   請求項１または２記載のカウンタ装置。