JPH10135850A - 誤り訂正符号を有する情報ビットの変換方法およびこの方法を実行する符号化器と復号化器 - Google Patents
誤り訂正符号を有する情報ビットの変換方法およびこの方法を実行する符号化器と復号化器Info
- Publication number
- JPH10135850A JPH10135850A JP9269133A JP26913397A JPH10135850A JP H10135850 A JPH10135850 A JP H10135850A JP 9269133 A JP9269133 A JP 9269133A JP 26913397 A JP26913397 A JP 26913397A JP H10135850 A JPH10135850 A JP H10135850A
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- binary
- decision
- decoding
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/45—Soft decoding, i.e. using symbol reliability information
- H03M13/458—Soft decoding, i.e. using symbol reliability information by updating bit probabilities or hard decisions in an iterative fashion for convergence to a final decoding result
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/296—Particular turbo code structure
- H03M13/2963—Turbo-block codes, i.e. turbo codes based on block codes, e.g. turbo decoding of product codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
る情報ビットの伝送プロセスを提供すること。 【解決手段】 伝送されるビットが、少なくとも2つの
組織ブロック符号の積に従って符号化される。各符号ワ
ード探索ステップ毎に、後続のステップに用いられるデ
ータ行列({R})と決定行列({D})を決定するた
め、反復復号化が適用される。各ステップ毎に、入力行
列の行または列を復号化することによって、新たな決定
行列が決定され、各反復毎に復号化の信頼性を高める訂
正項を考慮して、新たなデータ行列が決定される。符号
化及び復号化回路は、符号化ブロック当たりの伝送ビッ
ト数の選択を可能にするパンクチャリング技法によって
プログラム可能になるが、パンクチャリングを施される
ビットは、行列の各次元に従って均一に分散された位置
を備えることが望ましい。
Description
べき情報ビットから第1の2進行列を形成するステップ
と、基本組織ブロック符号(elementary systematic bl
ock codes)の積に相当する組織ブロック符号を適用す
ることによって、第1の2進行列を第2の2進行列に変
換するステップと、第2の2進行列から抽出されたビッ
トをチャネルに向けて送信するステップを実施し、受信
器が、前記チャネルによって受信した信号から、第2の
2進行列と同じサイズを備えており、その符号が第2の
2進行列におけるビットのそれぞれの初期推定値を表
し、その絶対値が、それぞれ、前記初期推定値に関連し
た信頼性の程度を示す、デジタル・サンプルから構成さ
れる入力行列を形成するステップと、それぞれ、積符号
に用いられる各基本ブロック符号に関する符号ワード探
索ステップから逐次構成される、いくつかの(mの)復
号化サイクルを含む入力行列の反復復号化を行うステッ
プを実施し、各符号ワード探索ステップ毎に、反復復号
化のための最初の探索ステップの前に、それぞれ、入力
行列と、その2進成分が入力行列のサンプルの符号に対
応する行列によって構成される、2進成分によるデータ
行列及び決定行列が受信され、後続の探索ステップのた
めに、その2進成分が第2の2進行列のビットの新たな
それぞれの推定値を表す、新たな決定行列が生成され、
そのサンプルの絶対値が、それぞれ、前記新たな推定値
に関連した信頼性の程度を示す、新たなデータ行列が生
成され、復号化情報ビットが、最後の符号ワード探索ス
テップ中に生成された決定行列から抽出され、各符号ワ
ード探索ステップに、受信したデータ行列を、それぞ
れ、基本符号の符号ワードに対応するデータ・ベクトル
に分割するステップと、相応じて、受信した決定行列を
決定ベクトルに分割するステップと、それぞれ、少なく
とも所定のデータ・ベクトル/決定ベクトル対に処理を
施すソフト決定による基本復号化のステップが含まれる
情報ビットの伝送プロセスに関するものである。
(音声、イメージ、データ等)のデジタル伝送の問題に
関して、情報源符号化とチャネル符号化とは、通常、弁
別される。情報源符号化は、伝送されるべき信号の2進
表現を形成する。それは、通常、伝送されるべき信号の
内容の関数として設計される。近年になって、良好な伝
送の質を保持したまま、デジタル・レートを低下させる
ために、情報源符号化の問題に対して多大の努力が費や
されるようになってきている。しかし、これらの新たな
情報源符号化技法は、伝送中の摂動からビットをより有
効に保護することが必要になる。さらに、高周波成分
(ノイズ要素、電力飽和)の物理的及び経済的制限、並
びに、伝送に許容される電力レベルに対する規制によっ
て、デジタル伝送システムのレンジが制限されることに
なる。
け、ブロック符号化の問題に関して、多大の労力が払わ
れてきた。このタイプのエラー訂正符号化は、情報源符
号化によって生じるkの情報ビットにn−kの冗長ビッ
トを加え、いくつかの伝送エラーを訂正するため、受信
時にこれらの冗長ビットを用いることにある。比R=k
/nは、効率として知られ、符号化利得Gは、所定の2
進エラー・レート(BER)を実現するために符号化を
伴わない場合と、伴う場合の、受信器に対する入力に必
要な情報ビット当たりエネルギEb間におけるデシベル
表示による比と定義される。一般的な目的は、(i)符
号化利得Gが、できるだけ高くなり(BER=10-5の
場合、G>5)、(ii)符号効率Rが、できるだけ高
くなり(R>0.6)、(iii)復号化の複雑さが、
できるだけ低くなるように、コーダ、及び、特にそれに
関連したデコーダを創り出すことにある。
情報が可変長時間にわたって記憶された状態に保たれる
メモリが含まれ、送信器及び受信器は、同じであって
も、なくてもかまわない、伝送の特殊ケースとみなすこ
とが可能である。従って、一般に、チャネル符号化及び
関連する復号化の概念が、伝送と同じように、情報の記
憶分野にも適用可能であることは明らかであり、従っ
て、訂正すべきエラーは、メモリにおける読み取りまた
は書き込み、メモリの内容の変更、あるいは、メモリに
おける読み取り及び書き込みを行うための装置との通信
(遠隔であろうとなかろうと)にも起因するものであ
る。
よって、エラー訂正符号の性能が向上する。特に、本発
明にとりわけ関連性の深い積符号技法を利用することに
よって、2つの単純なブロック符号(即ち、最短のハミ
ング距離dを備えた)から、その最短のハミング距離
が、用いられている基本符号のハミング距離の積に等し
い符号を得ることが可能になる(1970年9月の、I
EEE Trans.on Information
theory,Vol.IT−16,No.5、624
〜627ページにおける、S.M.Reddyによる
「On decoding iterated cod
es」を参照されたい)。
ロック符号が、C1によって指定され、パラメータ
(n2、k2、d2)を備えたブロック符号が、C2によっ
て指定される場合、C1とC2の積符号の適用は、行列内
におけるk1×k2の連続した情報ビットの順序づけ、及
び、符号C2による行列のk1行の符号化、さらに、符号
C1による結果生じた行のn2列の符号化において行わ
れる。積符号Pのパラメータは、従って、(n=n1×
n2;k=k1×k2;d=d1×d2)によって得られ
る。符号Pの効率Rは、R1×R2に等しい。事後最大尤
度(MLP)に基づく符号Pの復号化によって、最適性
能に達することが可能になる。従って、関係式G<10
log10(R,d)によって最大漸近的符号化利得の
近似が可能になる。
MLPによる復号化は、短いブロック符号の場合を除け
ば、一般に、あまりにも複雑である。
3,Geneva、1740〜1745ページの「Se
parable MAP filtes for th
e decoding of product and
concatenatedcodes」と題する論文
において、J.Lodge他は、データ行から抽出され
た行ベクトル及び列ベクトルが、ビットに関する対数尤
度比(LLR)を推定するBahlのアルゴリズム(1
974年3月のIEEE Trans. onInfo
rmation Theory,Vol.IT−20,
248〜287ページにおけるL.R.Bahl他によ
る「Optimal decoding of lin
ear codes for minimizing
symbol error rates」を参照された
い)を利用して復号化される、序文において簡単に述べ
たタイプの反復復号化アルゴリズムを提案している。B
ahlのアルゴリズムによれば、LLRによって表現さ
れるソフト決定が得られ、MLPに近い性能を実現する
ことが可能になる。しかし、いくつかの状態がn−kの
関数として指数関数的に増大する復号化トレリスが利用
される。結果として、Lodge他のアルゴリズムは、
例えば、ハミングの符号(16、11、3)のような短
い符号には適しているが、例えば、BCH符号(63、
51、5)のような効率の高い符号に実施する場合には
役に立たないことが立証されている。
ロセスが、欧州特許出願第0 654 910号に提示
されており、その内容については、本解説に組み込まれ
ている。
号から構成され、代数デコーダが利用可能な、全ての積
符号の復号化に利用することが可能である。このプロセ
スによって得られる性能は、ほぼ最適である(Pro
c.IEEE GLOBECOM’94 Confer
ence,Vol.1/3,Nov.−Dec.199
4,San Francisco,339〜343ペー
ジのR.Pyndiah他による「Near opti
mum decoding of product c
odes」を参照されたい)。実際のところ、それを利
用すると、問題となる積符号に関する理論上のシャノン
限界を超える2.5dBの領域におけるS/N比に関し
て、10-5に等しいBERを得ることができる(所定の
積符号に関して、4回反復して)。さらに、このプロセ
スは、Lodge他の提案した解決法に比べるとはるか
に単純で、はるかに信頼性が高い。従って、基本符号長
n1、n2が256までの極めて大きい積符号を復号化す
ることが可能である。
TC回路(1995年9月のProc.GRETSI’
95 Conference,Vol.2,981〜9
84ページのO.Raoul他による「Archite
cture and design of a tur
odecoder circuit for prod
uct codes」を参照されたい)と呼ばれる、序
文において述べたタイプの反復復号化を実施するのに適
した回路の創出を考慮すると、該回路の表面積は、いく
つかの基本デコーダを連結するのではなく、同じ基本デ
コーダを利用して、いくつかの反復を実施することによ
ってかなり縮小することができるのは明らかである。企
図されている用途に応じて、反復数は、基本デコーダの
複雑さの関数になる。基本デコーダの複雑さが低下する
ほど、反復数が増加し、従って、基本デコーダの複雑さ
を低下させる利点が増大する。
備えた、多様なサイズのデータ・ブロックの処理を可能
にするプログラマブルBTC回路を備えることが望まし
い。従って、さまざまな用途に同じBTC回路の利用を
企図することが可能であり、これにより、開発コストに
関してかなりの節約が可能になる。
て、プログラマブルBTC回路の利用を可能にする情報
ビットの伝送プロセスを提供することにある。
文において簡単に述べたタイプのプロセスにおいて、そ
れぞれ、第2の2進行列にYの決定位置を備えるYビッ
トからなる集合は、チャネルに向かって送信してはなら
ないこと、及び、受信器が、第2の2進行列のYの決定
位置に対応する入力行列の位置に、その絶対値が最高の
信頼性を表すサンプルを配置することが提案される。
よく用いられるパンクチャリング技法と同様の技法が利
用される。パンクチャリングによって、符号の効率が高
くなる。畳み込み符号の場合、その目的は、一般に、2
進符号、即ち、復号化トレリスが最も単純な符号を利用
しながら、1/2を超える符号化効率を実現することに
ある。一般に、パンクチャリングを施された畳み込み符
号は、同じ効率のパンクチャリングを施されていない符
号と同様の距離特性を備えている。
ック符号には適用されない。実際、最適な距離特性を備
えた、効率の高いブロック符号が多数存在する。従っ
て、パンクチャリングによって、畳み込み符号の場合と
同程度に評価される複雑さの利得が得られずに、距離特
性が劣化することが予測される。発明者は、積符号の場
合、上述のように適用されたパンクチャリングにソフト
決定反復復号化プロセスを組み合わせると、コーデック
の性能があまり劣化しないことを観測して驚いた。
ラメータとする。◎
i)である基本符号の数である(一般性を制限すること
なく、L=2のケースについて、以下で考察される)。
k及びnは、「第1」と「第2」の2進行列におけるそ
れぞれのビット数である。
ト数をn−k以下の任意の数n−k−Yに適応させるこ
とが可能であり、受信器の復号化回路は、パンクチャリ
ングを施されるビットの数Yがいくらであろうと同じで
ある。
各次元に従ってほぼ均一に分散し、反復復号化プロセス
の性能を最適に利用できるようにすることが望ましい。
この点に関して留意すべきは、1つ以上の符号にパンク
チャリングを施して、基本ブロックにすると、Yの値の
選択の幅が狭くなるので、とりわけ、いくつかの基本符
号化においてBER利得が生じないという結果になるの
で、利点が弱まるという点である。
メータ(n´、k´、d´)は、最終的に、n´=n−
Y、k´=k、及び、d´=dになる。その効率R´
は、R´=k/(n−Y)≧k/nになる。
は、情報ビット以外に、第1の2進行列の各次元に従っ
てほぼ均一に分散され、組織符号化の後、前記Yの指定
位置とは別個の、前記第2の2進行列のXの指定位置に
配置され、チャネルに向かって送信されない、事前に受
信器に分かっている値を備えたXビットからなる集合か
ら構成され、受信器が、第2の2進行列の前記Xの指定
位置に対応する入力行列の位置に、その符号がそれぞ
れ、前記集合のビットの事前に分かっている値に対応
し、その絶対値が最高の信頼性を表すサンプルを配置す
る。
すべきブロック当たりの情報ビット数、及び、全符号化
効率をプログラムすることが可能である。短縮され、パ
ンクチャリングが施された積符号のパラメータ(n″、
k″、d″)は、最終的に、n″=n−X−Y、k″=
k−X、及び、d″=dになる。その効率R″は、R″
=(k−X)/(n−X−Y)になる。
するためのソフト決定基本復号化は、特に、EP−A−
0 654 910に記載のタイプとすることが可能で
ある。従って、それは、データ・ベクトル成分の信頼性
が最も低いいくつかの(pの)指標を決定するステップ
と、前記pの指標及び決定ベクトルから復号化すべきい
くつかの(qの)2進ワードを構成するステップと、決
定ベクトル、及び、復号化すべきqの2進ワードの代数
的復号化に基づいて、q´の符号ワードを得るステップ
と、得られたq´の符号ワードから、データ・ベクトル
に関するユークリッド距離が最も短い符号ワードを選択
するステップと、その各成分Wjが、選択された符号ワ
ードとは異なるj番目の成分を備えたオプションのコン
カレント・ワードを決定し、コンカレント・ワードが決
定されると、Md及びMcが、それぞれ、選択された符号
ワード及びコンカレント・ワードの、データ・ベクトル
に関連したユークリッド距離を表し、Cj d及びR´
jが、それぞれ、選択された符号ワード及びデータ・ベ
クトルのj番目の成分を表すことになる公式、即ち、◎
ベクトルを計算するステップと、前記選択された符号ワ
ードに等しいとみなされる新たな決定ベクトルを得るス
テップと、訂正ベクトルに第1の信頼係数を掛けた値
を、入力行列から抽出した対応する入力ベクトルに加算
するするステップから構成される。
計算ステップにおいて、選択された符号ワードのj番目
の成分に関するオプションのコンカレント・ワードの決
定には、選択された符号ワードのj番目の成分と、選択
された符号ワードを除く、得られたq´の符号ワードの
中から、データ・ベクトルに関して最短のユークリッド
距離を有する候補符号ワードのj番目の成分との比較が
含まれており、前記候補符号ワードのj番目の成分が、
選択された符号ワードのj番目の成分と異なる場合に
は、前記候補符号ワードがコンカレント・ワードとみな
され、異ならない場合には、コンカレント・ワードが決
まらない。
ットから第1の2進行列を形成するための手段と、基本
組織ブロック符号の積に相当する組織ブロック符号を用
いて、第1の2進行列を第2の2進行列に変換するよう
に命令されている基本符号化手段と、第2の2進行列か
ら抽出されたビットをチャネルに向けて送信するための
手段から構成され、さらに、チャネルに向かって送信さ
れる第2の2進行列のビット数をプログラムするために
供給される数Yから、第2の2進行列におけるYの位置
を決定するために、プログラミング手段が含まれてお
り、前記Yの位置に配置される第2の2進行列のビット
が、チャネルに向かって送信されないようになってい
る、プログラマブル冗長コーダに関するものである。
って受信した信号から、その符号が、基本組織ブロック
符号の積に相当する組織ブロック符号を用いて、冗長コ
ーダによって形成される2進行列のビットのそれぞれの
初期推定値を表し、その絶対値が、それぞれ、前記初期
推定値に関連した信頼性の程度を示す、デジタル・サン
プルから構成される入力行列を形成するための手段と、
それぞれ、積符号に用いられる各基本ブロック符号に関
する符号ワード探索ステップから逐次構成される、逐次
復号化サイクルに従って入力行列の復号化を行うように
命令されている反復復号化手段から構成され、各符号ワ
ード探索ステップ毎に、復号化手段が、最初の探索ステ
ップの前に、それぞれ、入力行列と、その2進成分が入
力行列のサンプルの符号に対応する行列によって構成さ
れる、2進成分によるデータ行列及び決定行列を受信
し、後続の探索ステップのために、その2進成分が第2
の2進行列のビットの新たなそれぞれの推定値を表す、
新たな決定行列が生成され、そのサンプルの絶対値が、
それぞれ、前記新たな推定値に関連した信頼性の程度を
示す、新たなデータ行列が生成され、復号化情報ビット
が、最後の符号ワード探索ステップ中に生成された決定
行列から抽出されるようになっており、各符号ワード探
索ステップに、受信したデータ行列を、それぞれ、基本
符号の符号ワードに対応するデータ・ベクトルに分割す
るステップと、相応じて、受信した決定行列を決定ベク
トルに分割するステップと、それぞれ、少なくとも所定
のデータ・ベクトル/決定ベクトル対に処理を施すソフ
ト決定による基本復号化のステップが含まれており、さ
らに、受信した信号から得られる入力行列のサンプル数
をプログラムするために供給される数Yから、入力行列
におけるYの位置を決定するためのプログラミング手段
と、前記Yの位置にその絶対値が最低の信頼性を表すデ
ジタル・サンプルを配置するように設計された、入力行
列を形成するための手段が含まれている、プログラマブ
ル・エラー訂正デコーダに関するものである。
属の図面と併せて読むべき、非制限的実施形態に関する
以下の説明から明らかになるであろう。
910に記載の積符号に関する反復復号化プロセス
の、良好な性能/複雑さの妥協点をもたらす、有利な改
変案を開発した。以下では、本発明による積符号の構造
に関するより詳細な説明の前に、図1〜5に関連してこ
の改変案の説明を行うことにする。一方では、前記改変
案は、任意のタイプの積符号の反復復号化に適用可能で
あり、他方では、本発明による伝送プロセスは、例え
ば、EP−A−0 654 910や、あるいは、前述
のJ.Lodge他による論文にも記載されているよう
な他の反復復号化方法に適合することが可能であること
が分かる。
報ビットajが、送信器10のチャネル・コーダに対す
る入力にアドレス指定された信号X(t)に含まれる。
◎
コーダ11によって形成される。情報源コーダ11によ
って、普通、ajsは、独立したビットとなり、等しい
確率で0か1の値をとることになる。h(t)は、2つ
の連続したビットを分離する時間間隔である継続時間ゲ
ートTを表している。チャネル・コーダ12は、ブロッ
ク符号化を用いて、信号Y(t)を発生する。◎
号化ビットを分離する時間間隔である(T´<T)。変
調器13は、シーケンスY(t)を伝搬チャネルに適合
する信号シーケンスに変換する。無線チャネルに関連し
た2状態移相打鍵の場合、送り出される信号例は、下記
によって示される。◎
j−1である。受信器15のアンテナで受信された信号
は、係数αだけ減衰する。復調器16は、各ビット毎
に、下記のように表すことが可能な確率比を導き出す。 Rj=ej+Bj ここで、サンプルBjは、伝搬チャネルによって導入さ
れるノイズ・サンプルであり、ビットcjとは無関係で
あり、互いに相関せず、平均が0で、標準偏差σは、S
/N比によって決まる。従って、復調器16の出力にお
ける信号は、下記に等しい。◎
を最小限に抑えるため、送信に用いられるチャネル符号
化を利用して、送信されるビットに関連した決定を行
う。その出力は、下記によって示される。◎
情報源デコーダ18は、次に、チャネル・デコーダ17
によって供給されるビットからアナログ信号S(t)を
再構成する。
2及びチャネル・デコーダ17に属する。従って、云う
までもなく、さまざまなタイプの情報源符号化/復号
化、変調/復調、及び、伝搬チャネルに適合する。とり
わけ、本発明は、デジタル・テレビジョンに関連して適
用することが可能である。コーダ11及びデコーダ18
は、例えば、MPEG(動画像圧縮方式の標準化作業グ
ループ)規格に基づいて作製することが可能であり、変
調器13及び復調器16は、用いられている伝搬チャネ
ル(無線、電線等)に適合する。もう1つの応用例は、
ファクシミリ伝送である。
符号は、基本組織符号から得られる積符号である。後述
の実施形態の場合、それは、それぞれ、パラメータ(n
1、k1、d1)及び(n2、k2、d2)を備えた2つの線
形ブロック符号C1、C2の積である。
符号化手順が示されている。情報源コーダ11から逐次
受信するビットajは、まず第1に、k1行及びk2列か
らなる行列{a}に従って、k1×k2ビットのグループ
によって保持される(ステップ21)。次に、ブロック
符号C2が、行列{a}のk1行に適用され、これによっ
て、k1行とn2列からなる行列{b}が得られる(ステ
ップ22)。符号C2は、組織的であるので、行列
{b}のn2列のk2は、行列{a}の、例えば、最初の
k2列と同じである。次に(ステップ23)、ブロック
符号C1が、行列{b}のn2列のそれぞれに適用され、
これによって、n1行とn2列からなる行列{c}が得ら
れるが、そのcj成分は、信号Y(t)の形で変調器1
3に逐次伝送されるビットである(ステップ24)。符
号C1は、組織的であるので、行列{c}のn1行のk1
は、行列{b}の、例えば、最初のk1行と同じであ
る。従って、行列{c}のk1行とk2列の上方左側部分
は、行列{a}と同じであり、行列{c}の他の成分
は、冗長ビットである。行列{c}の全ての列が、符号
C1の符号ワードである。同様に、基本符号が線形であ
れば、行列{c}の全ての行が、符号C2の符号ワード
である。
順を適用するが、その概要フローチャートが、図3に示
されている。チャネル・コーダ12によって形成された
符号化ブロックの送信に相応じた、復調器16から受信
する信号R(t)のn1×n2のサンプルRj1,j2(1≦
j1≦n1,1≦j2≦n2)からなるブロックの受信後、
これらのサンプルは、n1行及びn2列からなる入力行列
{R}に保持される(ステップ39)。
の復号化は、計数変数iを0に初期設定し、その成分が
当初入力行列{R}の成分と同じである、n1行及びn2
列からなるデータ行列{R´}を形成し、その成分が、
2進数(−1または+1)であり、当初、それぞれ、入
力行列{R}の対応する成分の符号、即ち、Dj1、j2=
sgn(Rj1,j2)=″1を表す、n1行及びn2列から
なる決定行列{D}を形成することによって初期化され
る(ステップ31)。
の(mの)復号化サイクルが含まれている。各復号化サ
イクルには、逐次、データ行列の列内において符号C1
のワードを探索するステップ32、データ行列の行内に
おいて符号C2のワードを探索するステップ33が含ま
れる。
決定行列{D}及びデータ行列{R´}の成分の新たな
値が計算され、後続の探索ステップに用いられる。各探
索ステップ32または33は、この行列の成分R´
j1,j2におけるノイズ・サンプルBj1,j2の生起を低減す
るため、データ行列{R´}に施されるフィルタリング
とみなすことが可能である。
役割を交換すると、ほぼ同じになる。探索ステップ32
の初期化時には、計数変数が、1単位だけインクリメン
トされ、列指標j2は、1に初期設定される。行列{R
´}のj2番目の列に対応するデータ・ワードの復号化
が、符号C1に基づいて実施され(ステップ37)、こ
れによって、行列{D}及び{R´}の成分Dj,j2及び
R´j,j2の新たな値が得られる(1≦j≦n1)。復号
化ステップ37に後続して、列指標j2と列n2の数との
比較38が行われる。j2がn2未満のままであれば、指
標j2が1単位だけインクリメントされ(ステップ3
9)、復号化ステップ37が繰り返される。j2がn2に
等しくなると、全て列の処理が済んだことになり、進行
中の復号化サイクルの他の符号ワード探索ステップ33
が開始される。探索ステップ33の初期化時には、計数
変数が、1単位だけインクリメントされ、行指標j
1は、1に初期設定される。行列{R´}のj1番目の列
に対応するデータ・ワードの復号化が、符号C2に基づ
いて実施され(ステップ42)、これによって、行列
{D}及び{R´}の成分Dj1,j及びR´j1,jの新たな
値が得られる。復号化ステップ42に後続して、符号C
1の行指標j1とパラメータn1の比較43が行われる。
j1がn1未満のままであれば、指標j1が1単位だけイ
ンクリメントされ(ステップ44)、復号化ステップ4
2が繰り返される。j1がn1に等しくなると、符号ワー
ド探索ステップ33が終了し、計数変数iが2mと比較
される(テスト45)。iが2m未満のままであれば、
探索ステップ32に再入し、後続の復号化サイクルを開
始する。iが2mに等しくなると、mの復号化サイクル
が実施されたことになり、k1×k2の復号化情報ビット
◎
決定行列{D}から抽出される。図2に関連して上述の
やり方で組織符号C1、C2を適用すると、◎
単に回復することができる。即ち、◎
うに簡単に変換することが可能である。
行列の列に対応するデータ・ワードの復号化のステップ
37が、図4のフローチャートに詳細に示されている。
このステップ37において、長さn1のデータ・ベクト
ル[R´]及び決定ベクトル[D]に処理を施して、そ
れぞれ、データ行列{R´}及び決定行列{D}の細分
化部、即ち、R´j=R´j,j2及びDj=Dj,j2(1≦j
≦n1)が構成される。最初に(ステップ51)、ベク
トル[R´]の最も信頼性の低いpの成分、即ち、2進
決定しきい値(ゼロ)に最も近い[R´]の成分にマー
クが付けられる。これら最も信頼性の低いpの成分に対
応する指標が、r1、r2、...、rpで表され、一
例として、下記のようになる。◎
のqの2進テスト・シーケンスが構成され、さらに、q
のテスト・シーケンスのそれぞれと決定ベクトル[D]
を組み合わせて、長さn1の復号化すべきqの2進ワー
ド[U1]、...、[Uq]が構成される(ステップ5
2)。各ワード[Us]は、pの指標r1、...、r
pに対応する成分以外のその全ての成分が決定ベクトル
[D]の対応する成分に等しくなるように構成される。 Uj s=Dj(j≠r1、...、rpの場合) それは、一般に、ベクトル[D]の対応する成分とは異
なる1つまたは2つの成分だけしか備えないワード「U
s」を考慮すると、十分である。q=p(p+1)/2
の場合、これら全てのワードが考慮される。例えば、p
=6で、q=21の場合、シーケンス[Ts]及び
[Us](1≦s≦q)は、下記のようにして構成する
ことが可能である。 * p=6の最初のテスト・シーケンス[Ts]は、位
置rsに+1に等しいビットを備え、他の位置に−1に
等しいビットを備える。即ち、Trs s=+1及びTj s=
−1(1≦s≦6及びj≠rsの場合)である。◎
的OR演算を表す。◎
[D]及びqのワード[Us]の代数的復号化が実施さ
れる。この代数的復号化に関して、BCH符号の場合に
は、例えば、ブロック符号化の分野において周知のBe
rlekampデコーダが用いられる(1968年、ニ
ューヨークのマグローヒル社から出版されたE.R.B
erlekampによる「Algebric Codi
ng Theory」を参照されたい)。q+1の基本
復号化によって、符号C1のq´の符号ワード
[C1]、...、[Cq]が得られる。一般的な場合、
一方では、所定の符号ワードが、復号化結果に数回にわ
たって現れることもあり、他方では、信号がかなり歪ん
でいると、代数デコーダが所定の符号ワードを見つける
ことができないこともあるので、q´≦q+1になる。
従って、代数的復号化の結果として得られるワードをチ
ェックして、符号C1のワードを構成するか否かを判定
しなければならない。このチェックは、符号C1に関す
るパリティ検査行列によって得られた各ワードの乗算を
行い、乗算結果がゼロでない場合、そのワードを消去す
ることによって、簡単に実施することが可能である。し
かし、符号C1が完全な場合(即ち、とりわけ、ハミン
グ符号の場合に当てはまることであるが、n1ビットの
どのワードも、可能性のある全ての符号ワードからの間
隔が(d1−1)/2を超えない場合)、代数デコーダ
からの結果をチェックするステップは、無駄である。
ータ・ベクトル[R´]に関して最短のユークリッド距
離Md=‖[Cd]−[R´]‖2を示すもの[Cd]が選
択される(ステップ54)。このワード[Cd]は、次
の決定ベクトルを構成する。さらに、ワード[Cd]を
除くqの符号ワードの中から、候補符号ワード[Cc]
として、データ・ベクトル[R´]からのユークリッド
距離Mc=‖[Cc]−[R´]‖2が最短のものが選択
される。この候補ワードは、ワード[Cd]の個々のビ
ットに関連した信頼度の計算のためのコンカレント・ワ
ードとして利用することが可能な唯一のワードになる。
n1)の成分Wjを計算するためのループが実施され
る。このループの開始時に(ステップ55)、成分指標
jが1に初期設定される。このループの各反復毎に、テ
スト・ステップ56を実施して、候補ワード[Cc]の
j番目の成分が、選択された符号ワード[Cd]のj番
目の成分と異なるか否かの判定が行われる(Cj c≠
Cj d)。異なる場合、候補符号ワード[Cc]は、j番
目の成分に関するコンカレント・ワードになる。次に、
ステップ58で、下記の公式に従って成分Wjの計算が
行われる。◎
あり、従って、|Mc−Md|=Mc−Mdになることが分
かる。テスト・ステップ56によって、Cj c=Cj dにな
ることが明らかになると、即ち、コンカレント・ワード
を決定することができなければ、ステップ59におい
て、下記公式に基づいて成分Wjの計算が行われる。◎
Wjの計算後、成分指標jがベクトル[R´]の長さn
1と比較される(ステップ60)。jがn1未満のままで
あれば、指標jは1単位だけインクリメントされ(ステ
ップ61)、後続の反復プロセスが、テスト56から始
めて、実施される。
し、復号化ステップ37が、データ・ベクトル[R´]
及び決定ベクトル[D]の更新62によって終了する。
新たなベクトル[R´]は、入力ベクトル[R](その
各成分Rjが入力行列{R}から抽出される、即ち、Rj
=Rj,j2)と、訂正ベクトル[W]に別の信頼係数α1
を掛けた値との和に等しいとみなされる。即ち、[R
´]=[R]+α1[W]である。新たな決定ベクトル
[D]は、ステップ54において選択された符号ワード
[Cd]に等しいとみなされる。
適合する場合に用いられる公式(2)が、次のように置
き換えられる。◎
Wjが得られる。コンカレント・ワードが識別されなけ
れば、信頼係数を利用する他の公式を利用することも可
能である。
の復号化ステップ42は、符号C1を符号C2に置き換
え、長さn1を長さn2に置き換え、行列{R´}、
{D}、{R}を列ベクトル[R´]、[D]、[R]
に分割せず、行ベクトルに分割すれば、図4に関連して
上で詳述のステップ37と同様である。
ートに示す計数変数iに対応する指標が割り当てられ
る。実際、該係数αi及びβiは、探索ステップ32、3
3の一方ともう一方の間で変化する可能性がある。αi
及びβiの値は、符号ワード探索ステップ32、33の
進行につれて増大し、復号化の信頼性の向上を反映する
のが望ましい。
図5には、2つの同じ基本符号BCH(64、57、
4)の積の場合に、シミュレーションによって得られる
S/N比EB/n0の関数としての曲線BERが示され
ている。この場合、行及び列の復号化(ステップ37、
42)に用いられる基本デコーダは、復号化がEP−A
−0 694 910に解説の最適バージョンに従う場
合、約43000の論理ゲートを必要とする。これら4
3000のゲートの中から、25000のゲート、即
ち、回路の59%が、訂正ベクトル[W]の計算に用い
られる。図4に示す基本復号化の場合、[W]の計算に
用いられるゲート数を10で割る。従って、基本デコー
ダは、43000ではなく約20500のゲートによっ
て実施される。図5の結果は、直角移相打鍵(QPS
K)及び加法性のガウス性ホワイト・ノイズ・チャネル
によって変調された場合に得られたものであり、データ
は4ビットで定量化されている。データ・ベクトル[R
´]のp=4の再弱成分から構成されるq=16のテス
ト・シーケンスに関して、m=4の復号化サイクルが適
用された。2m=8の符号ワード探索ステップ中、係数
αiの連続した値は、0.4,0.4、0.5、0.
5、0.6、0.6、0.65、0.65であり、係数
βiは、一定のままであった。即ち、βi=7である。曲
線IIには、EP−A−0 694 910に従って、
最適バージョンの復号化プロセスを適用することによっ
て得られる結果が示されている。比較のため、曲線Iに
は、チャネル符号化がない場合に観測される性能が示さ
れている。基本復号化の単純化によって生じる性能の劣
化が、10-5のBERの場合、0.15dB未満に留ま
るのは明白である。回路の複雑さに関連して、50%の
利得と比較考量すると、この劣化はわずかなものであ
る。同じ基本回路を利用して、より多くの回数にわたる
反復の実施を企図することが可能であるが、こうした場
合、回路全体の複雑さをさらに低減することが必要にな
る。
る特定の場合に、上述のようなアルゴリズムに従って積
符号の復号化を実施するのに適したBTC回路17のア
ーキテクチャが示されている。図4による基本復号化ス
テップは、それぞれ、BTC回路の制御プロセッサ66
による制御を受ける、専用の演算及び論理回路65によ
って実行される(いくつかの回路65を利用して、いく
つかの基本復号化を並列に実施することも可能であ
る)。RAMメモリ67は、行列{R}、{R´}、及
び、{D}のサンプルの記憶に用いられる。
ートによる復号化を監視する。信号R(t)のサンプル
を受信すると、プロセッサ66は、入力行列{R}を形
成して(ステップ30)、適合するアドレスに記憶し、
行列{R´}及び{D}を作成して(ステップ31)、
適合するアドレスに記憶するため、メモリ67に対する
書き込みの順序付けを行う。各基本復号化37または4
2において、プロセッサは、ベクトル[R´]、
[D]、及び、[R]に関する適合するサンプルを基本
デコーダ65に供給するため、メモリ67からの読み取
り操作の順序付けを行い、次に、これらのベクトル[R
´]及び[D]に関する新たな値を記録するため、書き
込み操作の順序付けを行う。mサイクルの最後に、プロ
セッサ66は、ステップ45を実行し、デコーダ17の
出力信号z(t)を送り出すため、メモリ67の適合す
るアドレス(行列{D})における読み取り操作の順序
付けを行う。
C回路17を利用しながら、さまざまな積符号パラメー
タを変更することが可能である。即ち、必要なことは、
プロセッサ66のステップ30における入力行列{R}
の形成に関連したプログラムの部分に、また、オプショ
ンにより、ステップ46における情報ビットの抽出に関
連した部分に適合するパラメータが供給されることだけ
である。
符号が同じである特定の場合におけるブロック図が示さ
れているコーダ12に関しても行われる。従来の演算回
路68は、伝送すべきビット行列の行及び列の逐次基本
符号化に利用される(図2のステップ22及び23)。
基本コーダ68は、コーダの制御プロセッサ69によっ
て制御される。RAMメモリ70は、行列{c}のサン
プルを記憶するために利用される。
受信すると(k=k1.k2のとき、u=1、
2、...、k−Xに関して、ここではauと表示され
る)、プロセッサ69は、組織符号化のため、行列
{c}の部分行列である、k1行及びk2列からなる行列
{a}を形成するため、メモリ70における書き込み操
作の順序付けを行う(ステップ21)。各基本符号化毎
に、プロセッサ69は、コーダ68に符号化すべき行ま
たは列の適合するサンプルを供給するために、メモリ7
0における読み取り操作の順序付けを行い、得られた冗
長ビットの値を記憶するために、書き込み操作の順序付
けを行う。n1+n2の基本符号化後、最終行列{c}の
ビットがメモリ70で得られるようになり、プロセッサ
69は、変調器に信号Y(t)を供給するため、このメ
モリの適合するアドレスにおける読み取り操作の順序付
けを行う。信号Y(t)の2進サンプルは、n=n1.
n2のとき、v=1、2、...、n−X−Yに関し
て、ここではcvと表示される。
って、積符号に対する短縮技法及び/またはパンクチャ
リング技法の適用が可能になる。
適用される行列{a}のビット数kと符号化すべきブロ
ック当たりのビットauの数k−Xとの差を表した数X
をコーダ及びデコーダに供給することである。コーダ
は、この数Xから、各ブロックの処理時には行列{c}
の対応する位置に配置され、伝送されるビットcvから
は排除されることになる、決定された値のビット(例え
ば、0)に関して、行列{a}内におけるXの位置を決
定する。コーダは、また、各ブロックのビットauが、
行列{a}の他の位置に記憶されることになる順序も決
定する。
デコーダのプロセッサ69、66は、例えば、図8にそ
のフローチャートが示されている手順のような、既定の
手順を適用する。この例の場合、k1行及びk2列からな
る行列{h}は、hi,jによって既知ビットの位置i、
jを指定する。当初、指標i,j及びnxである、行列
{h}の全ての成分は0である(ステップ80)。指標
nxは、ステップ81においてXと比較され、nx<X
の場合、指標i及びjは、ステップ82において、それ
ぞれ、k1及びk2を法として、1ずつインクリメントさ
れる(本書で用いられる表記法の場合、インクリメント
が、図8のブロック82に示す公式に従って実施される
ように、指標i及びjは、それぞれ、1とk1の間、及
び、1とk2の間に含まれる)。ステップ82の後、h
i,j≠0の場合(テスト83)、テスト83の反復前
に、列指標jは、ステップ84においてk2を法として
1だけインクリメントされる。テスト83によって、h
i,j=0であることが分かると、ステップ85におい
て、この成分hi,jに値1が割り当てられ、比較81ス
テップに戻る前に、指標nxが1だけインクリメントさ
れる。比較ステップ81によってnx=Xであることが
分かると、全ての位置が割り当てられる。
における既知ビットの位置の均一な分散が可能になる。
Xがk1及びk2の倍数である場合、均一性は完全であ
る。即ち、全ての行が、全ての列と同じ数のhi,j=1
の位置を備えることになる。そうでない場合、均一性か
らの偏差が最小限に抑えられる。図9には、k1=k2=
10で、X=30の(空のボックスはhi,j=0に対応
する)特定の場合における行列{h}の1つの形式が示
されている。
後、プロセッサ69、66は、それぞれ、符号化すべき
各ブロックの連続したビットauが記憶されることにな
る、行列{a}の位置に関する行指標及び列指標をそれ
ぞれ与える、2つのテーブルx(u)、y(u)(1≦
u≦k−X)を計算する。これらのテーブルは、ステッ
プ86において、特定の順序で、例えば、1行ずつ(i
=1、2...、k1)、そして、各行毎に、列指標の
昇順に(j=1、2、...、k2)、hi,j≠1といっ
た行列{a}の位置i、jを割り当てることによって得
られる。
グラミング時に1回実施されるので、テーブルx(u)
及びy(u)と行列{h}は、メモリに保持されてい
る。ビットauの各ブロック毎に、コーダ12のプロセ
ッサ69は、ステップ21において下記に従って行列
{a}を作成する。 ai,j=0 (hi,j=1の場合) ax(u),y(u)=au (1≦u≦k−X)
コーダ12には、hi,j=1のようなビットci,jは含ま
れない(ステップ24)。ステップ30における行列
{R}の作成において、デコーダ17のプロセッサ66
は、これらの位置に、その符号がビットai,jの既知の
値に相当し(例えば、ai,j=0の場合の−1)、その
絶対値Mが最高の信頼性(一般に、デコーダの定量化値
の最大値)を表すサンプルRi,jを配置する。
5)、プロセッサ66は、◎
グは、積符号(符号の短縮が実施されない場合、X=
0)を適用することによって生じる行列{c}の未知の
ビット数n−Xと各情報ブロック毎にコーダによって送
り出されるビット数n−X−Yの差を表した数Yをコー
ダ及びデコーダに供給することである。コーダは、この
数Y化ら、伝送されるビットcvから排除されることに
なるビットに関して、行列{c}におけるYの位置を決
定する。
デコーダのプロセッサ69、66は、図8における手順
と同様の、そのフローチャートが図10に示されている
手順のような、既定の手順を適用する。この例の場合、
行列{h}の次元は、n1行及びn2列に拡張され、パン
クチャリングを施されるビットのYの位置i、jは、h
i ,j=2によって指定される。当初、X≠0で、指標
i、j、及び、nyの場合に、図8の手順によって1に
設定される成分を除き、行列{h}の全ての成分は0で
ある(ステップ100)。指標nyは、ステップ101
においてYと比較され、ny<Yの場合、指標i及びj
は、ステップ102において、それぞれ、n1及びn2を
法として1ずつインクリメントされる(本書で用いられ
る表記法の場合、指標i及びjは、それぞれ、インクリ
メントが図10のブロック102に示す公式に従って実
施されるように、1とn1の間、及び、1とn2の間で構
成される)。ステップ102の後、hi,j≠0の場合
(テスト103)、テスト103の反復前に、列指標j
は、ステップ104においてn2を法として1だけイン
クリメントされる。テスト103によって、hi,j=0
であることが分かると、ステップ105において、この
成分hi,jに値2が割り当てられ、比較101ステップ
に戻る前に、指標nxが1だけインクリメントされる。
比較ステップ101によってny=Yであることが分か
ると、全ての位置が割り当てられる。
におけるパンクチャリングを施されたビットのYの位置
の均一な分散が可能になる。短縮がなければ、Yがn1
及びn2の倍数である場合、均一性は完全である。そう
でないならば、均一性からの偏差が最小限に抑えられ
る。図11には、n1=n2=12で、Y=24(空のボ
ックスはhi,j=0に対応する)の場合における行列
{h}の1つの形式が示されている。
れると(X≠0、Y≠0)、行列{c}の行及び列にお
けるYの位置の均一性は、Yがn1の倍数であれば、正
方行列(k1=k2及びn1=n2)の場合に完全である。
そうでないらば、均一性の偏差は、極めてわずかなまま
である。図12には、k1=k2=10、n1=n2=1
2、X=30、及び、Y=24の場合における行列
{h}の1つの形式が示されている。図12の空のボッ
クスに配置されるn−X−Y−90のビットci,jだけ
が、コーダによって送り出される。
ば、行毎に特定の順序で実施され、従って、ステップ2
4は、コーダに関して、下記を実施することになる。 cv=cx´(v),y´(v) 1≦v≦n−X−Yの場合 行及び列指標x´(v),y´(v)は、ステップ10
6におけるコーダ及びデコーダのプログラミングの際に
決定され、記憶される(図10)。相応じて、デコーダ
17のプロセッサ66は、ステップ30において、行列
{R}の適合する位置に受信信号ブロックのn−X−Y
のサンプルRvを配置する。 Rx´(v),y´(v)=Rv 1≦v≦n−X−Yの場合 他の位置には、プロセッサ66は、 Ri,j=−M (前述のようにhi,j=1であれば) Ri,j=±ε (hi,j=2であれば) を配置する。
(一般に、デコーダの定量化値の最低値)を表してい
る。
の推定値Di,jは、極めて低いままである。パンクチャ
リングを施されたビット(hi,j=2)に関連した推定
値から分かるように、その信頼性は、基本復号化の進行
につれて増すことになる。
4)の積、及び、直角移相打鍵(QPSK)による変調
の場合に、本発明による積符号に適用される短縮及びパ
ンクチャリング技法の性能が、それぞれ、図13及び1
4に示されている。積符号のパラメータは、従って、 ・k=676 ・n=1024 ・d=16 ・初期効率 0.660 である。
ネル符号化が行われない場合のS/N比Eb/N0の関
数としての2進エラー・レート(BER)の進展を示
し、積符号に関する曲線IVは、短縮またはパンクチャ
リング(X=Y=0)が行われず、反復復号化がm=4
サイクルで行われる場合に適用される。
当する、即ち、符号化すべき各ブロックが、k−X=3
64情報ビットから構成され、符号化効率が(k−X)
/(n−X)=0.511であり、従って、理論上のシ
ャノン限界は、0.04dBである。曲線V.1〜V.
4は、それぞれ、m=1、m=2、m=3、及び、m=
4の復号化サイクル後に得られた性能を示している。4
サイクル後の曲線の勾配は、ブロック毎にk情報ビット
が伝送される場合(曲線IV)に対してほぼ変化のない
ことが分かる。4サイクル後にBER=10-5を得るの
に必要なS/N比は、2.91dBに等しく、これは、
シャノン限界を約2.0dB超える値に相当する。この
解決法によって、理論上のシャノン限界に対してコーデ
ックの性能をあまり劣化させることなく、k1以下の任
意のサイズのデータ・ブロックを伝送可能なBTC回路
が利用可能になる。
=104になるようにプログラムされた場合に相当す
る、即ち、各符号化ブロックが、348ビットではな
く、n−k−Y冗長ビットから構成され、符号化効率が
k/(n−Y)=0.735であり、従って、理論上の
シャノン限界は、0.81dBである。曲線V.1〜
V.4は、それぞれ、パンクチャリングを施されたビッ
トが、組織積符号によって加えられた冗長ビットから選
択される場合の、m=1、m=2、m=3、及び、m=
4の復号化サイクル後に得られた性能を示している。4
サイクル後の曲線の勾配は、行列のnビットが伝送され
る場合(曲線IV)に対してほぼ変化のないことが分か
る。4サイクル後にBER=10-5を得るのに必要なS
/N比は、3.71dBに等しく、これは、シャノン限
界を約2.9dB超える値に相当する。この解決法によ
って、理論上のシャノン限界に対してコーデックの性能
をあまり劣化させることなく、n−k以下の任意の数の
冗長ビットを用いることが可能なBTC回路が利用可能
になる。
ジタル伝送連鎖のブロック図である。
概要フローチャートである。
細を示すフローチャートである。
ラフである。
ル符号化回路のそれぞれのブロック図である。
ル符号化回路のそれぞれのブロック図である。
手順のフローチャートである。
る。
可能な割り当て手順のフローチャートである。
ある。
ある。
施された積符号に適用される反復復号化の性能を示すグ
ラフである。
施された積符号に適用される反復復号化の性能を示すグ
ラフである。
Claims (13)
- 【請求項1】 送信器(10)が、 送信されるべき情報ビット(au)から第1の2進行列
({a})を形成するステップと、 基本組織ブロック符号(c1、c2)の積に対応する組織
ブロック符号を適用することによって、第1の2進行列
を第2の2進行列({c})に変換するステップと、 第2の2進行列から抽出されたビット(cv)をチャネ
ルに向けて送信するステップとを実施し、 受信器(15)が、 前記チャネルによって受信された信号(R(t))か
ら、第2の2進行列と同じサイズであり、かつ、デジタ
ル・サンプルから構成される入力行列({R})を形成
するステップと、 m個の復号化サイクルを具備する入力行列の反復復号化
を行うステップとを実施し、 前記デジタルサンプルの符号がそれぞれ第2の2進行列
におけるビットの初期評価を示し、前記デジタルサンプ
ルの絶対値がそれぞれ前記初期評価に関連した信頼性の
程度を示し、各復号化サイクルは、積符号で用いられる
各基本ブロック符号に関する符号ワード探索ステップ
(32、33)から逐次構成され、 各符号ワード探索ステップ(32、33)毎に、2進数
を成分とするデータ行列({R´})と決定行列
({D})とが受信され、前記データ行列と決定行列と
は、入力行列({R})とその2進成分が入力行列のサ
ンプルの符号に対応する行列とによって、反復復号化の
ための最初の探索ステップの前に構成され、後続する探
索ステップのために、その2進成分が第2の2進行列の
ビットの新たなそれぞれの評価を表す新たな決定行列
({D})が生成され、そのサンプルの絶対値が、それ
ぞれ、前記新たな評価に関連した信頼性の程度を示す新
たなデータ行列({R´})が生成され、 復号化情報ビット◎ 【数1】 が、最後の符号ワード探索ステップ中に生成された決定
行列から抽出され、 各符号ワード探索ステップ(32、33)が、受信され
たデータ行列を基本符号の符号ワードにそれぞれ対応す
るデータ・ベクトル([R´])に分割するステップ
と、この分割に対応して、受信された決定行列を決定ベ
クトル([D])に分割するステップと、少なくとも所
定のデータ・ベクトル/決定ベクトル対に個々に処理を
施すソフト決定(37、42)による基本復号化ステッ
プとを含む情報ビットの伝送プロセスにおいて、 それぞれ、第2の2進行列({c})にYの指定された
位置を備える、Yビットからなる集合が、チャネルに向
かって送信されないことと、受信器(15)が、第2の
2進行列の前記Yの指定位置に対応する入力行列
({R})の位置に、その絶対値が最低の信頼性を表す
サンプルを配置することを特徴とする伝送プロセス。 - 【請求項2】 前記Yの指定位置が、第2の2進行列
({c})の各次元に従ってほぼ均一に分散されること
を特徴とする請求項1記載の伝送プロセス。 - 【請求項3】 第1の2進行列({a})が、情報ビッ
ト(au)以外に、第1の2進行列の各次元に従ってほ
ぼ均一に分散され、組織符号化の後、前記Yの指定位置
とは別個の、前記第2の2進行列({c})のXの指定
位置に配置され、チャネルに向かって送信されない、事
前に受信器に分かっている値を備えたXビットからなる
集合から構成されることと、受信器(15)が、第2の
2進行列の前記Xの指定位置に対応する入力行列
({R})の位置に、その符号がそれぞれ、前記集合の
ビットの事前に分かっている値に対応し、その絶対値が
最高の信頼性を表すサンプルを配置することを特徴とす
る請求項1または請求項2のいずれかに記載の伝送プロ
セス。 - 【請求項4】 データ・ベクトル/決定ベクトル対の処
理を行うソフト決定基本復号化(37、42)が、 データ・ベクトル成分([R´])の信頼性が最も低い
p個の指標(r1,...rp)を決定するステップ
と、 前記p個の指標と決定ベクトル([D])とから復号化
すべきq個の2進ワード([Us])を構成するステッ
プと、 決定ベクトルと復号化すべきq個の2進ワードとの代数
的復号化に基づいて、q´個の符号ワード([Cs])
を得るステップと、 得られたq´個の符号ワードから、データ・ベクトル
([R´])に関するユークリッド距離が最も短い符号
ワード([Cd])を選択するステップと、 選択された符号ワード([Cd])の成分とは異なるj
番目の成分を備えたオプションのコンカレント・ワード
([Cc])を決定することによって、かつ、コンカレ
ント・ワードが決定されると、MdとMcとが、それぞ
れ、選択された符号ワード([Cd])とコンカレント
・ワード([Cc])との、データ・ベクトル([R
´])に関連したユークリッド距離を表し、Cj dとR´
jとが、それぞれ、選択された符号ワードとデータ・ベ
クトルとのj番目の成分を表す公式、即ち、◎ 【数2】 を適用することによって、その各成分Wjが、それぞ
れ、計算される訂正ベクトル([W])を計算するステ
ップと、 前記選択された符号ワード([Cd])に等しいとみな
される新たな決定ベクトル([D])を得るステップ
と、 訂正ベクトル([W])に第1の信頼係数(αi)を乗
算した値を、入力行列({R})から抽出された対応す
る入力ベクトル([R])に加算することによって、新
たなデータ・ベクトル([R´])を計算するステップ
とを具備することを特徴とする請求項1ないし請求項3
のいずれかに記載の伝送プロセス。 - 【請求項5】 訂正ベクトルの計算ステップにおいて、
選択された符号ワード([Cd])のj番目の成分に関
するオプションのコンカレント・ワード([Cc])の
決定に、選択された符号ワード([Cd])のj番目の
成分と、選択された符号ワードを除く、得られたq´の
符号ワードの中から、データ・ベクトル([R´])に
関して最短のユークリッド距離を有する候補符号ワード
のj番目の成分との比較が含まれることと、前記候補符
号ワードのj番目の成分が、選択された符号ワードのj
番目の成分と異なる場合には、前記候補符号ワードがコ
ンカレント・ワードとみなされ、異ならない場合には、
コンカレント・ワードが決まらないことを特徴とする請
求項4記載の伝送プロセス。 - 【請求項6】 訂正ベクトル([W])の各成分Wjの
計算が、該成分に関連したコンカレント・ワードが決定
されない場合、βiが第2の信頼係数を表している公
式、即ち、◎ 【数3】 に従って実施されることを特徴とする請求項4または5
に記載の伝送プロセス。 - 【請求項7】 訂正ベクトル([W])の各成分Wjの
計算が、該成分に関連したコンカレント・ワードが決定
されない場合、βiが第2の信頼係数を表している公
式、即ち、◎ 【数4】 に従って実施されることを特徴とする請求項4または請
求項5のいずれかに記載の伝送プロセス。 - 【請求項8】 伝送すべき情報ビット(au)から第1
の2進行列({a})を形成する手段(69)と、 基本組織ブロック符号(C1、C2)の積に相当する組織
ブロック符号を適用して、第1の2進行列を第2の2進
行列({C})に変換するように命令されている基本符
号化手段(68)と、 第2の2進行列から抽出されたビット(cv)をチャネ
ルに向けて送信する手段とから構成され、 さらに、チャネルに向かって送信される第2の2進行列
のビット数をプログラムするために供給される数Yか
ら、第2の2進行列({C})におけるYの位置を決定
するために、プログラミング手段(69)が含まれてい
ることと、前記Yの位置に配置される第2の2進行列の
ビットが、チャネルに向かって送信されないこととを特
徴とする冗長コーダ(12)。 - 【請求項9】 プログラミング手段(69)が、第2の
2進行列({C})に従って、前記Yの位置をほぼ均一
に分散することを特徴とする請求項8記載の冗長コー
ダ。 - 【請求項10】 プログラミング手段(69)が、各第
1の2進行列に含まれる情報ビット数をプログラムする
ために供給される数Xから、第1の2進行列の各次元に
従って均等に分散されるXの位置を決定するように設計
されていることと、第1の2進行列を形成する手段が、
前記Xの位置に既知の値のビットを配置するように設計
されていることと、前記既知の値のビットが、第2の2
進行列の指定の位置における組織符号化の後で配置さ
れ、チャネルに向かって送信されないことを特徴とする
請求項8または請求項9のいずれかに記載の冗長コー
ダ。 - 【請求項11】 伝送チャネルによって受信された信号
(R(t))から、デジタル・サンプルから構成される
入力行列({R})を形成する手段(66)と、 逐次復号化サイクルに従って入力行列を復号化するよう
に命令されている反復復号化手段(65)とから構成さ
れ、 前記デジタルサンプルの符号が、基本組織ブロック符号
(C1、C2)の積に対応する組織ブロック符号を適用す
る冗長コーダ(12)によって形成される2進行列のビ
ットのそれぞれの初期評価を示し、前記デジタルサンプ
ルの絶対値が、それぞれ、前記初期評価に関連した信頼
性の程度を示し、各復号化サイクルが、積符号で用いら
れる各基本ブロック符号に関する符号ワード探索ステッ
プ(32、33)から逐次構成され、 各符号ワード探索ステップ(32、33)毎に、復号化
手段(65)が、2進数を成分とするデータ行列({R
´})と決定行列({D})とを受信し、前記データ行
列と決定行列とは、入力行列({R})とその2進成分
が入力行列({R})のサンプルの符号に対応する行列
とによって、反復復号化のための最初の探索ステップの
前に構成され、後続の探索ステップのために、新たな決
定行列({D})が生成され、その決定行列の2進成分
が第2の2進行列のビットの新たなそれぞれの評価を示
し、そのサンプルの絶対値が、それぞれ、前記新たな評
価に関連した信頼性の程度を示す新たなデータ行列
({R´})が生成され、復号化情報ビット◎ 【数5】 が、最後の符号ワード探索ステップ中に生成された決定
行列から抽出され、 各符号ワード探索ステップ(32、33)が、受信され
たデータ行列を基本符号の符号ワードにそれぞれ対応す
るデータ・ベクトル([R´])に分割するステップ
と、この分割に対応して、受信された決定行列を決定ベ
クトル([D])に分割するステップと、少なくとも所
定のデータ・ベクトル/決定ベクトル対に個々に処理を
施すソフト決定(37、42)による基本復号化ステッ
プとを含むエラー訂正デコーダ(17)であって、 さらに、受信した信号から得られる入力行列のサンプル
数をプログラムするために供給される数Yから、入力行
列におけるYの位置を決定するためのプログラミング手
段(66)と、前記Yの位置にその絶対値が最低の信頼
性を表すデジタル・サンプルを配置するように設計され
た、入力行列を形成するための手段が含まれることを特
徴とするエラー訂正デコーダ。 - 【請求項12】 プログラミング手段(66)が、入力
行列({R})の各次元に従って前記Yの位置をほぼ均
一に分散することを特徴とする請求項11記載のエラー
訂正デコーダ。 - 【請求項13】 プログラミング手段(66)が、決定
行列から抽出される復号化情報ビット数をプログラムす
るために供給される数Xから、前記2進行列の非冗長部
分行列({a})の各次元に従って均一に分散されるX
の位置を決定するように設計されていることと、入力行
列({R})を形成するための手段が、前記Xの位置に
対応する位置に、決定された符号を備え、その絶対値が
最高の信頼性を表すデジタル・サンプルを配置するよう
に設計されていることを特徴とする請求項11または請
求項12のいずれかに記載のエラー訂正デコーダ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9610521 | 1996-08-28 | ||
FR9610521A FR2753025B1 (fr) | 1996-08-28 | 1996-08-28 | Procede de transmission de bits d'information avec codage correcteur d'erreurs, codeur et decodeur pour la mise en oeuvre de ce procede |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10135850A true JPH10135850A (ja) | 1998-05-22 |
JP3923618B2 JP3923618B2 (ja) | 2007-06-06 |
Family
ID=9495254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26913397A Expired - Lifetime JP3923618B2 (ja) | 1996-08-28 | 1997-08-26 | 誤り訂正符号を有する情報ビットの変換方法およびこの方法を実行する符号化器と復号化器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6065147A (ja) |
EP (1) | EP0827284B1 (ja) |
JP (1) | JP3923618B2 (ja) |
DE (1) | DE69722331T2 (ja) |
FR (1) | FR2753025B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000052832A1 (fr) * | 1999-03-01 | 2000-09-08 | Fujitsu Limited | Dispositif de turbo-decodage |
US7546509B2 (en) | 2003-02-27 | 2009-06-09 | Electronics And Telecommunications Research Institute | Method for forming rate compatible code using high dimensional product codes |
Families Citing this family (85)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000019616A2 (en) | 1998-09-28 | 2000-04-06 | Advanced Hardware Architectures, Inc. | Turbo product code decoder |
EP1030457B1 (en) * | 1999-02-18 | 2012-08-08 | Imec | Methods and system architectures for turbo decoding |
US6678843B2 (en) | 1999-02-18 | 2004-01-13 | Interuniversitair Microelektronics Centrum (Imec) | Method and apparatus for interleaving, deinterleaving and combined interleaving-deinterleaving |
DE69934606T2 (de) * | 1999-02-26 | 2007-10-04 | Fujitsu Ltd., Kawasaki | Turbodekoder und verschachtel-/endschachtelapparat |
FR2801744A1 (fr) * | 1999-11-26 | 2001-06-01 | Mathieu Arnaud | Amelioration du decodage iteratif des codes produits par adjonction d'informations a priori |
US6400290B1 (en) | 1999-11-29 | 2002-06-04 | Altera Corporation | Normalization implementation for a logmap decoder |
US7499507B2 (en) * | 1999-12-03 | 2009-03-03 | Broadcom Corporation | Synchronization module using a Viterbi slicer for a turbo decoder |
AU4710501A (en) * | 1999-12-03 | 2001-06-18 | Broadcom Corporation | Interspersed training for turbo coded modulation |
US6421804B1 (en) * | 1999-12-20 | 2002-07-16 | Agere Systems Guardian Corp. | Generating reliability values for iterative decoding of block codes |
JP3923743B2 (ja) * | 2000-03-29 | 2007-06-06 | 株式会社東芝 | 復号装置及び復号方法 |
US6591390B1 (en) * | 2000-04-11 | 2003-07-08 | Texas Instruments Incorporated | CRC-based adaptive halting turbo decoder and method of use |
WO2002021702A1 (en) * | 2000-09-05 | 2002-03-14 | Broadcom Corporation | Quasi error free (qef) communication using turbo codes |
US7117418B2 (en) * | 2000-09-11 | 2006-10-03 | Comtech Aha Corporation | Soft input-soft output forward error correction decoding for turbo codes |
US7383485B2 (en) * | 2000-09-12 | 2008-06-03 | Broadcom Corporation | Fast min*- or max*-circuit in LDPC (low density parity check) decoder |
US7242726B2 (en) * | 2000-09-12 | 2007-07-10 | Broadcom Corporation | Parallel concatenated code with soft-in soft-out interactive turbo decoder |
US7360146B1 (en) | 2002-08-15 | 2008-04-15 | Broadcom Corporation | Inverse function of min*:min*- (inverse function of max*:max*-) |
US6518892B2 (en) * | 2000-11-06 | 2003-02-11 | Broadcom Corporation | Stopping criteria for iterative decoding |
FR2816773B1 (fr) * | 2000-11-10 | 2004-11-26 | France Telecom | Module, dispositif et procede de decodage a haut debit, d'un code concatene |
FR2817091B1 (fr) * | 2000-11-22 | 2003-03-21 | St Microelectronics Sa | Codeur a turbocodes a synchronisation facilitee |
US7389463B2 (en) * | 2001-05-29 | 2008-06-17 | Thomson Licensing | Hierarchical block coding for a packet-based communications system |
EP1425859A4 (en) * | 2001-08-09 | 2009-01-07 | Adaptive Networks Inc | ERROR CORRECTION METHOD AND MECHANISM |
AU2002334863A1 (en) * | 2001-10-04 | 2003-04-14 | Comtech Aha Corporation | Method of decoding a turbo product code utilizing a scalable and hardware efficient forward error correction decoder |
US6847760B2 (en) * | 2001-10-23 | 2005-01-25 | Georgia Tech Research Corporation | Spatially resolved equalization and forward error correction for multimode fiber links |
US20030093741A1 (en) * | 2001-11-14 | 2003-05-15 | Cenk Argon | Parallel decoder for product codes |
JP3889286B2 (ja) * | 2002-01-31 | 2007-03-07 | 三菱電機株式会社 | 復号方法、復号装置及びディジタル伝送システム |
US20030202563A1 (en) * | 2002-04-26 | 2003-10-30 | Arnab Das | Rate adaptation and antenna selection in a wireless communication system |
US7657822B2 (en) * | 2002-05-31 | 2010-02-02 | Broadcom Corporation | True bit level decoding of TTCM (turbo trellis code modulation) of variable rates and signal constellations |
US7188301B1 (en) | 2002-05-31 | 2007-03-06 | Broadcom Corporation | Parallel concatenated turbo code modulation encoder |
US7107512B2 (en) * | 2002-05-31 | 2006-09-12 | Broadcom Corporation | TTCM decoder design |
US7472335B1 (en) | 2002-05-31 | 2008-12-30 | Broadcom Corporation | Symbol by symbol variable code rate capable communication device |
US7065695B2 (en) * | 2002-05-31 | 2006-06-20 | Broadcom Corporation | Metric calculation design for variable code rate decoding of broadband trellis, TCM, or TTCM |
US7111226B1 (en) | 2002-05-31 | 2006-09-19 | Broadcom Corporation | Communication decoder employing single trellis to support multiple code rates and/or multiple modulations |
US7062700B2 (en) * | 2002-05-31 | 2006-06-13 | Broadcom Corporation | 16 QAM and 16 APSK TTCM (Turbo Trellis Coded Modulation) with minimum bandwidth efficiency of 3 bit/s/Hz using a rate 2/4 constituent encoder |
US7321633B1 (en) | 2002-05-31 | 2008-01-22 | Broadcom Corporation | Determination of variable code rates for a rate control sequence |
US7137059B2 (en) * | 2002-11-20 | 2006-11-14 | Broadcom Corporation | Single stage implementation of min*, max*, min and /or max to perform state metric calculation in SISO decoder |
US7085985B2 (en) * | 2002-05-31 | 2006-08-01 | Broadcom Corporation | Close two constituent trellis of a turbo encoder within the interleave block |
US7032164B2 (en) * | 2002-05-31 | 2006-04-18 | Broadcom Corporation | Efficient design to calculate extrinsic information for soft-in-soft-out (SISO) decoder |
US6954832B2 (en) * | 2002-05-31 | 2005-10-11 | Broadcom Corporation | Interleaver for iterative decoder |
US7210092B1 (en) | 2002-05-31 | 2007-04-24 | Broadcom Corporation | Symbol by symbol variable constellation type and/or mapping capable communication device |
US7093187B2 (en) * | 2002-05-31 | 2006-08-15 | Broadcom Corporation | Variable code rate and signal constellation turbo trellis coded modulation codec |
EP1537674A4 (en) * | 2002-06-21 | 2007-04-04 | Thomson Licensing | PROCEDURE FOR FORWARD FAULT CORRECTION |
US7266749B1 (en) * | 2002-06-27 | 2007-09-04 | Legend Silicon Corporation | Trellis construction based on parity check matrix for BCH code |
US7729373B2 (en) * | 2002-07-02 | 2010-06-01 | Broadcom Corporation | Modified range requests enabling bandwidth requests and state of health reporting |
US20040019842A1 (en) * | 2002-07-24 | 2004-01-29 | Cenk Argon | Efficient decoding of product codes |
US7694210B2 (en) * | 2002-07-31 | 2010-04-06 | Broadcom Corporation | Turbo-coding DOCSIS information for satellite communication |
US7395487B2 (en) * | 2002-08-15 | 2008-07-01 | Broadcom Corporation | Common circuitry supporting both bit node and check node processing in LDPC (Low Density Parity Check) decoder |
US7178080B2 (en) * | 2002-08-15 | 2007-02-13 | Texas Instruments Incorporated | Hardware-efficient low density parity check code for digital communications |
US7409628B2 (en) * | 2002-08-15 | 2008-08-05 | Broadcom Corporation | Efficient design to implement LDPC (Low Density Parity Check) decoder |
US7447985B2 (en) * | 2002-08-15 | 2008-11-04 | Broadcom Corporation | Efficient design to implement min**/min**- or max**/max**- functions in LDPC (low density parity check) decoders |
US7738596B2 (en) * | 2002-09-13 | 2010-06-15 | Broadcom Corporation | High speed data service via satellite modem termination system and satellite modems |
US7100101B1 (en) * | 2002-11-08 | 2006-08-29 | Xilinx, Inc. | Method and apparatus for concatenated and interleaved turbo product code encoding and decoding |
US7296212B1 (en) * | 2002-11-15 | 2007-11-13 | Broadwing Corporation | Multi-dimensional irregular array codes and methods for forward error correction, and apparatuses and systems employing such codes and methods |
US7765577B2 (en) | 2002-12-27 | 2010-07-27 | Broadcom Corporation | Turbo coding for upstream and downstream transmission in cable systems |
US20040163030A1 (en) * | 2003-02-13 | 2004-08-19 | International Business Machines Corporation | Iterative error correcting system |
US7239667B2 (en) * | 2003-03-18 | 2007-07-03 | Broadcom Corporation | 8 PSK rotationally invariant turbo trellis coded modulation without parallel transitions |
US7139959B2 (en) * | 2003-03-24 | 2006-11-21 | Texas Instruments Incorporated | Layered low density parity check decoding for digital communications |
US7221714B2 (en) | 2003-05-12 | 2007-05-22 | Broadcom Corporation | Non-systematic and non-linear PC-TCM (Parallel Concatenate Trellis Coded Modulation) |
IL157885A0 (en) * | 2003-09-11 | 2004-03-28 | Bamboo Mediacasting Ltd | Iterative forward error correction |
US8374284B2 (en) * | 2004-02-12 | 2013-02-12 | Apple, Inc. | Universal decoder |
CN100337479C (zh) * | 2004-03-22 | 2007-09-12 | 上海奇普科技有限公司 | 一种针对tpc码与nr码级联编码的迭代译码方法 |
FR2871631B1 (fr) * | 2004-06-10 | 2006-09-22 | Centre Nat Rech Scient Cnrse | Procede de decodage iteractif de codes blocs et dispositif decodeur correspondant |
US7260762B2 (en) * | 2004-07-26 | 2007-08-21 | Motorola, Inc. | Decoder performance for block product codes |
US7310767B2 (en) * | 2004-07-26 | 2007-12-18 | Motorola, Inc. | Decoding block codes |
US7447981B2 (en) * | 2005-04-01 | 2008-11-04 | Broadcom Corporation | System correcting random and/or burst errors using RS (Reed-Solomon) code, turbo/LDPC (Low Density Parity Check) code and convolutional interleave |
US7447984B2 (en) | 2005-04-01 | 2008-11-04 | Broadcom Corporation | System correcting random and/or burst errors using RS (Reed-Solomon) code, turbo/LDPC (Low Density Parity Check) code and convolutional interleave |
DE102005021321A1 (de) * | 2005-05-04 | 2006-11-09 | Siemens Ag | Verfahren und Vorrichtung zum Übertragen von Korrektursymbolen bei Verwendung eines systematischen Blockcodes |
FR2888062A1 (fr) * | 2005-07-04 | 2007-01-05 | Groupe Ecoles Telecomm | Codeur et turbo decodeur de code produit |
US8091009B2 (en) * | 2006-03-23 | 2012-01-03 | Broadcom Corporation | Symbol by symbol map detection for signals corrupted by colored and/or signal dependent noise |
FR2899357B1 (fr) | 2006-03-29 | 2008-06-20 | Sagem Defense Securite | Traitement de donnees biometriques dans un referentiel multi dimensionnel. |
US7689896B2 (en) * | 2006-06-21 | 2010-03-30 | Broadcom Corporation | Minimal hardware implementation of non-parity and parity trellis |
US8074155B2 (en) * | 2006-09-28 | 2011-12-06 | Broadcom Corporation | Tail-biting turbo coding to accommodate any information and/or interleaver block size |
US20080092018A1 (en) * | 2006-09-28 | 2008-04-17 | Broadcom Corporation, A California Corporation | Tail-biting turbo code for arbitrary number of information bits |
US8065587B2 (en) * | 2006-10-10 | 2011-11-22 | Broadcom Corporation | Reduced complexity ARP (almost regular permutation) interleaves providing flexible granularity and parallelism adaptable to any possible turbo code block size |
US7882416B2 (en) * | 2006-10-10 | 2011-02-01 | Broadcom Corporation | General and algebraic-constructed contention-free memory mapping for parallel turbo decoding with algebraic interleave ARP (almost regular permutation) of all possible sizes |
US7831894B2 (en) | 2006-10-10 | 2010-11-09 | Broadcom Corporation | Address generation for contention-free memory mappings of turbo codes with ARP (almost regular permutation) interleaves |
US7827473B2 (en) | 2006-10-10 | 2010-11-02 | Broadcom Corporation | Turbo decoder employing ARP (almost regular permutation) interleave and arbitrary number of decoding processors |
US20080133997A1 (en) * | 2006-12-01 | 2008-06-05 | Broadcom Corporation, A California Corporation | Turbo decoder employing ARP (almost regular permutation) interleave and inverse thereof as de-interleave |
US8065588B2 (en) | 2007-01-17 | 2011-11-22 | Broadcom Corporation | Formulaic flexible collision-free memory accessing for parallel turbo decoding with quadratic polynomial permutation (QPP) interleave |
US7975203B2 (en) | 2007-01-17 | 2011-07-05 | Broadcom Corporation | Quadratic polynomial permutation (QPP) interleaver providing hardware savings and flexible granularity adaptable to any possible turbo code block size |
US20080256424A1 (en) * | 2007-04-13 | 2008-10-16 | Broadcom Corporation | Information bit puncturing for turbo coding with parameter selectable rate matching tailored to lower eb/no without degrading bler (block error rate) performance |
US8904265B2 (en) * | 2007-05-02 | 2014-12-02 | Broadcom Corporation | Optimal period rate matching for turbo coding |
US8069387B2 (en) * | 2007-07-16 | 2011-11-29 | Broadcom Corporation | Turbo coding having combined turbo de-padding and rate matching de-padding |
US8069400B2 (en) * | 2007-08-13 | 2011-11-29 | Broadcom Corporation | Optimal circular buffer rate matching for turbo code |
CN101471672B (zh) * | 2007-12-27 | 2011-04-13 | 华为技术有限公司 | 低密度奇偶校验码的编码方法和编码器 |
US8572460B2 (en) * | 2009-03-17 | 2013-10-29 | Broadcom Corporation | Communication device employing binary product coding with selective additional cyclic redundancy check (CRC) therein |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57155857A (en) * | 1981-03-23 | 1982-09-27 | Kokusai Denshin Denwa Co Ltd <Kdd> | Maximum likelihood method and apparatus for error |
US4633470A (en) * | 1983-09-27 | 1986-12-30 | Cyclotomics, Inc. | Error correction for algebraic block codes |
JPS61154227A (ja) * | 1984-12-26 | 1986-07-12 | Mitsubishi Electric Corp | 2段符号化方法 |
CA1264091A (en) * | 1986-01-10 | 1989-12-27 | Yoichiro Sako | Generator for error correcting code and decoder for the code |
US4821268A (en) * | 1987-10-26 | 1989-04-11 | Cyclotomics, Inc. | Soft decision Reed-Solomon decoder |
US5181207A (en) * | 1988-04-14 | 1993-01-19 | Harris Corp. | Error correction mechanism using pattern predictive error correction codes |
JPH04154222A (ja) * | 1990-10-17 | 1992-05-27 | Canon Inc | 符号化及び復号化装置 |
JPH0645955A (ja) * | 1992-07-24 | 1994-02-18 | Mitsubishi Electric Corp | エラー訂正方式 |
FR2712760B1 (fr) * | 1993-11-19 | 1996-01-26 | France Telecom | Procédé pour transmettre des bits d'information en appliquant des codes en blocs concaténés. |
-
1996
- 1996-08-28 FR FR9610521A patent/FR2753025B1/fr not_active Expired - Lifetime
-
1997
- 1997-08-26 DE DE69722331T patent/DE69722331T2/de not_active Expired - Lifetime
- 1997-08-26 EP EP97401987A patent/EP0827284B1/fr not_active Expired - Lifetime
- 1997-08-26 JP JP26913397A patent/JP3923618B2/ja not_active Expired - Lifetime
- 1997-08-28 US US08/920,038 patent/US6065147A/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000052832A1 (fr) * | 1999-03-01 | 2000-09-08 | Fujitsu Limited | Dispositif de turbo-decodage |
CN100452659C (zh) * | 1999-03-01 | 2009-01-14 | 富士通株式会社 | 加速解码器 |
US7546509B2 (en) | 2003-02-27 | 2009-06-09 | Electronics And Telecommunications Research Institute | Method for forming rate compatible code using high dimensional product codes |
Also Published As
Publication number | Publication date |
---|---|
FR2753025B1 (fr) | 1998-11-13 |
FR2753025A1 (fr) | 1998-03-06 |
JP3923618B2 (ja) | 2007-06-06 |
EP0827284B1 (fr) | 2003-05-28 |
DE69722331T2 (de) | 2004-04-29 |
DE69722331D1 (de) | 2003-07-03 |
EP0827284A1 (fr) | 1998-03-04 |
US6065147A (en) | 2000-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10135850A (ja) | 誤り訂正符号を有する情報ビットの変換方法およびこの方法を実行する符号化器と復号化器 | |
JPH10135849A (ja) | 誤り訂正符号を有する情報ビットの変換方法およびこの方法を実行する符号化器と復号化器 | |
US5563897A (en) | Method for detecting information bits processed by concatenated block codes | |
JP3791013B2 (ja) | データ・ブロックの畳み込み符号化方法及び装置及び対応する復号方法及び装置 | |
CN1132320C (zh) | 截尾格子码的软输出译码器 | |
KR101176433B1 (ko) | 복호 장치 및 방법, 및 프로그램 | |
CN100581064C (zh) | 低密度奇偶校验码解码装置和方法 | |
CA2465332C (en) | Soft input decoding for linear codes | |
US7536628B2 (en) | Decoding apparatus, decoding method and program | |
JPH11508439A (ja) | 並列連結のテイルバイティング・コンボルーション・コード及びその復号器 | |
KR20060052488A (ko) | 연결된 반복 및 대수 코딩 | |
CN109981112B (zh) | 一种部分循环冗余校验辅助的排序统计译码方法 | |
KR101298745B1 (ko) | 데이터를 복호화 및 부호화하는 방법 및 장치 | |
US20050210358A1 (en) | Soft decoding of linear block codes | |
US8499228B2 (en) | Method for decoding a succession of blocks encoded with an error correction code and correlated by a transmission channel | |
US6327316B1 (en) | Data receiver using approximated bit metrics | |
JP2005538640A (ja) | 可変長ソフト入力符号語系列をソース複合化するための方法及び装置 | |
US8250446B2 (en) | Decoder device and decoding method | |
CN114257342A (zh) | 基于非二进制极化码的两用户多址接入系统编码及译码方法 | |
JP6771181B2 (ja) | 符号化装置、符号化方法およびプログラム。 | |
JP4862657B2 (ja) | 復号方法および復号装置、並びにプログラム | |
CN109412985B (zh) | 一种级联极化码的球形译码方法 | |
WO2001061891A1 (en) | Method and apparatus for decoding recursive convolutional symbols | |
JP2008205547A (ja) | 復号方法および復号装置 | |
JP2008199149A (ja) | 復号装置および復号方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040407 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20061010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070222 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |