JP3791013B2 - データ・ブロックの畳み込み符号化方法及び装置及び対応する復号方法及び装置 - Google Patents
データ・ブロックの畳み込み符号化方法及び装置及び対応する復号方法及び装置 Download PDFInfo
- Publication number
- JP3791013B2 JP3791013B2 JP53591497A JP53591497A JP3791013B2 JP 3791013 B2 JP3791013 B2 JP 3791013B2 JP 53591497 A JP53591497 A JP 53591497A JP 53591497 A JP53591497 A JP 53591497A JP 3791013 B2 JP3791013 B2 JP 3791013B2
- Authority
- JP
- Japan
- Prior art keywords
- source data
- data elements
- encoder
- decoding
- data element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0059—Convolutional codes
-
- E—FIXED CONSTRUCTIONS
- E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
- E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
- E05B15/00—Other details of locks; Parts for engagement by bolts of fastening devices
- E05B15/02—Striking-plates; Keepers; Bolt staples; Escutcheons
- E05B15/0205—Striking-plates, keepers, staples
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2771—Internal interleaver for turbo codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/296—Particular turbo code structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/2978—Particular arrangement of the component decoders
- H03M13/2984—Particular arrangement of the component decoders using less component decoders than component codes, e.g. multiplexed decoders and scheduling thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/299—Turbo codes with short blocks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/2993—Implementing the return to a predetermined state, i.e. trellis termination
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/2996—Tail biting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0066—Parallel concatenated codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
- H04L1/0043—Realisations of complexity reduction techniques, e.g. use of look-up tables
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
- H04L1/0068—Rate matching by puncturing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Description
1.発明の分野
本発明の分野はディジタル・データ、特に相互に独立しており、ユニット・ベースで符号化及び復号されなければならない、ブロックをなすデータ又はメッセージでるソース・データの符号化の分野である。
さらに具体的には、本発明はメッセージの伝送、特に短いメッセージ(例えば、数十又は数百ビット)の伝送によって課される制約に適合する畳み込み型誤り訂正符号化(convolutive type error-correcting encoding)方法及び装置に関する。さらに、本発明は、本発明の符号化方法に適合化された復号方法及び装置に関する。
本発明は、ディジタル情報をある信頼度で伝送しなければならないすべての場合に応用することができる。本発明の望ましい応用分野は、高度に雑音効果を受ける伝送路でディジタル伝送を行う分野である。例えば、本発明は衛星によって信号を送受信する場合に実施することができる。特に、本発明は軌道衛星を使用する通信に使用することができる。実際、そのような衛星を使用するシステムでは、衛星が地上アンテナの軸に位置しているとき、非常に短いデータ・バーストでのみ通信を行うことができる。
さらに、本発明は、宇宙飛行体及び/又は宇宙探査機に対する、あるいはそれらの間での宇宙における伝送や、復号の信頼度が非常に重要視されるすべての場合に有利に使用することができる。
しかし、さらに一般的には、本発明は、RF伝送路又はケーブルによるすべてのタイプの伝送に同じように応用することができる。特に、それはGSMシステムのようなディジタル無線通信システムに使用することができる。他の可能な応用は、コンピュータ・ネットワーク特にインターネットのデータ伝送における応用である。
ディジタル信号が固定サイズのブロックとして構成されている限り、任意のディジタル信号が、その発生源を問わず本発明に従って符号化及び復号されてよい。
2.従来技術の説明
畳み込み符号化器(convolutive encoders)は誤り訂正の品質の点で特に効率的であることが知られている。概略的には、畳み込み符号は、少なくとも一つの符号化データ要素を、符号化されるべき各ソース・データ要素に関連づけ、この符号化データ要素が、そのソース・データ要素と、少なくとも一つの先行ソース・データ要素との、モジュロ2合計によって得られる符号である。従って、各符号化シンボルは、符号化されるべきソース・データ要素と、考慮される先行ソース・データ要素との線形結合である。
復号器では、元のデータ要素は最尤アルゴリズム(例えばヴィタビ(Viterbi)・アルゴリズム)によって再構成されることが最も普通であり、その決定は、もし必要であれば、重みづけることができる。このアルゴリズムは、受信したシーケンスに最も対応していると思われるソース・シーケンスを決定するに当たって、受信した符号化シンボルのシーケンスを考慮に入れて伝送時の各符号化データ要素を推定する。
畳み込み符号の中には、「ターボ符号」として知られる非常に有利なテクニックがある。ターボ符号は、特に「Procede de codage correoteur d' erreurs a au moins deux encodages convolutifs systematiques en parallele, procede de decodage iteratif, module de decodage et decodeur correspondants」(少なくとも2つの系統的畳み込み符号化を並列に伴う誤り訂正符号化方法、反復的復号方法、及び対応する復号モジュールと復号器)と題するヨーロッパ特許文書EP−92 460013.3、及び1993年5月の「近シャノン限界誤り訂正符号化及び復号: ターボ符号」と題するProceedings of IEEE ICC '93の記事(Near Shannon limit error-correcting coding and decoding: 'turbo-codes', by C.Berrou, A.Glavieux and P.Thitimajshima, Proceedings of IEEE ICC '93, Geneva, pp.1064-1070, May 1993)に説明されている。
ターボ符号は、その訂正能力が1947年にシャノンによって予測された理論的限界に近いので、疑似最適2進訂正符号である。
ターボ符号は、不均一インタリービングによって結合された再帰系統的畳み込み(recursive systematic convolutive: CSR)符号を並列連結することによって作成される。
復号は非常に多数の状態を考慮しない場合には包括的であり得ないが、外因性情報の概念に依存する反復的プロセスを使用する。復号の複雑性は現在のシリコン集積密度と両立可能であり、このテクニックはすでに物理的実施形態の作成にまで進んでいる。
ターボ符号、さらに一般的に畳み込み符号化は、長いメッセージ(例えば、ノンストップ放送)の伝送に非常に適している。
それに対して、長さNを有する短いメッセージを保護する必要がある場合は、Nビットが符号化器に印加された後に符号化器の最終状態を知るという問題がある。もしこの情報が与えられないと、あるいは符号化器の状態が追加ビット(「終止ビット(tail bits)」)の印加によって既知の値に設定されないと、復号器(例えば、ヴィタビ復号器)はその訂正能力を失う。
さらに、もし符号が「クローズ」されないと、反復プロセスの進行中に同一の復号ユニットに常に依存する復号を逐次に実行することは不可能である。
他のレベルでは、そして再び短いメッセージの場合には、高い訂正能力を得るために連結テクニック(典型的には、BCHブロック符号又はリードソロモン符号(Read-Solomon code)の次に、インタリービングの後で、畳み込み符号が続く)を使用することが困難である。すなわち、ブロック符号はメッセージの長さよりも長いブロック長を必要とするか(リードソロモン符号の場合)、インタリービングのサイズがはるかに長くなる(BCH符号の場合)。従って、現在の方法は終止ビットを有する畳み込み符号又はブロック符号を使用して、非常に平凡な訂正能力を受け入れている。
基本的符号としてBCH符号を使用するブロック・ターボ符号に関する研究が行われた。それについては、特に1994年11月〜12月の「生成符号の近最適復号」と題するIEEE GLOBECOM’94のプロシーディングスの記事(″Near optimum decoding of product codes″, by R. Pyndiah, A. Glavleux, A. Picart and S. Jacq, Proceedings of IEEE GLOBECOM '94, Vol. 1/3, pp. 339-343, Nov.-Dec. 1994)に説明されている。
結果は優れたものであったが、符号化パターンは欠点を有する(例えば、復号器の複雑性、符号化効率レベルに柔軟性が無いこと、ブロック・サイズが大きいこと)。以下に説明する畳み込みブロック・ターボ符号も優れたパフォーマンス特性を与える。それらは復号するのに比較的簡単であり、符号化効率及びブロック・サイズの選択に大きな柔軟性を提供する。
本発明の目的は、特に従来技術のこれら種々の欠点を克服することである。
発明の概要
さらに具体的には、本発明の目的は、ターボ符号の利点を有しブロック符号化又はメッセージ符号化に適した畳み込み符号化方法及び対応する装置を提供することである。
さらに具体的には、本発明の目的は、高い訂正能力を提供しながら、各ブロックが送信又は受信中に独立に処理されるように符号を「クローズ(閉じる)」することができる符号化方法を提供することである。
本発明の他の目的は、大きな資源を必要としないで簡単に実行することができ、さらに復号するのに簡単な復号方法を提供することである。
さらに、本発明の目的は、処理されるブロックのサイズに特別の制約を課さず、特に最小サイズを要求せず、符号化効率の選択に大きな柔軟性を与える方法を提供することである。
さらに、本発明の目的は、実行するのに簡単でほとんど費用がかからない、対応する復号方法を提供することである。
本発明の目的は、例えば所望の最大誤り率に適合化させることのできる動作を有する方法を提供することである。同時に、本発明の目的は、幾つかのタイプの受信機を、誤り訂正効率に関して一つかつ同一の符号化動作に基づいて定義することを可能にする復号方法を提供することである。
これらの目的、及び以下で明らかになる他の目的は、本発明に従って、各ブロックが所定数Nのソース・データ要素によって形成されている複数ブロックの畳み込み符号化方法によって達成される。この方法によれば、一つかつ同一のソース・データ要素diの2つの導入インスタンスが、(pi・L)−1の他のソース・データ要素の導入によって分離されるような順序で(ここで、piは非ゼロの整数)、周期Lを有する生成多項式を実行する一つかつ同一の畳み込み符号化器へ2回導入される。
系統的反復(systematic repetition)のこのテクニックによって、後に説明するように、符号のクローズの保証が可能となる。言い換えれば、符号化レジスタの最初の状態及び最後の状態は、メッセージを形成するデータ要素がどのようなものであれ、復号器に完全に知られている。これは復号器の初期設定を可能にする。符号をクローズするのに終止データ要素は必要とされない。
データ要素を符号化器へ2回印加する方法は、前記の規則に合致する限り多くの方法を想定することができる。
効率的な結果を与える有利な実施例に従って、前記のソース・データ要素は1回目はその自然の順序で前記復号器へ導入され(そのソース・データ要素はオリジナル・データ要素と呼ばれる)、2回目は、一つかつ同一のソース・データ要素diの2つの導入インスタンスが、(pi・L)−1の他のソース・データ要素によって分離されるような順序で導入される(そのソース・データ要素は重複データ要素と呼ばれる)。ここで、piは非ゼロの整数である。
前記重複データ要素の導入順序は、具体的には次のようにして得られる。
ソース・データ要素を、サイズN=n1 *ncを有するメモリの中へ行ごとに記録し(ここで、n1はLの倍数であるような行数であり、ncはLに対して素であるような列数である)、そして、
時点k1で1回目に使用されたデータ要素(オリジナル・データ要素)が発見されるまで、連続した行を移動しながら時点k2における所与の列から、k1−k2がLの倍数となるように、列ごとに前記重複データ要素を読み取る。
本発明に従う符号化は系統的符号化であって、前記ソース・データ要素は前記符号化器によって引き渡されるデータ要素と組み合わせて系統的に伝送されるのが望ましい。
このテクニックは、特に効率的であることが証明されており、後に説明する反復的復号方法(iterative decoding method)の実行を可能にする。
符号化の効率を改善するために、本発明の方法は前記符号化器によって引き渡されるデータのパンチングを実行することができる。
考慮されるブロックは任意のサイズを有してよい。最初の実施例に従えば、ブロックを形成するソース・データ要素の数Nは、前記符号化器の生成多項式の周期Lの倍数である。
第2の実施例に従えば、ブロックを形成するソース・データ要素の数Nが、前記符号化器の生成多項式の周期Lの倍数でないとき、前記ブロックの各々は固定した値の数N’−Nによって補足される。ここで、N’は、Lの倍数の中でNよりも大きくNに最も近い数である。
この場合、前記固定値は受信機へ送信されず知られていないことが望ましい。前記固定値は、あるブロックの始め又は終わりにおいてブロックの形の中で、前記ブロックを形成するデータ要素中に均一に配分して導入することが出来る。
もちろん、本発明は、このような方法を実行する装置にも関連している。そのような装置は、具体的には、前記ソース・データ要素の各々を、周期Lを有する生成多項式を実行する一つかつ同一の畳み込み符号化器へ2回導入し、その導入順序を、一つかつ同一のソース・データ要素diの2つの導入インスタンスが(pi・L)−1の他のソース・データ要素の導入によって分離されるような順序にする手段を備えている(ここで、piは非ゼロの整数)。
さらに、本発明は、第1に受信された符号化データ要素を考慮し、第2に符号化器の最初の状態及び最後の状態が知られているという事実を考慮する最尤復号ステップを含む、対応する復号方法に関連している。
前記符号化は系統的符号化であるから、復号方法は次のことを含む反復的手順(iterative procedure)を実行することが望ましい。
− 受信された元のシンボルを複写し、受信された冗長データ要素の一つ又は他方を元のシンボルの各々に関連づけて、復号されるべき情報要素の2.Nの対を形成すること。
− 次のステップを含む第1の反復(first iteration)。
− 符号化器の最初の状態を考慮するように復号を初期設定するステップ。
− 情報要素の各対について、この対の推定sk及び前記推定に関連した信頼度を表す外因性情報(extrinsic information)要素zkを、符号化データ要素及び受信された冗長データ要素の関数として決定し、符号化器の最初の状態及び最後の状態が知られているという事実を考慮するステップ。
− 受信されたソース・データ要素を、受信されたソース・データ要素及び二重外因性情報(dual extrinsic information)(すなわち、複写されたデータ要素に関する情報)の重みづけされた組み合わせによって置換しながら、決定ステップを繰り返す少なくとも一つの中間反復(intermediate iteration)。
− 各ソース・シンボルに関して、冗長シンボルの一つから得られた推定と他の冗長シンボルから得られた外因性情報との合計に対応する、受信されたデータ要素の最終的推定を引き渡す最後の反復(last iteration)。
このテクニックは、復号器を簡単にすることができ、特に効率的であることが証明された。反復の回数は、求められる復号効率性の関数である。
中立値が伝送時のパンチングによって除かれた場合、冗長データ要素を中立値に設定するのが有利である。
前記決定ステップの間に発生される推定の絶対値に対しては、対数法を適用するのが望ましい。
それによって、重大な誤りは反復プロセス(iterative process)の間に増幅されなくなる。
少なくとも2つの実施形態を想定することができる。実際、前記反復は次のように実行される。
− 伝送されるデータ要素の速度よりも大きい速度で、単一の復号器を数回再使用する実施形態。
− ある反復(iteration)にそれぞれ対応する復号モジュールをいくつかカスケードする実施形態。
前者の形態は、特に、いくつかの反復を一つのブロックの伝送中に実行することができるような、比較的に低ビット率を有する応用例に対応する。
さらに、本発明はこの方法を実行する復号器に関連している。これらの復号器は、特に、第1に受信された符号化データ要素を考慮し、第2に符号化器の最初の状態及び最後の状態が知られているという事実を考慮する最尤復号手段を備えている。
【図面の簡単な説明】
本発明の他の特徴及び利点は、単純な例として示される本発明の実施例の下記の説明、及び添付の図面から明らかとなる。ここで、
図1は本発明の符号化及び復号方法を実行することのできる伝送線の略図である。
図2は2Nビットのサイズを有するメモリを使用する本発明の符号化方法の実行モードを示す。
図3はデータ要素の第1系列が自然の順序で導入される場合の、本発明の方法の簡単な実行図を示す。
図4は本発明に従って使用することのできる系統的再帰符号化器の簡単な例を示す。
図5は付録で説明される多項式スクランブラG(D)の概略を示す。
図6は図3のメモリのアドレシング原理を示す。
図7は本発明の復号方法の反復原理を示す。
図8はシーケンシャル構造の場合の、復号方法の実施例を示す。
図9Aから図9Eは、各種の可能な場合に本発明に従って得られる復号結果を、他の符号化テクニックと対比して示す。
詳細な説明
従って、本発明はディジタル通信に関する。それは、伝送によって導入された誤りの効率的訂正を可能にする符号化及び復号テクニックを提案する。その目的は、特に、雑音やジャム信号のような妨害発生要因が存在するとき、伝送品質を改善することである。
それは特に短いメッセージの伝送に適している。従って、それは、例えばモバイル・ユニットを含む無線通信システム又は衛星伝送に応用することができる。
本発明の方法が組み込まれる伝送線は図1に示される。
伝送されるべき信号は、有限のメッセージ(又は、ブロック)の形式でディジタル源11によって引き渡され、各メッセージはN個のデータ要素diを含む。データ要素diは既知の信号の任意のタイプ(予備的サンプリングを受けたディジタル又はアナログ信号)に対応していてよい。もちろん、場合に応じて、有限のメッセージは、所望の形式に副分割された、より長いかノンストップのメッセージに対応していてもよい。
次に、各メッセージは、T個の符号化データ要素(又はシンボル)を含む符号化メッセージ(又はパケット)を提供するために、本発明の方法に従って符号化12を施される。系統的符号化を実行するときは、これらのシンボルは第1にソース・データ要素Xiを含み、第2に冗長データ要素Ykを含む。
次に、符号化されたメッセージは、信号中に種々の妨害を起こす伝送路13を介してアドレス先へ伝送される。伝送路13は3つの要素(すなわち、伝送時の変調及びフィルタリング131、固有の伝送媒体132、及びフィルタリング及び復調133)に分割されてよい。通常、動作131及び/又は133は特にシンボル間妨害を阻止するための方法を含む。
受信されたデータ要素Xi及びYkは、推定されたソース・データ要素d’iによって形成された推定メッセージをアドレス先15へ提供するために、本発明の方法を実行する復号装置14へ与えられる。
符号化12は、例えば図2に示された構造に従って実行されてよい。
長さm及び周期Lを有する生成多項式G(D)を使用する再帰系統的符号化器(CSR)によってNビット・メッセージを符号化することが望まれると仮定する。この種の多項式は図5に示され、付録に解説されている。
本発明に従えば、N(又はL)がLの倍数になるように(倍数ではない場合の具体的方法は後で説明する)、またN個のソース・データ要素(ビット)の各々が2回符号化されるように、N(又はL)が選択される。
そのために、N個のデータ要素diは2Nx1ビットのサイズを有するメモリ21のアドレスへ2回コピーされ、それらを符号化器22へ導入する後続の読み取り動作がLの倍数である周期の数だけ分離される。
従って、もしk1(i)を特定のデータ要素diの最初の読み取り(オリジナル・データ要素と呼ばれる)の時点とすれば、2回目の読み取り(重複データ要素と呼ばれる)の時点k2(i)は次の規則を満たす。
k2(i)=k1(i)+pi・L (1)
言い換えれば、2回目の読み取りは最初の読み取りの後、pi・L−1時点後に起こる。
現在の説明の構成部分を形成する付加ドキュメントは、この条件によって、符号化器が、メッセージの終わりに、それがメッセージの最初にあった状態へ系統的に戻ることを保証されることを示す。
通常、符号化器22は、一組の要素遅延221及び加算器222によって形成される。図4は系統的再帰畳み込み符号化器の他の例を示す。
この種の符号化器は周期Lを有する疑似ランダム発生器に類似している。例えば、図3の符号化器の場合、周期Lは7である。従って、図3の符号化器が「オール0」状態に初期設定されると仮定すれば(すなわち、レジスタのすべての出力が0である)、非ゼロのデータ要素がそこに伝送された場合、冗長信号は周期的である(無限長の周期パルス応答を有する)。これに対して、もしこのデータ要素が、周期Lの倍数である時間周期の後で再び符号化器へ伝送されると、符号化器はその初期状態へ戻る。この特性は符号化方法で使用される。
従って、データ要素は、状態0に初期設定された符号化器CSR22へ印加される。符号化器は冗長度Ykを発生する。符号化器の出力は、N個のオリジナル・データ要素diを表すシンボルXi(これは系統的な符号である)及び冗長度Ykのすべて又は一部によって形成される。もし全体の冗長度が使用されるならば、符号化効率は1/3である。より高い効率レベルを得るためには、冗長度のパンチング23が必要である。例えば、1/2の冗長度を得るためには、Ykは一つおきに伝送される。
Xi及びYkの値は、伝送されるべき符号化メッセージ又は符号ワード24を形成する。
このように定義された符号はブロック符号である。なぜなら、符号化レジスタの最初の状態及び最後の状態は完全に知られているからである(状態0)。符号化器の最後の状態は実際に0である。なぜなら、一つの対に対する符号化器の応答(最後の状態)が常に0になるような条件のもとで、N個の対(オリジナル・データ要素及び重複データ要素)がそれに印加されるからである。(これは、もしオリジナル・データ要素が論理「0」であれば明らかであり、もしそれが「1」であれば、関係式(1)がそれを保証する。)
符号は線形であるから、N個の対に対する符号化器の応答は対の各々への応答の合計であり、メッセージを形成するデータ要素がどのようなものであっても、最終状態は常に0である。従って、受信されたシンボルは、標準の畳み込み符号の場合とは異なって、先行又は後続する他の情報から独立して復号されてよい。符号を「クローズ」するための終止ビットは必要とされない。
この方法を符号化器へ2回適用するためには、多くの方法が考えられる。効率的な結果を与えるテクニックの原理が、図3に示される。
伝送されるべきデータ要素diは、まず第1に自然の順序で符号化器31へ与えられる(選択器32は位置Aにある)。同時に、これらのデータ要素はメモリ33に記憶される。複写されたデータ要素は、選択器32を位置Bに設定して得ることができる。もちろん、メモリ33における書き込みと読み取りは、前に定義された規則に合致しなければならない。
これは、例えば、図6に示される方法に従ってなされてよい。この方法は次のステップを含む。
− オリジナル・データ要素は、その自然の順序で(k1(i)=i)符号化器へ印加される(61)。
− 同時に、これらのデータ要素はサイズn1xnc=Nを有するメモリ内でラインからラインへと記憶される(62)。ここで、n1はLの倍数である行数であり、ncはLに対して素数である列数である。
− 重複データ要素は、関係式(1)を満足させる順序で列ごとに符号化器へ印加される(63)。これは、考慮されている列が連続した行を移動され、時点k1で元の形式で使用されたデータ要素が、k2−k1がLの倍数になるような時点k2で発見されるまで、前記の移動が継続することを意味する。
実際的な見地からは、これらの読み出しアドレスは、復号器でも使用されるように記憶することができる(ROM64)。
復号は、本明細書の始めですでに言及したように、「ターボ符号」を説明したドキュメントで紹介される外因性情報の概念に依存する反復プロセスである。基本的な動作ユニットは、重みづけられた入力及び出力を有する畳み込み符号化復号器である。これは、1974年3月のIEEE Trans. Inform, Theory, Vol. IT-20, pp.284-287の、L.R.Bahl, J.Cooke, F.Jelinek,及びJ.Ravivによる記事「シンボル誤り率を最小化する線形符号の最適復号」(Optimal decoding of linear codes for minimizing symbol error rate)と題する記事に説明されているような最適復号器(MAP)であるか、特許出願EP−92 460011.7に開示され、また1993年5月のIEEE会報(Proc. of IEEE ICC' 93, Geneva, pp.737-740, May 1993)の記事「低複雑性ソフト出力ヴィタビ復号器アーキテクチャ」(″A low complexity soft-output Viterbi decoder architecture″, by C.Berrou, P.Addee, E.Angul and S.Faudeil)に記載されている、重みづけられた出力を有するヴィタビ復号器であってよい。
復号方法の反復の概略的構造は図7に示されている。
受信メモリ71は受信されたデータ要素(xi及びyk)を記憶する。データ要素が伝送されないとき(パンチングのために)、それらは中立値(すなわち、アナログ・ゼロ)で置換される。重みづけられた出力復号器72は、符号化器の最初の状態が考慮されるような方法で初期設定される。
次に、シンボルxk及びyk(これらは符号化器によって伝送され雑音によって損傷を受けたシンボルXi及びYkである)の組は、qビットで量子化されて復号器72へ伝送され、復号器72は信頼度情報要素に関連したデータ要素の推定されたシンボルを与える。これらシンボルの推定及び信頼度の計算は、符号化器の状態がパケットの終わりで知られている特性を使用して行われる。推定されたデータ要素と信頼度の関連づけは、受信されたシンボルの形式に等しい形式で推定シンボルを計算することを可能にする。これらのシンボルはskと表されている。従って、それらは2N個の推定シンボルである。
次に、外因性情報zkの計算73が行われる。もし復号器72がヴィタビ復号器であれば、この計算は後で説明する図8の動作83及び87に対応する。
ここで、xkの重みづけられた関数であるx’k及び二重値zk(重複データ要素に関連している)の計算が行われる。
次に、各シンボルx’kが最終メモリ75と呼ばれるメモリに記録される。シンボルxk及びykは、処理されることなく受信メモリから最終メモリへ転送される。
図7では、受信メモリ71は、復号器72にとって有用なXri及びYrkを与え、また外因性情報の計算73及びシンボルの推定74に必要なXriを与えなければならない。メモリ管理のシステムは受信メモリ71のブロックに一体化されることを理解されたい。
復号方法の実行形態には2つの構造が考えられる。第1の構造は、パイプライン型の構造である。この場合、反復の数と同じ数の復号器が存在する。受信メモリは前回反復の最終メモリによって置換される。この場合、復号器72へ転送されるのは、x’k値である。最後の反復は推定されたデータ要素をアドレス先へ復元する。これらのデータ要素は、オリジナル・データ要素に関連した出力sk、及び二重外因性情報zk(すなわち、重複データ要素に対応するデータ要素)の合計として計算される。
第2の構造は、単一復号器の反復された使用に依存するシーケンシャル構造である。特に、それは比較的に低ビット率の通信に適しており、効率的な低コストの復号器を製作することができる。
図8はこのシーケンシャル構造の実施モードを示す。
伝送路から来るシンボルxi及びykは、qビットに量子化され、メモリMEMxy81に記憶される。各データ要素xiは、符号化に使用された位置と同じ位置に2回記憶される。
一つの反復で、復号器(MAP又はヴィタビ復号器)82は、情報要素x’k及びykに基づいて2.N周期にブロックを処理する。冗長データ要素ykを利用できないとき、もし伝送にパンチングが行われていれば、復号器は中立値又は「アナログ・ゼロ」値を与えられる。
反復は相互に即時に継続される。すなわち、復号器は中断なしに反復p−1に関連するデータ要素に連続して、反復pに関連するデータ要素を与えられる。処理の始め、及び2.N周期ごとに、復号器は状態0に設定される(状態0の総計量値はキャンセルされ、他の総計量値は高い値に固定される)。処理ステップは前もってプログラムされた反復で停止する。
復号器82の出力では、2つのタイプの情報が各反復で準備される。すなわち、外因性情報zk及び符号化されたデータ要素diに関連した推定eiである。
反復プロセスの各ステップは、2.N個の外因性情報要素とN個の推定を発生する。
もし復号器82がヴィタビ復号器であれば、外因性情報は、対数法87によって圧縮された重みづけ出力skと入力x’kの間の差83として単純に計算される(説明を簡単にするために、復号器は遅延を有しないものと仮定する)。推定eiとしては、オリジナル・データ要素に関連した出力sk及び二重外因性情報zk(重複データ要素に関連している)の合計84として計算される。外因性情報要素はメモリMEMz85に記憶されている。
データ要素dに関連した復号器の入力x’kは、シンボルxkと、前の反復で準備され88で計数γによって重みづけられた二重外因性情報zkとの合計86によって形成される(最初の反復では、メモリMEMz85は中立値で埋められる)。
これは、もしxkが、符号化でオリジナル・データ要素に対応する位置を有するシンボルであれば、重複データに関連する外因性情報がそれに付け加えられること、及びその逆も行われることを意味する。反復が継続するとき、復号器の推定出力で誤り率を減少させるのは、この交差した情報交換である。
要素810及び811は、所望の時点でオリジナル・データ要素と重複データ要素との間の転置を行う。
畳み込みブロック・ターボ符号のパフォーマンスは、Nが高ければそれだけ良好である。Nが低い値のときには、パフォーマンスは復号器の入力に加えられる情報要素xk及びzkに影響する雑音の相関である。これは符号の訂正能力を制限する。容易に分かるように、もし一つかつ同一のデータ要素のこれら2つの推定に誤差があれば、ターボ復号に固有のダイバシティを、それによって減少させることが必要である。この問題に対する一つの応答は対数法87によって与えられる。対数法87の働きは反復プロセスの間に大きな誤差が増幅されないようにすることである。対数法は絶対値に関連しており、次の形式を有する。
Y=log(1+x/θ)
ここで、θは経験的に選択された定数である。雑音によって影響されないシンボルxkの絶対値を2倍にしたものは、θの良好な値になるように思われる。
重みづけ係数γは1よりも小さい値に設定され、符号化効率に従って調整される(γは、効率が低くなればそれだけ小さくなる)。
これまで説明した畳み込みブロック・ターボ符号は、疑似ランダム発生器の周期Lの倍数である長さLを有する情報ブロックの周りに作られる。
指定されていない長さN’のブロックを処理する簡単な方法は、Lの倍数の中でN’よりも大きくそれに最も近いNの値を選択し、N−N’の既知の2進値(例えば、N−N’の「0」)で、符号化されるべきN’符号を補足することである。明らかに、これらの「0」値は伝送されない。なぜなら、受信機部分は、それらの充填値「0」の数と位置を知っているからである。
発生器の周期が5であるとき(多項式37の場合)、4の倍数である長さを有するブロック(通常の実際的な例)を得る手順は、次のとおりである。すなわち、符号化器は5周期ごとに「0」を与えられ、相関的に、復号器は5周期ごとにデータ要素「0」に対応する遷移に設定される。従って、N’=(4.N)/5である。充填値「0」の挿入は必ずしも追加の処理周期を必要としない。なぜなら、符号化器及び復号器については、「0」の挿入は、それに先行するデータ要素の挿入と結合されてよい(予測される)からである。
図9A〜図9Eは、次の3つの場合に反復1、3、5、及び7の終わりで得られるシミュレーション結果の幾つかを示す。すなわち、
図9A及び図9Bは、N=880ビット、R=1/2、入力x及びyが4ビットで量子化されている場合の2進誤り率(BER)及びフレーム誤り率(FER)を示す。
図9C及び図9Dは、N=220ビット、R=1/2、入力x及びyが4ビットで量子化されている場合の2進誤り率及びフレーム誤り率を示す。
図9Eは、N=220ビット、R=1/2、入力x及びyが1ビットで量子化されている場合(ファーム決定復号)の、符号BCH(127.64)との比較を示す。
X軸は、信号対雑音比Eb/N0又は復号器の入力における2進誤り率BERinを表す。Y軸は、復号器の出力における2進誤り率BER又は復号器の出力におけるフレーム誤り率FERを示す。
これら3つのシミュレーションで、疑似ランダム発生器の多項式は37であり(周期L=5)、冗長度発生多項式は25である。要素の復号器はすでに言及した修正ヴィタビ・アルゴリズムを使用する。図9Eの場合は、1/2に非常に近接した効率を有し訂正能力t=10を有する符号BCH(127.64)と比較したものである(最尤畳み込み符号及び決定重みづけの復号方法、及び対応する復号器については、前述した記事を参照されたい)。
この比較は、異なった長さの情報ブロックに関しているが、ファーム決定復号を受ける提案された符号が、はるかに小さい復号複雑性を有して(そのシーケンシャル版で)、BCH符号よりも効率的であることを明らかに示している。もちろん、ターボ復号器が精細決定モードで働く場合には、その差はもっと顕著になる。
付録
CSR符号化器は、メモリ長mを有する疑似ランダム発生器から推定されるスクランブラの周りに作成される。発生器の多項式は、
(図5)のように書かれる。Dはシンボル遅延変数である。発生器の疑似ランダム・シーケンスの長さLは、特定の多項式P(D)=1+D’の次数rの可能な最小値によって、G(D)の倍数として与えられる。例えば、もしG(D)=1+D+D2+D3+D4であれば、G(D)の倍数である最初の多項式P(D)は1+D5である。従って、シーケンスの長さは5である。Lはすべての場合に2m−1に等しいか小さいことを示すことができる。
定理1:
もしG(D)が1+DLを割りきれれば、G(D)は1+D’を割りきれる。
∀p整数≧1。
証明:算術級数
は標準代数で次のようになる。
2進代数では、
従って、1+Apは1+Aの倍数であり、A=DLについて、1+D’は1+DLの倍数である。従って、もしG(D)が1+DLを割りきれれば、G(D)は1+D’も割りきれる。
多項式P(D)はG(D)の倍数であるという場合、それは、実際には、もしP(D)に関連した2進シーケンスが、状態0から始めて、符号化器へ印加されるならば、この符号化器はシーケンスの終わりに状態0へ戻ることを意味する。
例:
G(D)=D+D2+D3+D4であり、G(D)は1+D5を割り切れるとする。シーケンス100001は、最初の「1」が到着したとき、符号化器を状態0に残し、2番目の「1」が到着したとき、符号化器をこの状態に戻す。定理1に従って、これは、2つの「1」が5.p−1の「0」によって分離されている任意のシーケンス100..001の場合である(∀p整数≧1)。
Claims (13)
- 各ブロックが所定数N個のソース・データ要素によって形成されている複数のブロックを畳み込み符号化する方法であって、
前記ソース・データ要素の各々は、周期Lの生成多項式を実行する同じ畳み込み符号化器(22、31)へと2回導入されるものであって、各ソース・データ要素の導入順序は、同じソース・データ要素の1回目と2回目の導入の間に(pi・L)−1個(p i はゼロ以外の整数)の他のソース・データ要素を導入して分離するものである畳み込み符号化方法。 - いくつかの前記ソース・データ要素が、1回目にその自然の順序で前記畳み込み符号化器へと導入され、2回目には、ある同じソース・データ要素diの1回目と2回目の導入の間に、(pi・L)−1個(p i はゼロ以外の整数)の他のソース・データ要素を導入して分離するように前記ソース・データ要素が前記畳み込み符号化器へと導入されるものである請求項1に記載の畳み込み符号化方法。
- ソース・データ要素の導入の2回目の順序が、
ソース・データ要素を、サイズN=n1*ncを有するメモリ内で行ごとに記録すること(ここで、n1はLの倍数である行数であり、ncはLに対して素である列数である)と、
時点k 1 で1回目に導入されたソース・データ要素と同じデータ要素が、k 1 −k 2 がLの倍数になる時点k 2 である列において見つかるまで、記録されたソース・データ要素を列ごとにある行から次の行へと読み取りを続けることと
によって決定される、請求項2に記載の畳み込み符号化方法。 - 前記符号化が系統的符号化であり、前記ソース・データ要素が前記符号化器から出力されるデータ要素と組み合わせて系統的に伝送される、請求項1から3の任意の一つに記載の畳み込み符号化方法。
- 前記符号化器から出力されるデータのパンチングを実行する、請求項1から4の任意の一つに記載の畳み込み符号化方法。
- 1ブロックを形成するソース・データ要素の数Nが、前記符号化器の生成多項式の周期Lの倍数である、請求項1から5の任意の一つに記載の畳み込み符号化方法。
- 1ブロックを形成するソース・データ要素の数Nが前記符号化器の生成多項式の周期Lの倍数ではないとき、前記ブロックの各々がN’−Nの固定値によって補充される(N’はLの倍数であってNよりも大きくNに最も近い数)、請求項1から5の任意の一つに記載の畳み込み符号化方法。
- 各ブロックが所定数N個のソース・データ要素によって形成されている複数のブロックを畳み込み符号化する装置であって、
前記ソース・データ要素の各々を、周期Lを有する生成多項式を実行する同じ畳み込み符号化器へと2回導入するための手段であって、各ソース・データ要素の導入順序は、同じソース・データ要素の1回目と2回目の導入の間に(pi・L)−1個(p i はゼロ以外の整数)の他のソース・データ要素を導入して分離するものである手段を含む畳み込み符号化装置。 - 所定数N個のソース・データ要素によって形成されたソース・ブロックに対応する、符号化データによって形成された符号化ブロックを復号する方法であって、
前記ソース・データ要素の各々が、周期Lを有する生成多項式を実行する同じ畳み込み符号化器へと2回導入され、各ソース・データ要素の導入順序は、同じソース・データ要素の1回目と2回目の導入の間に(pi・L)−1個(p i はゼロ以外の整数)の他のソース・データ要素を導入して分離するように、前記ブロックが符号化されており、
受信された符号化データ要素と、符号化器の初期状態及び最終状態とがわかっているという事実とを用いて最尤復号を行う最尤復号ステップを含む、復号方法。 - 前記符号化が系統的符号化であり、復号方法が反復手順を実行し、該反復手順は、
復号されるべき情報要素が2・N個の対を形成するように、受信された元のシンボルを複写し、前記シンボルの各々に、受信された冗長なデータ要素の一つ又は他方を関連づけるステップと、
符号化器の初期状態に基づいて復号処理を初期設定するステップと、符号化器の初期状態及び最終状態がわかっているという事実に基づいて、情報要素の各対のために、この対の推定sk及び前記推定に関する信頼度を表す外因性情報要素zkを、符号化データ要素及び受信された冗長データ要素の関数として決定するステップとを含む第1反復ステップと、
受信されたソース・データ要素を、受信されたソース・データ要素と前記複写されたデータ要素に関する外因性情報との重みづけされた組み合わせに置換して前記決定ステップを繰り返す、少なくとも一つの中間反復ステップと、
各ソース・シンボルについて、冗長なシンボルの一つから得られた推定と他の冗長シンボルから得られた外因性情報との合計に対応する、受信された前記データ要素の最終的推定を決定する最終反復ステップと
を含む、請求項9に記載の復号方法。 - 対数法が、前記決定の間に発生された推定に基づく絶対値に適用される、請求項10に記載の復号方法。
- 前記反復ステップが、伝送されるデータ要素の速度よりも大きな速度で単一の復号器を数回再使用することと、
各復号モジュールが一つの反復ステップに対応するいくつかの復号モジュールをカスケードすることと
によって実行される、請求項10及び11の任意の一つに記載の復号方法。 - 所定数N個のソース・データ要素によって形成されたあるソース・ブロックに対応する符号化データ要素によって形成された符号化ブロックの復号器であって、
前記ソース・データ要素の各々が、周期Lを有する生成多項式を実行する同じ畳み込み符号化器へと2回導入され、各ソース・データ要素の導入順序が、同じソース・データ要素の1回目と2回目の導入の間に(pi・L)−1個(p i はゼロ以外の整数)の他のソース・データ要素を導入して分離するように前記ソース・ブロックが符号化されており、
受信された符号化データ要素と符号化器の初期状態及び最終状態がわかっていることに基づいて最尤復号を行う最尤復号手段を含むものである復号器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9604485A FR2747255B1 (fr) | 1996-04-03 | 1996-04-03 | Procede et dispositif de codage convolutif de blocs de donnees, et procede et dispositif de decodage correspondants |
FR96/04485 | 1996-04-03 | ||
PCT/FR1997/000607 WO1997038495A1 (fr) | 1996-04-03 | 1997-04-03 | Procede et dispositif de codage convolutif de blocs de donnees, et procede et dispositif de decodage correspondants |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000508849A JP2000508849A (ja) | 2000-07-11 |
JP2000508849A5 JP2000508849A5 (ja) | 2004-12-02 |
JP3791013B2 true JP3791013B2 (ja) | 2006-06-28 |
Family
ID=9491075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53591497A Expired - Lifetime JP3791013B2 (ja) | 1996-04-03 | 1997-04-03 | データ・ブロックの畳み込み符号化方法及び装置及び対応する復号方法及び装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6119264A (ja) |
EP (1) | EP0891656B1 (ja) |
JP (1) | JP3791013B2 (ja) |
DE (1) | DE69700532T2 (ja) |
FR (1) | FR2747255B1 (ja) |
WO (1) | WO1997038495A1 (ja) |
Families Citing this family (76)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19736625C1 (de) * | 1997-08-22 | 1998-12-03 | Siemens Ag | Verfahren zur Datenübertragung auf Übertragungskanälen in einem digitalen Übertragungssystem |
CN100466502C (zh) * | 1998-04-18 | 2009-03-04 | 三星电子株式会社 | 通信系统的信道编码方法 |
FR2785743A1 (fr) * | 1998-11-09 | 2000-05-12 | Canon Kk | Dispositif et procede d'adaptation des turbocodeurs et des decodeurs associes a des sequences de longueur variable |
FR2785741B1 (fr) | 1998-11-09 | 2001-01-26 | Canon Kk | Dispositif et procede de codage et d'entrelacement pour des turbocodes series ou hybrides |
FR2785744B1 (fr) | 1998-11-09 | 2001-01-26 | Canon Kk | Procede et dispositif de codage de sequences de donnees, procede et dispositif de decodage associes |
US6625234B1 (en) * | 1998-12-10 | 2003-09-23 | Nortel Networks Limited | Efficient implementations of proposed turbo code interleavers for third generation code division multiple access |
KR100296028B1 (ko) | 1998-12-31 | 2001-09-06 | 윤종용 | 이동통신시스템에서 이득 조절 장치를 가지는 복호기 |
DE69934606T2 (de) * | 1999-02-26 | 2007-10-04 | Fujitsu Ltd., Kawasaki | Turbodekoder und verschachtel-/endschachtelapparat |
EP1160989A4 (en) * | 1999-03-01 | 2005-10-19 | Fujitsu Ltd | TURBO DECODING DEVICE |
US6543013B1 (en) * | 1999-04-14 | 2003-04-01 | Nortel Networks Limited | Intra-row permutation for turbo code |
KR100300306B1 (ko) * | 1999-05-28 | 2001-09-26 | 윤종용 | 무선통신 시스템에서 채널 적응형 맵 채널 복호 장치 및 방법 |
US6400290B1 (en) | 1999-11-29 | 2002-06-04 | Altera Corporation | Normalization implementation for a logmap decoder |
WO2001043310A2 (en) * | 1999-12-03 | 2001-06-14 | Broadcom Corporation | Embedded training sequences for carrier acquisition and tracking |
EP1234420A2 (en) * | 1999-12-03 | 2002-08-28 | Broadcom Corporation | Viterbi slicer for turbo codes |
EP1170872A3 (en) * | 2000-07-06 | 2003-06-04 | Capacity Research Digital Communication Technology Inc. | Code and iteratively decodable code structure, encoder, encoding method, and associated decoder and decoding method |
US6944803B2 (en) | 2000-07-06 | 2005-09-13 | Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communications Research Centre Canada | Code structure, encoder, encoding method, and associated decoder and decoding method and iteratively decodable code structure, encoder, encoding method, and associated iterative decoder and iterative decoding method |
EP1364479B1 (en) | 2000-09-01 | 2010-04-28 | Broadcom Corporation | Satellite receiver and corresponding method |
EP1329025A1 (en) * | 2000-09-05 | 2003-07-23 | Broadcom Corporation | Quasi error free (qef) communication using turbo codes |
US7383485B2 (en) * | 2000-09-12 | 2008-06-03 | Broadcom Corporation | Fast min*- or max*-circuit in LDPC (low density parity check) decoder |
US7242726B2 (en) | 2000-09-12 | 2007-07-10 | Broadcom Corporation | Parallel concatenated code with soft-in soft-out interactive turbo decoder |
US7360146B1 (en) | 2002-08-15 | 2008-04-15 | Broadcom Corporation | Inverse function of min*:min*- (inverse function of max*:max*-) |
US6518892B2 (en) | 2000-11-06 | 2003-02-11 | Broadcom Corporation | Stopping criteria for iterative decoding |
FR2822315B1 (fr) * | 2001-03-19 | 2003-06-06 | Mitsubishi Electric Inf Tech | Procede et dispositif d'optimisation, sous contrainte de performances, de la taille de blocs de donnees codees |
US7010052B2 (en) * | 2001-04-16 | 2006-03-07 | The Ohio University | Apparatus and method of CTCM encoding and decoding for a digital communication system |
CN1471763A (zh) * | 2001-08-28 | 2004-01-28 | 连宇通信有限公司 | 对源数据元素进行纠错编码的方法及相应的迭代译码器 |
EP1317070A1 (en) * | 2001-12-03 | 2003-06-04 | Mitsubishi Electric Information Technology Centre Europe B.V. | Method for obtaining from a block turbo-code an error correcting code of desired parameters |
AU2002231682A1 (en) * | 2001-12-10 | 2003-06-23 | Telefonaktiebolaget Lm Ericsson (Publ) | Methods and apparati for rate matching and decoding |
US7509563B2 (en) | 2002-05-06 | 2009-03-24 | Actelis Networks (Israel) Ltd. | Flexible forward error correction |
US7472335B1 (en) | 2002-05-31 | 2008-12-30 | Broadcom Corporation | Symbol by symbol variable code rate capable communication device |
US7062700B2 (en) * | 2002-05-31 | 2006-06-13 | Broadcom Corporation | 16 QAM and 16 APSK TTCM (Turbo Trellis Coded Modulation) with minimum bandwidth efficiency of 3 bit/s/Hz using a rate 2/4 constituent encoder |
US7093187B2 (en) * | 2002-05-31 | 2006-08-15 | Broadcom Corporation | Variable code rate and signal constellation turbo trellis coded modulation codec |
US7657822B2 (en) * | 2002-05-31 | 2010-02-02 | Broadcom Corporation | True bit level decoding of TTCM (turbo trellis code modulation) of variable rates and signal constellations |
US7210092B1 (en) | 2002-05-31 | 2007-04-24 | Broadcom Corporation | Symbol by symbol variable constellation type and/or mapping capable communication device |
US7111226B1 (en) | 2002-05-31 | 2006-09-19 | Broadcom Corporation | Communication decoder employing single trellis to support multiple code rates and/or multiple modulations |
US7032164B2 (en) * | 2002-05-31 | 2006-04-18 | Broadcom Corporation | Efficient design to calculate extrinsic information for soft-in-soft-out (SISO) decoder |
US7321633B1 (en) | 2002-05-31 | 2008-01-22 | Broadcom Corporation | Determination of variable code rates for a rate control sequence |
US7107512B2 (en) * | 2002-05-31 | 2006-09-12 | Broadcom Corporation | TTCM decoder design |
US7188301B1 (en) | 2002-05-31 | 2007-03-06 | Broadcom Corporation | Parallel concatenated turbo code modulation encoder |
US6954832B2 (en) * | 2002-05-31 | 2005-10-11 | Broadcom Corporation | Interleaver for iterative decoder |
US7137059B2 (en) * | 2002-11-20 | 2006-11-14 | Broadcom Corporation | Single stage implementation of min*, max*, min and /or max to perform state metric calculation in SISO decoder |
US7065695B2 (en) * | 2002-05-31 | 2006-06-20 | Broadcom Corporation | Metric calculation design for variable code rate decoding of broadband trellis, TCM, or TTCM |
US7085985B2 (en) * | 2002-05-31 | 2006-08-01 | Broadcom Corporation | Close two constituent trellis of a turbo encoder within the interleave block |
US7729373B2 (en) * | 2002-07-02 | 2010-06-01 | Broadcom Corporation | Modified range requests enabling bandwidth requests and state of health reporting |
US7694210B2 (en) * | 2002-07-31 | 2010-04-06 | Broadcom Corporation | Turbo-coding DOCSIS information for satellite communication |
US7447985B2 (en) * | 2002-08-15 | 2008-11-04 | Broadcom Corporation | Efficient design to implement min**/min**- or max**/max**- functions in LDPC (low density parity check) decoders |
US7409628B2 (en) * | 2002-08-15 | 2008-08-05 | Broadcom Corporation | Efficient design to implement LDPC (Low Density Parity Check) decoder |
US7178080B2 (en) * | 2002-08-15 | 2007-02-13 | Texas Instruments Incorporated | Hardware-efficient low density parity check code for digital communications |
US7395487B2 (en) * | 2002-08-15 | 2008-07-01 | Broadcom Corporation | Common circuitry supporting both bit node and check node processing in LDPC (Low Density Parity Check) decoder |
US7738596B2 (en) * | 2002-09-13 | 2010-06-15 | Broadcom Corporation | High speed data service via satellite modem termination system and satellite modems |
US7765577B2 (en) | 2002-12-27 | 2010-07-27 | Broadcom Corporation | Turbo coding for upstream and downstream transmission in cable systems |
US7239667B2 (en) * | 2003-03-18 | 2007-07-03 | Broadcom Corporation | 8 PSK rotationally invariant turbo trellis coded modulation without parallel transitions |
US7139959B2 (en) * | 2003-03-24 | 2006-11-21 | Texas Instruments Incorporated | Layered low density parity check decoding for digital communications |
US7221714B2 (en) | 2003-05-12 | 2007-05-22 | Broadcom Corporation | Non-systematic and non-linear PC-TCM (Parallel Concatenate Trellis Coded Modulation) |
US7340669B2 (en) * | 2005-03-11 | 2008-03-04 | Via Telecom Co., Ltd. | Memory efficient streamlined transmitter with a multiple instance hybrid ARQ |
US7447984B2 (en) | 2005-04-01 | 2008-11-04 | Broadcom Corporation | System correcting random and/or burst errors using RS (Reed-Solomon) code, turbo/LDPC (Low Density Parity Check) code and convolutional interleave |
US7447981B2 (en) * | 2005-04-01 | 2008-11-04 | Broadcom Corporation | System correcting random and/or burst errors using RS (Reed-Solomon) code, turbo/LDPC (Low Density Parity Check) code and convolutional interleave |
US8091009B2 (en) * | 2006-03-23 | 2012-01-03 | Broadcom Corporation | Symbol by symbol map detection for signals corrupted by colored and/or signal dependent noise |
US7689896B2 (en) * | 2006-06-21 | 2010-03-30 | Broadcom Corporation | Minimal hardware implementation of non-parity and parity trellis |
US20080092018A1 (en) * | 2006-09-28 | 2008-04-17 | Broadcom Corporation, A California Corporation | Tail-biting turbo code for arbitrary number of information bits |
US8074155B2 (en) * | 2006-09-28 | 2011-12-06 | Broadcom Corporation | Tail-biting turbo coding to accommodate any information and/or interleaver block size |
US7882416B2 (en) * | 2006-10-10 | 2011-02-01 | Broadcom Corporation | General and algebraic-constructed contention-free memory mapping for parallel turbo decoding with algebraic interleave ARP (almost regular permutation) of all possible sizes |
US8065587B2 (en) | 2006-10-10 | 2011-11-22 | Broadcom Corporation | Reduced complexity ARP (almost regular permutation) interleaves providing flexible granularity and parallelism adaptable to any possible turbo code block size |
US7831894B2 (en) | 2006-10-10 | 2010-11-09 | Broadcom Corporation | Address generation for contention-free memory mappings of turbo codes with ARP (almost regular permutation) interleaves |
US7827473B2 (en) | 2006-10-10 | 2010-11-02 | Broadcom Corporation | Turbo decoder employing ARP (almost regular permutation) interleave and arbitrary number of decoding processors |
US20080133997A1 (en) * | 2006-12-01 | 2008-06-05 | Broadcom Corporation, A California Corporation | Turbo decoder employing ARP (almost regular permutation) interleave and inverse thereof as de-interleave |
US7975203B2 (en) | 2007-01-17 | 2011-07-05 | Broadcom Corporation | Quadratic polynomial permutation (QPP) interleaver providing hardware savings and flexible granularity adaptable to any possible turbo code block size |
US8065588B2 (en) | 2007-01-17 | 2011-11-22 | Broadcom Corporation | Formulaic flexible collision-free memory accessing for parallel turbo decoding with quadratic polynomial permutation (QPP) interleave |
US7992075B2 (en) * | 2007-03-19 | 2011-08-02 | Intel Corporation | Arrangements for encoding and decoding digital data |
WO2008118931A2 (en) * | 2007-03-27 | 2008-10-02 | Shell Oil Company | Wellbore communication, downhole module, and method for communicating |
US20080256424A1 (en) * | 2007-04-13 | 2008-10-16 | Broadcom Corporation | Information bit puncturing for turbo coding with parameter selectable rate matching tailored to lower eb/no without degrading bler (block error rate) performance |
US8904265B2 (en) * | 2007-05-02 | 2014-12-02 | Broadcom Corporation | Optimal period rate matching for turbo coding |
US8069387B2 (en) * | 2007-07-16 | 2011-11-29 | Broadcom Corporation | Turbo coding having combined turbo de-padding and rate matching de-padding |
US8069400B2 (en) * | 2007-08-13 | 2011-11-29 | Broadcom Corporation | Optimal circular buffer rate matching for turbo code |
DE102007053091A1 (de) * | 2007-11-07 | 2009-05-14 | Rohde & Schwarz Gmbh & Co. Kg | Verfahren und Vorrichtung zur Decodierung von faltungscodierten Signalen |
JP2013523043A (ja) | 2010-03-22 | 2013-06-13 | エルアールディシー システムズ、エルエルシー | ソースデータセットの完全性を識別及び保護する方法 |
US11082157B2 (en) | 2019-10-29 | 2021-08-03 | Ciena Corporation | Assessing operating conditions of a receiver in a communication network based on forward error correction decoding properties |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4293951A (en) * | 1979-03-16 | 1981-10-06 | Communications Satellite Corporation | Method and apparatus for encoding/decoding a convolutional code to a periodic convolutional code block |
FR2675971B1 (fr) * | 1991-04-23 | 1993-08-06 | France Telecom | Procede de codage correcteur d'erreurs a au moins deux codages convolutifs systematiques en parallele, procede de decodage iteratif, module de decodage et decodeur correspondants. |
FR2675968B1 (fr) * | 1991-04-23 | 1994-02-04 | France Telecom | Procede de decodage d'un code convolutif a maximum de vraisemblance et ponderation des decisions, et decodeur correspondant. |
-
1996
- 1996-04-03 FR FR9604485A patent/FR2747255B1/fr not_active Expired - Lifetime
-
1997
- 1997-04-03 JP JP53591497A patent/JP3791013B2/ja not_active Expired - Lifetime
- 1997-04-03 EP EP97919481A patent/EP0891656B1/fr not_active Expired - Lifetime
- 1997-04-03 WO PCT/FR1997/000607 patent/WO1997038495A1/fr active IP Right Grant
- 1997-04-03 US US09/155,819 patent/US6119264A/en not_active Expired - Lifetime
- 1997-04-03 DE DE69700532T patent/DE69700532T2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000508849A (ja) | 2000-07-11 |
DE69700532T2 (de) | 2000-05-04 |
WO1997038495A1 (fr) | 1997-10-16 |
EP0891656B1 (fr) | 1999-09-15 |
DE69700532D1 (de) | 1999-10-21 |
FR2747255B1 (fr) | 1998-07-10 |
FR2747255A1 (fr) | 1997-10-10 |
EP0891656A1 (fr) | 1999-01-20 |
US6119264A (en) | 2000-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3791013B2 (ja) | データ・ブロックの畳み込み符号化方法及び装置及び対応する復号方法及び装置 | |
EP1835625B1 (en) | Encoding and decoding of accumulate convolutional codes | |
US7069492B2 (en) | Method of interleaving a binary sequence | |
US6014411A (en) | Repetitive turbo coding communication method | |
JP3610329B2 (ja) | 大最小距離を用いたターボ符号化方法及びそれを実現するシステム | |
US6044116A (en) | Error-floor mitigated and repetitive turbo coding communication system | |
KR101110586B1 (ko) | 연결된 반복 및 대수 코딩 | |
EP1334561B1 (en) | Stopping criteria for iterative decoding | |
EP1442527B1 (en) | Node processors for use in parity check decoders | |
JP5534528B2 (ja) | 信号を復号する装置および方法 | |
US20050229091A1 (en) | Iterative decoding of linear block codes by adapting the parity check matrix | |
US20070011566A1 (en) | Clash-free irregular-repeat-accumulate code | |
JPH10135850A (ja) | 誤り訂正符号を有する情報ビットの変換方法およびこの方法を実行する符号化器と復号化器 | |
JPH10135849A (ja) | 誤り訂正符号を有する情報ビットの変換方法およびこの方法を実行する符号化器と復号化器 | |
US6028897A (en) | Error-floor mitigating turbo code communication method | |
EP2471183A1 (en) | Method of communicating signal data in gnss using ldpc convolution codes and a system thereof | |
CN108199723B (zh) | 一种基于双递归的分组马尔可夫叠加编码方法 | |
US20130007568A1 (en) | Error correcting code decoding device, error correcting code decoding method and error correcting code decoding program | |
WO2002098001A1 (en) | Method and apparatus for a complementary encoder/decoder | |
JP4102174B2 (ja) | 誤り訂正符号を得るための方法、誤り訂正符号を復号化するための方法、情報要素のブロックを符号化するための符号器、および、軟値の第1のブロックを復号化する復号器 | |
US7051270B2 (en) | Decoder an decoding method | |
EP2174422B1 (en) | Decoding of recursive convolutional codes by means of a decoder for non-recursive convolutional codes | |
JP3888135B2 (ja) | 誤り訂正符号復号装置 | |
Joseph et al. | Design and Implementation of Turbo Coder for 5G Technology | |
EP4205284A1 (en) | Staircase polar encoding and decoding |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040326 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051012 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060228 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060327 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140414 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |