CN100581064C - 低密度奇偶校验码解码装置和方法 - Google Patents
低密度奇偶校验码解码装置和方法 Download PDFInfo
- Publication number
- CN100581064C CN100581064C CN200310104314A CN200310104314A CN100581064C CN 100581064 C CN100581064 C CN 100581064C CN 200310104314 A CN200310104314 A CN 200310104314A CN 200310104314 A CN200310104314 A CN 200310104314A CN 100581064 C CN100581064 C CN 100581064C
- Authority
- CN
- China
- Prior art keywords
- matrix
- minimum value
- value
- row
- decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1108—Hard decision decoding, e.g. bit flipping, modified or weighted bit flipping
Abstract
本发明涉及一种LDPC解码方法和装置,用于LDPC解码通过信道发送的c个代码比特组成的一个代码字,包括:接收所述代码字和由0和1值组成的p×c奇偶校验矩阵;将所述代码字与奇偶校验矩阵的p行的每个相比较,所述行由c个元素组成;通过获得作为在每行中非0的元素中最小值的第一最小值、作为在同一行中第二个最小的值的第二最小值和第一最小值的位置,产生R矩阵;通过将R矩阵的每列的元素相加而确定一个代码比特来输出由c个代码比特组成的解码的代码字。
Description
与相关申请的交叉参考
本申请要求2002年10月26日在韩国知识产权局提交的韩国专利申请第2002-65658号的优先权,在此通过引用将其公开内容整体并入。
技术领域
本发明涉及一种纠错解码装置和方法,具体涉及当实现低密度奇偶校验码(LDPC)解码算法时通过降低复杂性而改善解码性能的解码装置和方法。
背景技术
低密度奇偶检验码(LDPC)编码方法是一种在无线通信和光记录和/或再现领域中使用的纠错编码技术。LDPC编码包括通过使用奇偶校验矩阵来产生奇偶校验信息(附加信息)的处理,在所述奇偶校验矩阵中,在每个行和列中包括相同数量的其值为1的元素,并且其他元素的值是0。即,奇偶校验信息被确定满足下面的方程1:
H·C=0 (1)
在此,H表示一个p×c的奇偶校验矩阵,并且0是零矩阵。C是具有一个c比特代码字的元素的列矩阵。所述c比特代码字包括一个m比特的消息字k1、k2、...、km和p比特的奇偶校验信息x1、x2、...、xp。在奇偶校验矩阵H和列矩阵C的元素中,作为编码对象的消息是已知的,因此可以利用方程1来确定奇偶校验信息xi(i=1、2、...、p)。
在文章“基于非常稀疏矩阵的良好纠错码”中(D.J.MacKay,IEEE Trans.On Information Theory,vol.45,No.2,pp.399-431,1999((D.J.MacKay,电气和电子工程师协会的信息理论会刊,第45卷,第2期,第399-431页,1999))公开了LDPC编码的详细说明。
当LDPC编码具有差错的代码字,它通过信道被发送和解码时,使用在编码中使用的奇偶校验矩阵来解码。在解码期间,需要大量的矩阵计算。在计算中,有一个处理,其中在矩阵的每行中的一个元素被替换为一个值,这个值是通过将同一行中除了所述元素的值之外的其余元素值相乘而获得的。这个相乘增加了在实现系统中的复杂性。
已经提出了一种不用执行增加系统复杂性的矩阵元素相乘的用于LDPC解码算法的技术。按照这种技术,取代相乘的运算,执行将矩阵的每行的元素替换为在除了所述元素值之外的元素值中的最小值的运算,并且可以获得几乎相同的结果。
在文章“Reduced Complexity of Iterative Decoding of Low DensityParityCheck Codes Based on Belief Propagation”(基于信任传播的低密度奇偶校验码的迭代解码的降低的复杂性)中(M.Fossorier,M.Mihailjecic and H.Imai,IEEE Trans.On Communications,vol.47,No.5,pp.673-680,1999(M.Fossorier,M.Mihailjecic和H.Imai,电气和电子工程师协会的通信会刊,第47卷,第5期,第673-680页,1999))描述了这个技术的详细说明。
但是,即使在替代相乘运算的技术中,应当以与矩阵的元素的数量对应的频率来重复获得在每行中多个元素中的最小值的运算,因此增加了复杂性。
发明内容
为了解决上述和/或其他的问题,按照本发明的一个方面,提供了一种LDPC解码装置和方法,用于当使用奇偶校验矩阵来解码被LDPC编码和通过信道发送的代码字时降低运算的复杂性和改善解码性能。
本发明的附加方面和优点将在随后的说明书中部分给出,并且从说明书中可以部分地显而易见,或者可以通过本发明的实践来被学习。
按照本发明的一个方面,提供了一种LDPC解码装置,它执行对于由通过信道发送的c个代码比特组成的一个代码字的LDPC解码,所述装置包括:第一Q矩阵产生单元,用于接收所述代码字和由0和1组成的p×c奇偶校验矩阵,将代码字与由c个元素组成的p×c奇偶校验矩阵的p行的每个相比较,将在p行的每个中的具有值1的元素替换为在与c个元素的位置对应的代码字的位置中的代码比特值,并且产生第一Q矩阵;R矩阵产生单元,用于从第一Q矩阵产生单元接收第一Q矩阵,并且通过使用作为在每行中非0的元素中最小值的第一最小值、作为在同一行中第二个最小的值的第二最小值和第一Q矩阵的每行中的第一最小值的位置,将在行中非0的元素替换为在除了所述元素的值之外的行中非0的剩余元素中的最小值,并且产生R矩阵;第二Q矩阵产生单元,用于从R矩阵产生单元接收代码字和R矩阵,通过将在R矩阵中的每个非0元素替换为一个值来产生第二Q矩阵,并且向R矩阵产生单元输出所述第二Q矩阵,其中所述值的获得是通过将在具有被替换的非0元素的列中的、除了被替换的非0元素之外的所有非0元素和在代码字中同列的元素相加;输出计算单元,用于从R矩阵产生单元接收R矩阵,并且通过相加R矩阵的每列的元素来确定一个代码比特,输出由c个代码比特组成的一个解码的代码字,其中R矩阵产生单元从第二Q矩阵产生单元接收第二Q矩阵,产生第二R矩阵和向第二Q矩阵产生单元和输出计算单元输出第二R矩阵。
按照本发明的另一个方面,提供了一种LDPC解码装置,它执行对于由具有通过信道发送的软值的c个代码比特组成的一个代码字的LDPC解码,所述装置包括第一Q矩阵产生单元,用于接收所述代码字和由0和1值组成的p×c奇偶校验矩阵,将代码字与由c个元素组成的奇偶校验矩阵的p行的每个相比较,将在p行的每个中的具有值1的元素替换为在与所述元素的位置对应的代码字的位置中的代码比特值,并且产生第一Q矩阵;R矩阵产生单元,用于从第一Q矩阵产生单元接收第一Q矩阵,并且通过使用作为在每行中非0的元素中最小值的第一最小值、作为在同一行中第二个最小的值的第二最小值,将在行中非0的元素替换为最小值,并且产生R矩阵;输出计算单元,用于从R矩阵产生单元接收R矩阵,并且通过将R矩阵的每列的元素相加而确定一个代码比特,输出由c个代码比特组成的解码代码字;输出确定单元,用于从输出计算单元接收解码的代码字,并且通过使用奇偶校验矩阵确定是否所述解码的代码字的解码成功来确定是否输出所述解码的代码字;第二Q矩阵产生单元,用于按照来自确定解码失败的输出确定单元的控制信号,接收代码字和来自R矩阵产生单元的R矩阵,通过将在R矩阵中的每个非0元素替换为一个值来产生第二Q矩阵,并且向R矩阵产生单元输出所述第二Q矩阵,其中所述值的获得是通过将在具有被替换的非0元素的列中的、除了被替换的非0元素之外的所有非0元素和在代码字P的同一列中的所述元素相加,其中R矩阵产生单元从第二Q矩阵产生单元接收第二Q矩阵,产生第二R矩阵和向第二Q矩阵产生单元和输出计算单元输出第二R矩阵,并且输出计算单元向输出确定单元输出使用第二R矩阵解码的代码字。
按照本发明的另一个方面,提供了一种LDPC解码方法,用于执行对于由通过信道发送的c个代码比特组成的一个代码字的LDPC解码,所述方法包括:接收所述代码字和由0和1组成的p×c奇偶校验矩阵;将代码字与所述奇偶校验矩阵的p行的每个相比较,所述行由c个元素组成;将在p行的每个中的具有值1的每个元素替换为在与所述元素的位置对应的代码字的位置中的代码比特值;产生第一Q矩阵;通过使用作为在每行中非0的元素中最小值的第一最小值、作为在同一行中第二个最小的值的第二最小值和第一Q矩阵的每行中的第一最小值的位置,将在行中非0的元素替换为一个最小值,并且产生R矩阵;通过相加R矩阵的每列的元素来确定一个代码比特,输出由c个代码比特组成的一个解码的代码字。
按照本发明的另一个方面,提供了一种LDPC解码方法,用于LDPC解码通过信道发送的c个代码比特组成的一个代码字,所述方法包括:接收所述代码字和由0和1值组成的p×c奇偶校验矩阵;将所述代码字与奇偶校验矩阵的p行的每个相比较,所述行由c个元素组成;将在p行的每个中的具有值1的元素替换为在与所述元素的位置对应的代码字的位置中的代码比特值;产生第一Q矩阵;通过使用作为在每行中非0的元素中最小值的第一最小值、作为在同一行中第二个最小的值的第二最小值和第一Q矩阵的每行中的第一最小值的位置,将在行中非0的每个元素替换为最小值;通过将R矩阵的每列的元素相加而确定一个代码比特来计算由c个代码比特组成的解码的代码字;并且使用奇偶校验矩阵确定是否所述解码的代码字的解码成功,如果解码成功,则输出所述解码的代码字。
一种LDPC解码通过信道发送的c个代码比特组成的一个代码字的LDPC解码方法包括:接收所述代码字和由0和1值组成的p×c奇偶校验矩阵;将所述代码字与奇偶校验矩阵的p行的每个相比较,所述行由c个元素组成;通过获得作为在每行中非0的元素中最小值的第一最小值、作为在同一行中第二个最小的值的第二最小值和第一最小值的位置来产生R矩阵;并且通过将R矩阵的每列的元素相加而确定一个代码比特来输出由c个代码比特组成的一个解码的代码字。
附图说明
通过参照附图详细说明本发明的各个方面,本发明的上述和其他方面和优点将会变得更加清楚,其中:
图1是图解按照本发明的LDPC解码装置的方框图;
图2是图解图1所示的R矩阵产生单元的详细结构的方框图;
图3A至图3E是图1所示的LDPC解码装置的各个元件的输入/输出矩阵的示例;
图4是图解按照本发明的另一个方面的LDPC解码装置的方框图;
图5是图解图1所示的按照本发明的一个方面的LDPC装置中执行的LDPC解码方法的流程图;
图6是示出图5所示的操作340的子操作的流程图;
图7是图解在图4所示的按照本发明的另一个方面的LDPC解码装置中执行的LDPC解码方法的流程图。
具体实施方式
现在详细说明本发明的现有方面,其示例被图解在附图中,其中在所有图中,类似的附图标号指示类似的元件。下面说明所述方面,以便通过参照附图来说明本发明。
参见图1-3E,现在说明按照本发明的一个方面的LDPC解码装置。
图1是图解LDPC解码装置的方框图。参照图1,LDPC解码装置包括奇偶校验矩阵存储单元110、第一Q矩阵产生单元120、R矩阵产生单元130、第二Q矩阵产生单元140和输出计算单元150。
奇偶校验矩阵存储单元110存储在LDPC编码中使用的奇偶校验矩阵H,并且向第一Q矩阵产生单元120提供矩阵H。
第一Q矩阵产生单元120接收代码字P,所述代码字P由通过信道被发送的c个代码比特和由奇偶校验矩阵存储单元110提供的奇偶校验矩阵H组成,所述c个代码比特具有由于多种噪声导致的软值,并且第一Q矩阵产生单元120产生Q,即第一Q矩阵。在此,术语‘软’指示c个代码比特的值不是‘0’或‘1’而是由于噪声而变形的模拟值,诸如‘0.238’、‘1,376’。‘0’或‘1’被称为硬值,‘0.238’或‘1,376’被称为软值。
R矩阵产生单元130从第一Q矩阵产生单元120接收第一Q矩阵Q。使用作为在每行中非0的元素中最小值的第一最小值、作为在同一行中第二个最小的值的第二最小值和第一最小值的位置,R矩阵产生单元130将在行中的非0的元素替换为除了所述元素值之外的在所述行中的非0的剩余元素中的最小值。R矩阵产生单元130然后将所述值与预定的常数相乘,以便产生R矩阵R。
在传统的装置中,当产生R矩阵R时,应当重复一个处理,其中在通过单独地比较除了被替换的元素之外的非0元素而确定最小值之后,将所述元素替换为确定的最小值。但是,按照本发明的一个方面,首先获得作为在每行中非0的元素中最小值的第一最小值、作为在同一行中第二个最小的值的第二最小值和第一最小值的位置。然后,通过使用这些值,可以更快和更简单地执行将每个元素替换为最小值的处理。
如果在接收到第一Q矩阵Q和产生R矩阵R之后,R矩阵产生单元130从第二Q矩阵产生单元140接收到第二Q矩阵Q`,则R矩阵产生单元130执行与在产生用于第一Q矩阵Q的R矩阵R中相同的操作,并且产生和输出另一个R矩阵R。
第二Q矩阵产生单元140接收通过信道发送的代码字P和来自R矩阵产生单元130的矩阵R,并且产生第二Q矩阵Q`。
通过相加由R矩阵产生单元130提供的矩阵R的每列的元素而确定一个代码比特,输出计算单元150计算由c个代码比特组成的解码的代码字M,并且输出解码的代码字。
图2是图解图1所示的R矩阵产生单元130的详细结构的方框图。参照图2,R矩阵产生单元130包括矩阵元素检查单元131和矩阵元素确定单元133。
矩阵元素检查单元131接收第一Q矩阵Q或第二Q矩阵Q`,并且检查输入矩阵的每个行的元素。矩阵元素检查单元131确定作为在每行中非0的元素中最小值的第一最小值、第一最小值的位置和作为在同一行中第二个最小的值的第二最小值,并且向矩阵元素确定单元133输出所确定的值。如果在每行中非0的元素中存在负数,则取负数的绝对值来确定第一最小值或第二最小值。
矩阵元素确定单元133将在输入矩阵的每行中的非0的一个元素替换为作为在除了所述元素之外的非0的元素中的最小值的值,并且将这个值乘以预定的常数,以便产生R矩阵R。
矩阵元素确定单元133从矩阵元素检查单元131接收第一Q矩阵Q或第二Q矩阵Q`以及第一最小值、第一最小值的位置、作为每行的第二个最小的值的第二最小值。如果输入矩阵的每行的一个元素的位置不是第一最小值的位置,则矩阵元素确定单元133将所述元素替换为第一最小值,如果所述元素的位置与第一最小值相同,则将所述元素替换为第二最小值。于是产生了R矩阵R。
图3A至图3E是图1所示的LDPC解码装置的各个元件的输入/输出矩阵的示例。
参见图3A-3E,现在详细说明按照本发明的一个方面的LDPC解码装置的操作。
图3A示出了通过通信信道接收并且被输入到第一Q矩阵产生单元120的代码字P和存储在奇偶校验矩阵存储单元110中的奇偶校验矩阵H的示例。在本发明的当前方面中,由具有软值的6个代码比特形成代码字P。前3个代码比特是消息比特,随后的3个代码比特是奇偶校验信息。奇偶校验矩阵H是3×6的矩阵。
图3B示出了第一Q矩阵产生单元120在接收到代码字P和奇偶校验矩阵H之后产生的第一Q矩阵Q。
图3C和3D是在R矩阵产生单元130中依序产生的矩阵。
图3E输出了第二Q矩阵产生单元140在接收到代码字P和矩阵R之后产生的矩阵Q`。
第一Q矩阵产生单元120将由6个元素组成的、奇偶校验矩阵H的每行与所接收的代码字P相比较,并且将在每行中具有值1的元素替换为在与所述元素的位置对应的代码字的位置中的代码比特值。第一Q矩阵产生单元120产生图3B所示的第一Q矩阵Q。
R矩阵产生单元130的矩阵元素检查单元131从第一Q矩阵产生单元120接收图3B所示的第一Q矩阵Q,确定在第一Q矩阵Q中的作为在非0的元素中最小值的第一最小值、作为第二个最小的值的第二最小值和第一最小值的位置,并且向矩阵元素确定单元133输出所述值。
例如,在图3B所示的第一Q矩阵Q的第一行中非0的元素值中的第一最小值是0.119并且位于第一行的第四列中。作为第二个最小的值的第二最小值是0.268。
矩阵元素确定单元133接收第一Q矩阵Q以及从矩阵元素检查单元131输入的第一Q矩阵Q的每行的第一最小值、第一最小值的位置和作为第二个最小的值的第二最小值。如果在第一Q矩阵Q的每个行的非0的元素中的元素的位置不是第一最小值的位置,矩阵元素确定单元133将所述元素替换为第一最小值,并且如果所述元素的位置与第一最小值相同,则将所述元素替换为第二最小值,以便产生矩阵R`,如图3C所示。
例如,当第一Q矩阵Q的第一行的元素被输入到矩阵元素确定单元133时,除了在第四列中的元素之外的非0的元素都被替换为第一最小值0,199。因为在第四列中的元素是第一最小值,由第二最小值0.268替换所述元素。
在产生图3C所示的矩阵R`之后,矩阵元素确定单元133将矩阵R`的每个元素乘以预定的常数,以便产生图3D所示的矩阵R。
由下面的方程2来确定预定的常数:
(-1)k*s (2)
所述常数s是通过将除了当前元素之外的在每行中的非0的元素值的符号相乘而获得的值,k是对应于在每行中的非0的元素的数量的值。
即使当第二Q矩阵Q`被从第二Q矩阵产生单元140输入,矩阵元素检查单元131和矩阵元素确定单元133执行与产生第一Q矩阵Q的矩阵R相同的操作,以便产生另一个R矩阵R。
第二Q矩阵产生单元140从R矩阵产生单元130接收图3A所示的所接收的代码字P和图3D所示的R矩阵R,并且将在R矩阵R的每列中的非0的一个元素替换为一个值,以便产生图3E所示的第二Q矩阵Q`,所述值的获得是通过将在列中的除了所述元素之外的非0的元素值和与在R矩阵R中的元素的列相同的列中的代码字P的代码比特值相加。所产生的第二Q矩阵Q`被输出到R矩阵产生单元130。
R矩阵产生单元130从第二Q矩阵产生单元140接收第二Q矩阵Q`,执行上述的R矩阵产生处理,并且向输出计算单元150和第二Q矩阵产生单元140输出所产生的R矩阵R。因此,R矩阵产生单元130和第二Q矩阵产生单元140分别以预定的频率重复执行R矩阵产生操作和第二Q矩阵产生操作。
通过将从R矩阵产生单元130输入的R矩阵R的每列的元素相加来确定一个代码比特,输出计算单元150计算由c个代码比特形成的解码的代码字M。每当输入每个R矩阵R时,输出计算单元150计算解码的代码字M,但是输出用于R矩阵R的解码代码字,它是第N个输入的(N是等于或大于1的整数)。即,输出计算单元150接收在R矩阵产生单元130中第N个产生的R矩阵R,解码代码字P并且输出代码字P。通过在以预定的频率重复R矩阵产生操作和第二Q矩阵产生操作之后解码代码字P,提高了纠错能力。
参见图4,现在说明LDPC解码装置的另一个方面。
图4是图解LDPC解码装置的另一个方面的方框图。参见图4,LDPC解码装置包括奇偶校验矩阵存储单元210、第一Q矩阵产生单元220、R矩阵产生单元230、第二Q矩阵产生单元240、输出计算单元250和输出确定单元260。
通过实现第二Q矩阵产生单元240和输出确定单元260,图4的LDPC解码装置不同于图1所示的LDPC解码装置。奇偶校验矩阵存储单元210、第一Q矩阵产生单元220、R矩阵产生单元230、输出计算单元250与图1所示的LDPC解码装置中的各个对应元件接收相同的输入,执行相同的操作和产生相同的输出。R矩阵产生单元230包括矩阵元素检查单元131和矩阵元素确定单元133,如图2所示。
现在详细说明第二Q矩阵产生单元240和输出确定单元260。
首先输出确定单元260接收来自奇偶校验矩阵存储单元210的奇偶校验矩阵H和来自输出计算单元250的解码代码字M。通过确定是否使用奇偶校验矩阵H而成功解码了解码代码字M,输出确定单元260确定是否输出解码代码字M。
输出确定单元260通过如果满足下列方程3则确定解码成功而输出解码代码字M:
H·M=0 (3)
在此,H表示一个p×c奇偶校验矩阵,M表示具有解码代码字的元素的列矩阵,0是零矩阵。
因为在LDPC编码中产生满足方程3的具有增加的奇偶校验信息的代码字,因此奇偶校验矩阵装置可以如果在解码代码字中解码的代码字M满足方程3则确定解码成功。
但是,当即使重复执行解码处理之后解码代码字P、但解码的代码字M不满足方程3的时候,解码处理的频率应当被限制到预定的频率,因为不能不断地重复解码。
第二Q矩阵产生单元240执行与图1所示的第二Q矩阵产生单元140相同的操作,以便产生第二Q矩阵Q`。但是,虽然如果输入矩阵R则图1所示的第二Q矩阵产生单元140总是产生矩阵Q`,但是第二Q矩阵产生单元240按照第二Q矩阵产生控制命令而产生矩阵Q`,如果输出确定单元260确定解码失败则向第二Q矩阵产生单元240输出所述第二Q矩阵产生控制命令。
参见图1、2、5和6,现在说明按照本发明的一个方面的LDPC解码方法。
图5是图解图1所示的LDPC解码装置中执行的LDPC解码方法的流程图。
在操作310,输出计算单元150将一个内部变量设置为0。
在操作320,第一Q矩阵产生单元120接收代码字P,所述代码字P由在通过信道发送之后的、具有由于多种噪声而导致的软值的c个代码比特。
在操作330,第一Q矩阵产生单元120将代码字P与存储在奇偶校验矩阵存储单元110中的奇偶校验矩阵H的p行的每个相比较,将在每行中具有值1的元素替换为在与所述元素的位置对应的代码字的位置中的代码比特值,并且产生第一Q矩阵Q。
在操作340,使用作为在每行中非0的元素中的最小值的第一最小值、使用作为在同一行中第二个最小的值的第二最小值和使用在第一Q矩阵Q的每行中的第一最小值的位置,R矩阵产生单元130将在所述行中的非0的元素替换为除了所述元素的值之外的在所述行中的非0的剩余元素中的最小值,以便产生R矩阵R。
通过相加由R矩阵产生单元130提供的矩阵R的每列的元素而确定一个代码比特,在操作350,输出计算单元150计算由c个代码比特组成的解码代码字M。
在操作360,输出计算单元150将变量n提高1,并且在操作370确定是否变量n是预定的数N,并且如果值n是预定值N,在操作380,输出计算单元150输出解码的代码字M作为最终的解码值。
在操作390,如果变量n不是预定值N,则输出计算单元150不输出解码的代码字M来作为最终的解码值。而且,第二Q矩阵产生单元140从R矩阵产生单元130接收代码字P和R矩阵R,并且将在R矩阵内的每个非0元素替换为一个值,所述值的获得是通过相加除了被替换的非0元素之外的、具有被替换的非0元素的列中的所有非0元素和在代码字P的同一列中的所述元素,以便产生第二Q矩阵Q`。所产生的Q矩阵Q`被输出到R矩阵产生单元130,并且重复执行操作340-390,直到变量n是预定值N。
图6是示出图5所示的操作340的子操作的流程图。R矩阵产生单元130的矩阵元素检查单元131从第一Q矩阵产生单元120接收第一Q矩阵Q,并且在操作341确定作为在行中非0的元素中最小值的第一最小值、作为第二个最小的值的第二最小值和在第一Q矩阵Q的每行中的第一最小值的位置。
矩阵元素确定单元133接收第一Q矩阵Q以及在从矩阵元素检查单元131输入的第一Q矩阵Q的每行的第一最小值、第一最小值的位置和作为第二个最小的值的第二最小值。如果在第一Q矩阵Q的每行的非0的元素中的元素的位置不是第一最小值的位置,则矩阵元素确定单元133将所述元素替换为第一最小值,如果一个元素的位置与第一最小值相同,则将所述元素替换为第二最小值。在操作343,矩阵元素确定单元133然后将每个元素与预定的常数相乘以便产生矩阵R`。
图7是图解在图4所示的按照本发明的另一个方面的LDPC解码装置中执行的LDPC解码方法的流程图。
在操作410,第一Q矩阵产生单元220接收由在通过信道发送之后具有由多种噪声导致的软值的c个代码比特组成的代码字P。
在操作420,第一Q矩阵产生单元220比较代码字P和存储在奇偶校验矩阵存储单元110中的奇偶校验矩阵H的p行的每行,并且将在每行中具有值1的元素替换为在与所述元素的位置对应的代码字的位置中的代码比特值,并且产生第一Q矩阵Q。
在操作430,使用作为在每行中非0的元素中的最小值的第一最小值、使用作为在同一行中第二个最小的值的第二最小值和使用在第一Q矩阵Q的每行中的第一最小值的位置,R矩阵产生单元230将在所述行中的非0的元素替换为除了所述元素的值之外的在所述行中的非0的剩余元素中的最小值,以便产生R矩阵R。
在操作450,输出确定单元260使用奇偶校验矩阵H来确定是否解码成功。
在操作460,如果确定解码成功,则输出确定单元260输出解码的代码字M。
如果确定解码失败,则输出确定单元260不输出解码的代码字并且向第二Q矩阵产生单元240输出第二Q矩阵产生命令信号。在操作470,第二Q矩阵产生单元240接收代码字和来自R矩阵产生单元230的R矩阵,并且将在R矩阵中的每个非0元素替换为一个值,所述值的获得是通过相加除了被替换的非0元素之外的、具有被替换的非0元素的列中的所有非0元素和在代码字P的同一列中的所述元素,以便产生第二Q矩阵Q`。所产生的Q矩阵Q`被输出到R矩阵产生单元230,并且使用预定的频率重复执行操作430-470,直到输出确定单元260确定编码成功,或者知道代码字被解码N次。
图7所示的操作430的详细操作与图6中相同。
在操作341,R矩阵产生单元230从第一Q矩阵产生单元220接收第一Q矩阵Q,并且确定作为在行中非0的元素中最小值的第一最小值、作为第二个最小的值的第二最小值和在第一Q矩阵Q的每行中的第一最小值的位置。
R矩阵产生单元230接收第一Q矩阵Q,并且如果在第一Q矩阵Q的每行的一个元素的位置不是第一最小值的位置,则在操作343,R矩阵产生单元230将所述元素替换为第一最小值。如果一个元素的位置与第一最小值相同,则R矩阵产生单元230将所述元素替换为第二最小值,然后将每个元素与预定的常数相乘以便产生矩阵R`。
本发明可以以在计算机可读记录介质上的计算机可读的代码来实现。所述计算机可读记录介质包括所有种类的在其上存储了计算机可读数据的记录装置。
计算机可读记录介质包括诸如磁存储介质(如ROM\软盘、硬盘等)、光可读介质(如CD-ROM、DVD等)和载波(如通过因特网的发送)的存储介质。而且,所述计算机可读记录介质可以被散布在通过网络连接的计算机系统上,并且可以以分布方式存储和执行计算机可读的代码。
如上所述,为了在LDPC解码处理中产生一个矩阵R,不像传统的系统那样需要将矩阵的每个元素相乘或重复通过每次比较所有的剩余元素值而确定最小值的处理,以确定在矩阵R中的元素值。按照本发明的一个方面,LDPC解码装置和方法首先获得在每行中非0的元素中作为最小值的一个第一最小值、在同一行中作为第二个最小的值的第二最小值和第一最小值的位置,并且使用这些值以便降低操作的复杂度和改善LDPC解码性能。
虽然已经示出和说明了本发明的一些方面,本领域的技术人员会明白,在不脱离本发明的原理和精神的情况下,在这个方面可以进行改变,在权利要求和它们的等同物中限定了本发明的范围。
Claims (22)
1.一种低密度奇偶校验码解码装置,它执行对于由通过信道发送的c个代码比特组成的一个代码字的低密度奇偶校验码解码,所述装置包括:
第一Q矩阵产生单元,用于接收所述代码字和由0和1组成的p×c奇偶校验矩阵,将代码字与由c个元素组成的p×c奇偶校验矩阵的p行的每个相比较,将在p行的每个中的具有值1的元素替换为与c个元素的位置对应的代码字的位置中的代码比特值,并且产生第一Q矩阵;
R矩阵产生单元,用于从第一Q矩阵产生单元接收第一Q矩阵,并且通过使用作为在每行中非0的元素中最小值的第一最小值、作为在同一行中第二个最小的值的第二最小值和第一Q矩阵的每行中的第一最小值的位置,将在行中非0的元素替换为在除了所述元素的值之外的行中非0的剩余元素中的最小值,并且产生R矩阵;
第二Q矩阵产生单元,用于从R矩阵产生单元接收代码字和R矩阵,通过将在R矩阵中的每个非0元素替换为一个值来产生第二Q矩阵,并且向R矩阵产生单元输出所述第二Q矩阵,其中所述值是通过将在具有被替换的非0元素的列中的、除了被替换的非0元素之外的所有非0元素和该代码字的同一列中的元素相加而获得的;
输出计算单元,用于从R矩阵产生单元接收R矩阵,并且通过相加R矩阵的每列的元素来确定一个代码比特,输出由c个代码比特组成的一个解码的代码字,
其中R矩阵产生单元从第二Q矩阵产生单元接收第二Q矩阵,产生第二R矩阵和向第二Q矩阵产生单元和输出计算单元输出第二R矩阵。
2.如权利要求1所述的低密度奇偶校验码解码装置,其中所述R矩阵产生单元包括:
矩阵元素检查单元,用于检查在第一Q矩阵的每行中非0的元素,并且确定第一最小值、第一最小值的位置和第二最小值;
矩阵元素确定单元,用于接收第一Q矩阵以及来自矩阵元素检查单元的第一Q矩阵的每行中的第一最小值、第一最小值的位置和作为第二个最小的值的第二最小值,其中如果位置不是第一Q矩阵的每行的非0元素的第一最小值的位置,则矩阵元素确定单元将所述元素替换为第一最小值,如果一个元素的位置与第一最小值相同,则将所述元素替换为第二最小值,并且产生R矩阵。
3.如权利要求1所述的低密度奇偶校验码解码装置,其中R矩阵产生单元和第二Q矩阵产生单元分别重复执行R矩阵产生操作和第二Q矩阵产生操作,并且输出计算单元输出第N个输入的R矩阵的解码代码字,其中N是等于或大于1的整数。
4.如权利要求1所述的低密度奇偶校验码解码装置,还包括:
奇偶校验存储单元,用于存储所述奇偶校验矩阵。
5.如权利要求2所述的低密度奇偶校验码解码装置,其中矩阵元素检查单元确定在第一Q矩阵的每行的非0元素值的绝对值中的第一最小值和第二最小值。
6.一种低密度奇偶校验码解码装置,它执行对于由具有通过信道发送的软值的c个代码比特组成的一个代码字的低密度奇偶校验码解码,所述装置包括:
第一Q矩阵产生单元,用于接收所述代码字和由0和1值组成的p×c奇偶校验矩阵,将代码字与由c个元素组成的奇偶校验矩阵的p行的每个相比较,将在p行的每个中的具有值1的元素替换为在与所述元素的位置对应的代码字的位置中的代码比特值,并且产生第一Q矩阵;
R矩阵产生单元,用于从第一Q矩阵产生单元接收第一Q矩阵,并且通过使用作为在每行中非0的元素中最小值的第一最小值、作为在同一行中第二个最小的值的第二最小值和第一Q矩阵的每行中的第一最小值的位置,将在行中非0的元素替换为除了要被替换的元素的值之外的剩余非0元素的最小值,并且产生R矩阵;
输出计算单元,用于从R矩阵产生单元接收R矩阵,并且通过将R矩阵的每列的元素相加而确定一个代码比特,输出由c个代码比特组成的解码代码字;
输出确定单元,用于从输出计算单元接收解码的代码字,并且通过使用奇偶校验矩阵确定是否所述解码的代码字的解码成功来确定是否输出所述解码的代码字;
第二Q矩阵产生单元,用于按照来自确定解码失败的输出确定单元的控制信号,接收代码字和来自R矩阵产生单元的R矩阵,通过将在R矩阵中的每个非0元素替换为一个值来产生第二Q矩阵,并且向R矩阵产生单元输出所述第二Q矩阵,其中所述值的获得是通过将在具有被替换的非0元素的列中的、除了被替换的非0元素之外的所有非0元素和在代码字P的同一列中的所述元素相加,
其中R矩阵产生单元从第二Q矩阵产生单元接收第二Q矩阵,产生第二R矩阵和向第二Q矩阵产生单元和输出计算单元输出第二R矩阵,并且输出计算单元向输出确定单元输出使用第二R矩阵解码的代码字。
7.如权利要求6所述的低密度奇偶校验码解码装置,其中R矩阵产生单元包括:
矩阵元素检查单元,用于检查在第一Q矩阵的每行中非0的元素,并且确定第一最小值、第一最小值的位置和第二最小值;
矩阵元素确定单元,用于接收第一Q矩阵以及来自矩阵元素检查单元的第一Q矩阵的每行中的第一最小值、第一最小值的位置和第二最小值,其中如果位置不是第一Q矩阵的每行的非0元素的第一最小值的位置,则矩阵元素确定单元将所述元素替换为第一最小值,如果一个元素的位置与第一最小值相同,则将所述元素替换为第二最小值,并且产生R矩阵。
8.如权利要求7所述的低密度奇偶校验码解码装置,其中矩阵元素确定单元将每个元素乘以一个预定的常数以产生R矩阵,通过(-1)k*s来确定预定的常数,其中所述常数s是通过将除了当前元素之外的在每行中的非0的元素值的符号相乘而获得的值,k是对应于在每行中的非0的元素的数量的值。
9.如权利要求6所述的低密度奇偶校验码解码装置,其中如果满足下列矩阵方程则输出确定单元确定解码成功,并且输出解码代码字:
H·M=0
其中,H表示p×c奇偶校验矩阵,M表示具有解码代码字的元素的列矩阵,0是零矩阵。
10.如权利要求6所述的低密度奇偶校验码解码装置,还包括:
奇偶校验存储单元,用于存储所述奇偶校验矩阵。
11.如权利要求7所述的低密度奇偶校验码解码装置,其中矩阵元素检查单元确定在第一Q矩阵的每行的非0元素值的绝对值中的第一最小值和第二最小值。
12.如权利要求9所述的低密度奇偶校验码解码装置,其中如果作为利用R矩阵确定是否解码成功的结果解码连续失败,则输出计算单元输出第N个输入的解码代码字,其中N是等于或大于1的整数。
13.一种低密度奇偶校验码解码方法,用于执行对于由通过信道发送的c个代码比特组成的一个代码字的低密度奇偶校验码解码,所述方法包括:
接收所述代码字和由0和1组成的p×c奇偶校验矩阵;
将代码字与所述奇偶校验矩阵的p行的每个相比较,所述行由c个元素组成;
将在p行的每个中的具有值1的每个元素替换为在与所述元素的位置对应的代码字的位置中的代码比特值;
产生第一Q矩阵;
通过使用作为在每行中非0的元素中最小值的第一最小值、作为在同一行中第二个最小的值的第二最小值和第一Q矩阵的每行中的第一最小值的位置,将在行中非0的元素替换为除了要被替换的元素的值之外的剩余非0元素的最小值,并且产生R矩阵;
通过相加R矩阵的每列的元素来确定一个代码比特,输出由c个代码比特组成的一个解码的代码字。
14.如权利要求13所述的低密度奇偶校验码解码方法,其中替换在行中的非0的每个元素包括:
检查在第一Q矩阵的每行中非0的元素,并且确定第一最小值、第一最小值的位置和第二最小值;
如果第一Q矩阵的每行的非0的至少一个元素的位置不是第一最小值的位置,则将所述至少一个元素替换为第一最小值,如果所述至少一个元素的位置与第一最小值相同,则将所述至少一个元素替换为第二最小值,并且产生R矩阵。
15.如权利要求13所述的低密度奇偶校验码解码方法,还包括:
通过将在R矩阵中的每个非0元素替换为一个值来产生第二Q矩阵,并且提供所述第二Q矩阵,其中所述值的获得是通过将在具有被替换的非0元素的列中的、除了被替换的非0元素之外的所有非0元素和在代码字P的同一列中的所述元素相加,其中
使用预定的频率来执行替换在行中的每个非0的元素、确定一个代码比特和产生第二Q矩阵,并且输出第N个输入的R矩阵的解码代码字,其中N是等于或大于1的整数。
16.如权利要求14所述的低密度奇偶校验码解码方法,其中在检查在第一Q矩阵的每行中的非0元素中,在第一Q矩阵的每行的非0元素的绝对值中确定第一最小值和第二最小值。
17.一种低密度奇偶校验码解码方法,用于低密度奇偶校验码解码通过信道发送的c个代码比特组成的一个代码字,所述方法包括:
接收所述代码字和由0和1值组成的p×c奇偶校验矩阵;
将所述代码字与奇偶校验矩阵的p行的每个相比较,所述行由c个元素组成;
将在p行的每个中的具有值1的元素替换为在与所述元素的位置对应的代码字的位置中的代码比特值;
产生第一Q矩阵;
通过使用作为在每行中非0的元素中最小值的第一最小值、作为在同一行中第二个最小的值的第二最小值和第一Q矩阵的每行中的第一最小值的位置,将在行中非0的每个元素替换为除了要被替换的元素的值之外的剩余非0元素的最小值和产生R矩阵;
通过将R矩阵的每列的元素相加而确定一个代码比特来计算由c个代码比特组成的解码的代码字;并且
使用奇偶校验矩阵确定是否所述解码的代码字的解码成功,如果解码成功,则输出所述解码的代码字。
18.如权利要求17所述的低密度奇偶校验码解码方法,其中所述替换在所述行中非0的每个元素包括:
检查在第一Q矩阵的每行中非0的元素,并且确定第一最小值、第一最小值的位置和第二最小值;
如果第一Q矩阵的每行的非0的至少一个元素的位置不是第一最小值的位置,则将所述至少一个元素替换为第一最小值,如果所述至少一个元素的位置与第一最小值相同,则将所述至少一个元素替换为第二最小值,并且产生R矩阵。
19.如权利要求17所述的低密度奇偶校验码解码方法,还包括:
如果确定解码失败,则通过将在R矩阵中的每个非0元素替换为一个值来产生第二Q矩阵,并且输出所述第二Q矩阵,其中所述值的获得是通过将在具有被替换的非0元素的列中的、除了被替换的非0元素之外的所有非0元素和在代码字P的同一列中的所述元素相加。
20.如权利要求17所述的低密度奇偶校验码解码方法,其中如果满足下列矩阵方程则解码成功,并且输出解码代码字:
H·M=0
其中,H表示p×c奇偶校验矩阵,M表示具有解码代码字的元素的列矩阵,0是零矩阵。
21.如权利要求18所述的低密度奇偶校验码解码方法,其中在检查在第一Q矩阵的每行中的非0元素中,在第一Q矩阵的每行的非0元素的绝对值中确定第一最小值和第二最小值。
22.如权利要求20所述的低密度奇偶校验码解码方法,其中在确定是否解码代码字的解码成功中,如果作为利用R矩阵确定是否解码成功的结果解码连续失败,则输出第N个输入的解码代码字,其中N是等于或大于1的整数。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR65658/02 | 2002-10-26 | ||
KR1020020065658A KR20040036460A (ko) | 2002-10-26 | 2002-10-26 | Ldpc 복호화 장치 및 그 방법 |
KR65658/2002 | 2002-10-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1499731A CN1499731A (zh) | 2004-05-26 |
CN100581064C true CN100581064C (zh) | 2010-01-13 |
Family
ID=36930004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200310104314A Expired - Fee Related CN100581064C (zh) | 2002-10-26 | 2003-10-24 | 低密度奇偶校验码解码装置和方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7120857B2 (zh) |
JP (1) | JP3727938B2 (zh) |
KR (1) | KR20040036460A (zh) |
CN (1) | CN100581064C (zh) |
TW (1) | TWI237952B (zh) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4224777B2 (ja) * | 2003-05-13 | 2009-02-18 | ソニー株式会社 | 復号方法および復号装置、並びにプログラム |
WO2005096509A1 (en) | 2004-03-31 | 2005-10-13 | Intel Corporation | Multi-threshold message passing decoding of low-density parity check codes |
US8209579B2 (en) | 2004-03-31 | 2012-06-26 | Intel Corporation | Generalized multi-threshold decoder for low-density parity check codes |
KR100762619B1 (ko) * | 2004-05-21 | 2007-10-01 | 삼성전자주식회사 | 저밀도 패리티 검사 코드를 이용한 복호화 장치 및 방법 |
US7581157B2 (en) | 2004-06-24 | 2009-08-25 | Lg Electronics Inc. | Method and apparatus of encoding and decoding data using low density parity check code in a wireless communication system |
CN102638275B (zh) * | 2004-06-24 | 2015-01-28 | Lg电子株式会社 | 无线通信系统中使用低密度奇偶校验码编码和解码数据的方法和装置 |
US7395490B2 (en) * | 2004-07-21 | 2008-07-01 | Qualcomm Incorporated | LDPC decoding methods and apparatus |
US7346832B2 (en) * | 2004-07-21 | 2008-03-18 | Qualcomm Incorporated | LDPC encoding methods and apparatus |
KR100918741B1 (ko) * | 2004-07-27 | 2009-09-24 | 삼성전자주식회사 | 이동 통신 시스템에서 채널 부호화 장치 및 방법 |
KR100739684B1 (ko) | 2004-08-05 | 2007-07-13 | 삼성전자주식회사 | 저밀도 패리티 체크 행렬 생성 장치 및 방법 |
US7143333B2 (en) * | 2004-08-09 | 2006-11-28 | Motorola, Inc. | Method and apparatus for encoding and decoding data |
AU2005272268B2 (en) * | 2004-08-10 | 2008-07-31 | Samsung Electronics Co., Ltd. | Apparatus and method for encoding and decoding a block low density parity check code |
KR101065693B1 (ko) | 2004-09-17 | 2011-09-19 | 엘지전자 주식회사 | Ldpc 코드를 이용한 부호화, 복호화 방법 및 부호화또는 복호화를 위한 ldpc 코드 생성 방법 |
CN100550655C (zh) * | 2004-11-04 | 2009-10-14 | 中兴通讯股份有限公司 | 一种低密度奇偶校验码的编码器/译码器及其生成方法 |
JP4551740B2 (ja) * | 2004-11-08 | 2010-09-29 | 株式会社東芝 | 低密度パリティチェック符号復号器及び方法 |
KR100641052B1 (ko) * | 2004-12-08 | 2006-11-02 | 한국전자통신연구원 | Ldpc 부호기 및 복호기, 및 ldpc 부호화 방법 및복호화 방법 |
US7343548B2 (en) * | 2004-12-15 | 2008-03-11 | Motorola, Inc. | Method and apparatus for encoding and decoding data |
US8438459B2 (en) | 2004-12-22 | 2013-05-07 | Lg Electronics Inc. | Apparatus and method for decoding using channel code |
WO2006073324A1 (en) | 2004-12-29 | 2006-07-13 | Intel Corporation | Channel estimation and fixed thresholds for multi-threshold decoding of low-density parity check codes |
CN101091320B (zh) * | 2004-12-29 | 2011-09-14 | 英特尔公司 | 用于通信信号的纠错的方法、装置和系统 |
TWI291290B (en) * | 2005-04-21 | 2007-12-11 | Univ Nat Chiao Tung | Method for updating check-node of low-density parity-check (LDPC) codes decoder and device using the same |
DE102005021321A1 (de) * | 2005-05-04 | 2006-11-09 | Siemens Ag | Verfahren und Vorrichtung zum Übertragen von Korrektursymbolen bei Verwendung eines systematischen Blockcodes |
JP2006340016A (ja) * | 2005-06-01 | 2006-12-14 | Toshiba Microelectronics Corp | 誤り訂正符号復号装置及びそれを用いた復号方法 |
KR100800775B1 (ko) * | 2005-07-27 | 2008-02-01 | 삼성전자주식회사 | 이동 통신 시스템에서 채널 부호화 장치 및 방법 |
EP2025062A1 (en) * | 2006-04-28 | 2009-02-18 | Intel Corporation | Multi-theshold message passing decoding of low density parity check codes using the min-sum principle |
US8504890B2 (en) * | 2006-12-17 | 2013-08-06 | Ramot At Tel Aviv University Ltd. | Scheduling for LDPC decoding |
TW200835167A (en) * | 2007-02-01 | 2008-08-16 | Realtek Semiconductor Corp | Searching circuit and method of low-density parity-check-code decoding unit |
US8418023B2 (en) | 2007-05-01 | 2013-04-09 | The Texas A&M University System | Low density parity check decoder for irregular LDPC codes |
US8700410B2 (en) * | 2009-06-18 | 2014-04-15 | Texas Instruments Incorporated | Method and system for lossless value-location encoding |
WO2013032156A1 (en) * | 2011-08-30 | 2013-03-07 | Samsung Electronics Co., Ltd. | Method and apparatus for transmitting and receiving information in a broadcasting/communication system |
KR101922990B1 (ko) * | 2011-11-11 | 2018-11-28 | 삼성전자주식회사 | 멀티미디어 통신 시스템에서 준순환 저밀도 패리티 검사 부호 송/수신 장치 및 방법 |
CN104424045B (zh) * | 2013-09-09 | 2017-07-28 | 群联电子股份有限公司 | 解码方法、存储器储存装置与非易失性存储器模块 |
KR102287616B1 (ko) * | 2015-02-16 | 2021-08-10 | 한국전자통신연구원 | 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 |
EP3652863B1 (en) | 2017-07-13 | 2023-09-06 | Huawei Technologies Co., Ltd. | Generalized low-density parity check codes (gldpc) |
KR102001407B1 (ko) * | 2017-11-22 | 2019-07-18 | 서울대학교산학협력단 | 패리티 검사 행렬에 기초한 오류 복원 기법을 이용하는 전자 서명 장치 및 방법 |
CN110768679B (zh) * | 2019-10-30 | 2023-08-22 | 湖南国科微电子股份有限公司 | 64进制ldpc的码字校验方法及系统 |
CN111740747B (zh) * | 2020-07-16 | 2023-10-31 | 周口师范学院 | 一种低秩循环矩阵的构造方法及其关联的多元ldpc码 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7000177B1 (en) * | 2000-06-28 | 2006-02-14 | Marvell International Ltd. | Parity check matrix and method of forming thereof |
US6567465B2 (en) * | 2001-05-21 | 2003-05-20 | Pc Tel Inc. | DSL modem utilizing low density parity check codes |
-
2002
- 2002-10-26 KR KR1020020065658A patent/KR20040036460A/ko not_active Application Discontinuation
-
2003
- 2003-09-26 US US10/670,779 patent/US7120857B2/en not_active Expired - Fee Related
- 2003-10-08 TW TW092127912A patent/TWI237952B/zh not_active IP Right Cessation
- 2003-10-10 JP JP2003352527A patent/JP3727938B2/ja not_active Expired - Fee Related
- 2003-10-24 CN CN200310104314A patent/CN100581064C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TW200412722A (en) | 2004-07-16 |
JP2004147318A (ja) | 2004-05-20 |
KR20040036460A (ko) | 2004-04-30 |
CN1499731A (zh) | 2004-05-26 |
TWI237952B (en) | 2005-08-11 |
US7120857B2 (en) | 2006-10-10 |
JP3727938B2 (ja) | 2005-12-21 |
US20040153959A1 (en) | 2004-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100581064C (zh) | 低密度奇偶校验码解码装置和方法 | |
CN103888148B (zh) | 一种动态阈值比特翻转的ldpc码硬判决译码方法 | |
CN106888026B (zh) | 基于lsc-crc译码的分段极化码编译码方法及系统 | |
KR100641052B1 (ko) | Ldpc 부호기 및 복호기, 및 ldpc 부호화 방법 및복호화 방법 | |
US8473806B1 (en) | Layered quasi-cyclic LDPC decoder with reduced-complexity circular shifter | |
CN101453297B (zh) | 低密度生成矩阵码的编码方法和装置、及译码方法和装置 | |
CN101032082B (zh) | 编码和解码数据的方法和设备 | |
CN1953336B (zh) | 在低密度奇偶校验解码器中更新校验节点的方法 | |
RU2391774C2 (ru) | Устройство декодирования и устройство приема | |
CN102138282B (zh) | 减小复杂性的ldpc解码器 | |
WO2010073922A1 (ja) | 誤り訂正符号化装置、復号装置、符号化方法、復号方法、及びそのプログラム | |
US8209581B2 (en) | Receiving apparatus and method and program for receiving and decoding a low density parity check code | |
KR101147768B1 (ko) | 채널 코드를 이용한 복호화 방법 및 장치 | |
Lewandowsky et al. | Optimum message mapping LDPC decoders derived from the sum-product algorithm | |
RU2440669C1 (ru) | Устройство декодирования, устройство хранения данных, система обмена данными и способ декодирования | |
KR20080030329A (ko) | 사전에 지정한 패리티를 검사한 결과를 이용해 ldpc코드를 부호화하는 방법 | |
CN111034055A (zh) | 在非二进制ldpc解码器中简化的校验节点处理 | |
EP2195928B1 (en) | Encoding method and device for tail-biting trellis ldpc codes | |
CN112889221A (zh) | 用于非二进制码的消息传递解码的校验节点处理单元中的偏移值确定 | |
KR20110114204A (ko) | 저밀도 패리티 체크 부호화 방법 및 이를 이용하는 저밀도 패리티 체크 인코더 | |
JP5523064B2 (ja) | 復号装置及び方法 | |
KR101267756B1 (ko) | 가변 부호화율 불규칙 반복 다상 누산 부호화 및 복호화 방법과 이를 위한 장치 | |
JP4755238B2 (ja) | 復号器 | |
JP2011160491A (ja) | 復号器 | |
CN113556136A (zh) | 一种gn陪集码译码方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100113 Termination date: 20131024 |