JPH10133903A - データ転送制御装置及び折返し試験方式 - Google Patents

データ転送制御装置及び折返し試験方式

Info

Publication number
JPH10133903A
JPH10133903A JP8288870A JP28887096A JPH10133903A JP H10133903 A JPH10133903 A JP H10133903A JP 8288870 A JP8288870 A JP 8288870A JP 28887096 A JP28887096 A JP 28887096A JP H10133903 A JPH10133903 A JP H10133903A
Authority
JP
Japan
Prior art keywords
signal
transmission
lines
control device
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8288870A
Other languages
English (en)
Inventor
Koichi Ito
幸一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP8288870A priority Critical patent/JPH10133903A/ja
Publication of JPH10133903A publication Critical patent/JPH10133903A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【課題】 従来のシリアルインターフェース信号線の折
返し試験方式では、常に同一のシリアル送信線と受信線
とを接続するだけであり、故障が検出できたとしても、
送信側の故障なのか受信側の故障なのかが判断できなか
った。 【解決手段】 送信した試験信号を受信して当該通信回
線の異常の有無を検出する比較器21を有する入出力制
御装置2と、前記試験信号を前記入出力制御装置2装置
に折返すことが可能な信号切換器57を有するデータ転
送制御装置4とを備える。前記データ転送制御装置4
は、それぞれ入出力制御装置2につながるシリアルイン
ターフェース信号線101a〜hを複数組収容し、一の
組の受信線で受信した試験信号をいずれかの組の送信線
を介して前記入出力制御装置2に送信することを特徴と
する折返し試験方式。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えばシリアルイ
ンターフェース信号線及び複数のチャネル装置を介して
接続されるデータ転送制御装置と入出力制御装置との間
で行われる信号の折り返し方式に関する。
【0002】
【従来の技術】従来、例えば汎用大型コンピュータチャ
ネルシステムでは、データ転送装置と、入出力処理装置
に制御されてデータ転送制御装置との間のデータやコマ
ンドの転送を行なうチャネル装置とが、シリアルインタ
ーフェース信号線で接続される場合がある。送信用信号
線と受信用信号線とが組になって構成されるシリアルイ
ンターフェース信号線は、コストの安さからしばしば利
用されるが、このシリアルインターフェース信号線でデ
ータ転送を行なう場合に、チャネル装置の送信用信号線
から送信した試験用信号を途中で折返して自チャネル装
置の受信用信号線からそのまま受信することが、システ
ムの診断のために行なわれている。この試験方式は折返
し試験と呼ばれる。
【0003】図6(a),(b)は、通常のデータの流
れと、上記の折返し試験を行なう際のデータの流れを比
較して表わす図である。この折返し試験を実現するため
には、受信装置であるデータ転送制御装置側に、受信し
た信号を送信用の信号線に送り返すための特別な機能を
有する信号折返し手段を必要とする。この従来の信号折
返し手段では、試験信号の折返しのルート、すなわち、
受信側と送信側を結ぶ論理的経路は、同一のシリアルイ
ンターフェース信号線に含まれる送信用信号線と受信用
信号線とに限られていた。
【0004】例えば、特開昭60−106247号公報
には、バス、S/P(シリアル/パラレル)変換回路、
バスで形成される折返しループを介してプロセッサに入
力されるデータと、送信した元のデータをとを比較し、
送受信回路の診断を行なう技術が開示されている。ま
た、特開昭58−137038号公報には、送信データ
ラインを受信データラインに選択的に接続し、これによ
り、端子、送信データライン、セレクタ、受信データラ
イン、および端子の経路からなる折返しループに試験信
号を送出して、シリアルインターフェースの診断を行な
う方式が開示されている。上記いずれの技術も、自装置
内部で折返し経路を設定し、シリアルインターフェース
の診断を行なうものである。
【0005】
【発明が解決しようとする課題】しかし、これら従来の
技術では、装置間を接続するシリアルインターフェース
信号線そのものの診断が行なえないという問題があっ
た。すなわち、シリアルインターフェース信号線に接続
される装置内部の診断結果が正常であっても、装置間を
接続するシリアルインターフェース信号線そのものが正
常かどうかは判断することができない。また、既述の信
号折返し手段を用いて、各装置間を接続するシリアルイ
ンターフェース信号線を折返し状態に設定できたとして
も、常に同一のシリアルインターフェースを構成する送
信用信号線と受信用信号線とを接続するだけであり、故
障が検出できたとしても、送信側の故障なのか受信側の
故障なのかが判断できないという問題があった。
【0006】そこで本発明の課題は、各信号線における
故障箇所をも特定できるような折返し試験を行なうこと
ができる、改良された信号の折り返し方式を提供するこ
とにある。
【0007】
【課題を解決するための手段】上記課題を解決するた
め、本発明のデータ転送制御装置は、送信した信号を折
り返し受信することで前記信号の同一性を診断する診断
手段に接続される装置であって、前記診断手段にそれぞ
れつながる送信線及び受信線の組を複数組収容するとと
もに、一の組の受信線で受信した信号を解析する信号解
析手段と、前記信号解析手段による解析結果に応じてい
ずれかの組の送信線を特定する送信先特定手段と、前記
送信先特定手段により特定された送信線を介して前記受
信した信号を前記診断手段へ送信する手段と、を有する
ことを特徴とする。
【0008】また、上記データ転送装置において、例え
ば前記送信先特定手段は、各組の受信線といずれかの組
の送信線とを選択的に導通させる信号切換器を含んで成
るものである。
【0009】さらに、上記データ転送装置において、例
えば前記受信した信号には前記信号切換器の入力元と出
力先の少なくとも一方を表わすヘッダ部が含まれてお
り、前記信号切換器は、前記ヘッダ部の内容に応じて任
意の受信線と送信線とを選択的に導通させるものであれ
ば前記信号切換器における信号折返し経路を、前記信号
切換器の入力元と出力先の組合せに応じて設定すること
ができる。一方、本発明の信号の折返し方式は、送信し
た信号を折り返し受信することで前記信号の同一性を診
断する診断手段と、受信した前記信号を前記診断手段に
対して折り返すデータ転送制御装置とを備えたシステム
における信号の折り返し方式であって、前記データ転送
制御装置が、それぞれ前記診断手段につながる送信線及
び受信線の組を複数組収容するとともに、一の組の受信
線で受信した信号を解析する信号解析手段と、前記信号
解析手段による解析結果に応じていずれかの組の送信線
を特定する送信先特定手段と、前記送信先特定手段によ
り特定された送信線を介して前記受信した信号を前記診
断手段へ送信する手段と、を有することを特徴とする。
【0010】上記信号の折返し方式において、例えば前
記送信先特定手段は、各組の受信線といずれかの組の送
信線とを選択的に導通させる信号切換器を含んで成るも
のである。また、上記信号の折返し方式において、例え
ば前記受信した信号には前記信号切換器の入力元と出力
先の少なくとも一方を表わすヘッダ部が含まれており、
前記信号切換器は、前記ヘッダ部の内容に応じて任意の
受信線と送信線とを選択的に導通させるものである。
【0011】
【発明の実施形態】以下、本発明の実施形態について図
面を参照して説明する。図1は、本実施形態の信号の折
返し方式の概要を表わすブロック図である。主記憶装置
1は、例えば、汎用大型コンピュータの入出力チャネル
システムに適用される記憶装置である。主記憶装置1
は、バスを介して、入出力制御装置2a及び2bに接続
されている。入出力制御装置2は、複数のチャネル装置
3a,b及び3c,dをそれぞれ制御する。
【0012】本実施形態において、入出力制御装置2
は、比較器21を有している。この比較器21は、送信
した信号と折り返して受信した信号を比較するもので、
入出力制御装置2は、両信号を比較することで信号の同
一性を診断する機能を有している。送受信データのバッ
ファリング及びデータ長のカウント管理等を行なう各チ
ャネル装置3a〜dは、データ転送制御装置4との間
で、送信線及び受信線の組からなる複数のシリアルイン
ターフェース信号線101a〜hを介して、データやコ
マンドの転送を行なう。データ転送制御装置4は、各シ
リアルインターフェース信号線の組に対応する数のデー
タバッファ42a〜d及びインターフェース制御部43
a〜dを備えて、周辺機器である入出力装置5との間で
データの転送制御を行なう。本実施形態において特徴的
な点は、データ転送制御装置4が信号切換器57を有し
て、任意のシリアルインターフェース信号線間で、信号
の折返し試験が行なえるようになっている点にある。
【0013】図2は、本実施形態で折返し試験を行なう
場合のデータの流れの概略を示す説明図である。主記憶
装置1から送信された試験用のデータは、入出力制御装
置2、第1のチャネル装置3aを介してデータ転送制御
装置4に送られる。試験用データは、信号切換器57で
折り返えされ、第2のチャネル装置3b、入出力制御装
置2を介して主記憶装置1に戻される。
【0014】以下に、このデータの流れの詳細を、チャ
ネル装置3の詳細構成を表わす図3、データ転送制御装
置4の部分の詳細を表わす図4をも参照しながら説明す
る。図3に示されるようにチャネル装置3は、入出力デ
ータのバッファリングを行なうためのデータバッファ3
0、ヘッダ・CRC生成回路36、P/S変換回路3
8、トランスミッタ39、レシーバ31、S/P変換回
路32、CRCチェック回路35を備え、データ転送制
御装置4との間で、シリアルインターフェース信号線1
01を介してデータの送受信を行なう。
【0015】一方、図4に示されるように、データ転送
制御装置4は、入力した信号を受け取るレシーバ51、
受け取った信号をS/P(シリアル/パラレル)変換す
るS/P変換回路52、S/P変換回路52の出力デー
タの正当性を判断するとともに、ヘッダ部の内容を解析
するヘッダ・CRCチェック回路55、S/P変換回路
の出力を入力とするループバックレジスタ53、ヘッダ
・CRC生成回路56、ループバックレジスタ53に書
込まれた内容により信号切換器57の入出力を切換える
デコーダ54、データバッファ42から読み出されたデ
ータを、各シリアルインターフェース信号線に対して切
換え出力可能に並列配置された出力部を持つ信号切換器
57、P/S変換を行なうP/S変換回路58、シリア
ル変換されたデータを光信号に変換してシリアルインタ
ーフェース信号線に送出するトランスミッタ59を、そ
れぞれ接続されるシリアルインターフェース信号線の数
に応じて備えている。
【0016】図5は、本実施形態において、シリアルイ
ンターフェース信号線101を介して送受信されるデー
タのフレーム構成例を表わす。シリアルインターフェー
ス信号線上のデータの授受は、10バイトのデータで構
成されるフレーム単位で行なわれる。図5(a)に示さ
れるように、フレームの先頭は、フレームの始まりであ
ることを示すキャラクタSOFである。次の1バイトは
ヘッダ部であり、フレームの属性、すなわちコマンドで
あるかデータであるか、ステータスであるか等を表わ
す。続く8バイトはデータであり、最後の1バイトはエ
ラーチェックコードである。エラーチェックには、通常
CRCが用いられる。最後にフレームの終りであること
を示すキャラクタEOFが付加される。フレームは、シ
リアルインターフェース信号線上では、1バイト(8ビ
ット)が10ビットに変換されて転送される。
【0017】以下に、本実施形態における試験データ信
号の流れを、図1及至図5を参照しながら説明する。ま
ず、チャネル装置3aを介して送信した信号が折り返さ
れて、チャネル装置3bを介して戻される場合について
説明する。
【0018】主記憶装置1から読み出されたパラレルデ
ータは、入出力制御装置2aによって、チャネル装置3
a内のデータバッファ30に書込まれる。ヘッダ・CR
C生成回路36aにより、ヘッダ部とCRCコードが付
加されて、図5bに示すフレーム構成をとる。具体的に
は、ヘッダ部は、シリアルインターフェース信号線10
1dへの折返し設定コマンドを含むものとされる。
【0019】8ビットのパラレルデータは、P/S変換
回路38aにより10ビットのシリアルデータに変換さ
れて、トランスミッタ39aに送られる。トランスミッ
タ39aは、電気信号を光信号に変換し、更に、SOF
とEOFを付加して、信号を、光ケーブルであるシリア
ルインターフェース信号線101aを介して、データ転
送制御装置4に送出する。
【0020】データ転送制御装置4に送られた光信号
は、レシーバ51aで受信され、電気信号に戻され、フ
レームからSOFとEOFが分離され、ヘッダ部とデー
タとCRCコードがS/P変換回路52aに送られる。
S/P変換回路52aは、10ビットのシリアルデータ
を8ビットのパラレルデータに復元する。ヘッダ・CR
Cチェック回路55aは、復元されたデータのCRCコ
ードの正当性をチェックするとともに、ヘッダ部を解析
して制御フレームであること(折返し設定コマンドを含
むものであること)を認識すると、ループバックレジス
タ53aに、ヘッダ部の8ビットを記憶させる。ループ
バックレジスタ53aに記憶されたヘッダ部は、さらに
デコーダ54で解析される。試験信号であるデータフレ
ームは、折返し設定コマンドを含むので(図5a及びb
参照)、デコーダ54aは信号切換器57の出力先をP
/S変換回路58bに設定するように切換える。
【0021】一方、入出力制御装置2aは、チャネル装
置3b、シリアルインターフェース信号線101cを介
して、図5dに示すデータフレームを、データ転送制御
装置4に対して送出する。データフレーム中のヘッダ部
は、レシーバ51b、S/P変換回路52b、ループバ
ックレジスタ53bを介して、デコーダ54cに送られ
る。解析の結果に従い、デコーダ54bは、信号切換器
57の入力元を、S/P変換回路52aの出力に設定す
るように切換える。
【0022】以上のようにして、データ転送制御装置4
内に、レシーバ51a、S/P変換回路52a、信号切
換器57、P/S変換回路58bを介してトランスミッ
タ59bに達する論理的経路が形成される。
【0023】同様にして、本実施形態においては、異な
る入出力制御装置2a及び2bに、それぞれ制御される
チャネル装置及びシリアルインターフェース信号線(例
えばチャネル装置3bと3C及びシリアルインターフェ
ース信号線101cと101f)との間で、試験信号の
折返し経路を形成することも可能である。また、本実施
形態においては、一のチャネル装置からシリアルインタ
ーフェース信号線を介して受信した試験信号を折返し
て、同一のチャネル装置を介して入出力制御装置に送り
返すこともできる。
【0024】さらに、本実施形態におけるデータ転送制
御装置4は、従来から用いられているデータ転送制御装
置としての通常の機能をも果たし得る。その場合は、デ
ータフレームのヘッダ部に、信号切換器57を初期設定
の状態に戻すコマンドを含めて送信する(図5c)。そ
うすると、信号切換器57は、入力元がデータバッファ
42になるように設定される。
【0025】本実施形態は以上のとおりであるが、本発
明は、上記実施形態に限定されるものではなく、その要
旨を逸脱しない範囲での構成変更が可能である。例えば
シリアルインターフェース信号線は、試験信号を伝送で
きればよいので、光ケーブルのほか、電気あるいは磁気
信号線を用いてもよい。
【0026】
【発明の効果】以上説明したように、本発明のデータ転
送制御装置では、受信した信号の内容を解析する解析手
段が、信号の同一性を診断する診断手段から一の組の受
信線を介して受信した信号の内容を解析して、送信先特
定手段が、その解析結果に応じていずれかの組の送信線
を特定し、特定した送信線を介して前記受信した信号を
前記同一性判断装置に送信することができるから、入出
力制御装置とデータ転送制御装置との間で任意の信号折
返し経路を設定することができるようになった。
【0027】また、上記構成を有するデータ転送装置を
含む本発明の信号の折返し方式では、試験用のデータを
含む信号を利用した試験を行ない、シリアルインターフ
ェース信号線そのものの異常をも診断することが可能と
なった。
【図面の簡単な説明】
【図1】本発明の一実施形態の概要を表わす構成図。
【図2】本実施形態による折返し試験の際のデータの流
れを示す説明図。
【図3】本実施形態で用いるチャネル装置の詳細構成
図。
【図4】本実施形態で用いるデータ転送制御装置の部分
構成図。
【図5】(a)は、本実施形態による試験信号のフレー
ム構成全般の説明図。(b)は、(a)における信号線
101c,dへの折返しコマンドのフレーム構成を表わ
す図。(c)は、(a)における初期状態設定コマンド
のフレーム構成を表わす図。(d)は、(a)における
信号線101e,fへの折返しコマンドのフレーム構成
を表わす図。
【図6】(a)は、従来のデータ転送の場合のデータの
流れを表わす図。(b)は、従来の試験方式を利用した
場合のデータの流れを表わす図。
【符号の説明】
1 主記憶装置 2a〜2b 入出力制御装置 3a〜3d チャネル装置 4 データ転送制御装置 5 入出力装置 31,51 レシーバ 32,52 S/P変換回路 35,55 ヘッダ・CRCチェック回路 36,56 ヘッダ・CRC生成回路 38,58 P/S変換回路 39,59 トランスミッタ 53 ループバックレジスタ 54 デコーダ

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 送信した信号を折り返し受信することで
    前記信号の同一性を診断する診断手段に接続される装置
    であって、前記診断手段にそれぞれつながる送信線及び
    受信線の組を複数組収容するとともに、 一の組の受信線で受信した信号を解析する信号解析手段
    と、 前記信号解析手段による解析結果に応じていずれかの組
    の送信線を特定する送信先特定手段と、 前記送信先特定手段により特定された送信線を介して前
    記受信した信号を前記診断手段へ送信する手段と、を有
    することを特徴とするデータ転送制御装置。
  2. 【請求項2】 前記送信先特定手段は、各組の受信線と
    いずれかの組の送信線とを選択的に導通させる信号切換
    器を含んで成ることを特徴とする請求項1記載のデータ
    転送制御装置。
  3. 【請求項3】 前記受信した信号には前記信号切換器の
    入力元と出力先の少なくとも一方を表わすヘッダ部が含
    まれており、前記信号切換器は、前記ヘッダ部の内容に
    応じて任意の受信線と送信線とを選択的に導通させるも
    のであることを特徴とする請求項2記載のデータ転送制
    御装置。
  4. 【請求項4】 送信した信号を折り返し受信することで
    前記信号の同一性を診断する診断手段と、受信した前記
    信号を前記診断手段に対して折り返すデータ転送制御装
    置とを備えたシステムにおける信号の折り返し方式であ
    って、 前記データ転送制御装置が、 それぞれ前記診断手段につながる送信線及び受信線の組
    を複数組収容するとともに、一の組の受信線で受信した
    信号を解析する信号解析手段と、前記信号解析手段によ
    る解析結果に応じていずれかの組の送信線を特定する送
    信先特定手段と、前記送信先特定手段により特定された
    送信線を介して前記受信した信号を前記診断手段へ送信
    する手段と、を有することを特徴とする信号の折り返し
    方式。
  5. 【請求項5】 前記送信先特定手段は、各組の受信線と
    いずれかの組の送信線とを選択的に導通させる信号切換
    器を含んで成ることを特徴とする請求項4記載の信号の
    折り返し方式。
  6. 【請求項6】 前記受信した信号には前記信号切換器の
    入力元と出力先の少なくとも一方を表わすヘッダ部が含
    まれており、前記信号切換器は、前記ヘッダ部の内容に
    応じて任意の受信線と送信線とを選択的に導通させるも
    のであることを特徴とする請求項5記載の信号の折り返
    し方式。
JP8288870A 1996-10-30 1996-10-30 データ転送制御装置及び折返し試験方式 Pending JPH10133903A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8288870A JPH10133903A (ja) 1996-10-30 1996-10-30 データ転送制御装置及び折返し試験方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8288870A JPH10133903A (ja) 1996-10-30 1996-10-30 データ転送制御装置及び折返し試験方式

Publications (1)

Publication Number Publication Date
JPH10133903A true JPH10133903A (ja) 1998-05-22

Family

ID=17735831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8288870A Pending JPH10133903A (ja) 1996-10-30 1996-10-30 データ転送制御装置及び折返し試験方式

Country Status (1)

Country Link
JP (1) JPH10133903A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464370B1 (ko) * 2002-02-22 2005-01-03 삼성전자주식회사 라인 인터페이스 장치에서 전송 모드 자동 설정 방법
JP2007514216A (ja) * 2003-11-14 2007-05-31 インテル コーポレイション 可変マッピングを備えたレーン検査
WO2012108023A1 (ja) * 2011-02-09 2012-08-16 富士通株式会社 情報処理装置、情報処理システム及びデータ転送方法
JP2017038807A (ja) * 2015-08-20 2017-02-23 株式会社オリンピア 遊技機

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464370B1 (ko) * 2002-02-22 2005-01-03 삼성전자주식회사 라인 인터페이스 장치에서 전송 모드 자동 설정 방법
JP2007514216A (ja) * 2003-11-14 2007-05-31 インテル コーポレイション 可変マッピングを備えたレーン検査
WO2012108023A1 (ja) * 2011-02-09 2012-08-16 富士通株式会社 情報処理装置、情報処理システム及びデータ転送方法
JPWO2012108023A1 (ja) * 2011-02-09 2014-07-03 富士通株式会社 情報処理装置、情報処理システム及びデータ転送方法
JP2017038807A (ja) * 2015-08-20 2017-02-23 株式会社オリンピア 遊技機

Similar Documents

Publication Publication Date Title
KR0137089B1 (ko) 고속 중계 처리 lan간 접속 장치
JPH10133903A (ja) データ転送制御装置及び折返し試験方式
JPH01140361A (ja) チャネル診断機能付データ処理システム
JP3037150B2 (ja) インタフェース診断システム
JP3549702B2 (ja) バス制御回路及びその試験方法
JP3082455B2 (ja) 媒体接続装置
JPH0376352A (ja) 擬似試験装置
JP2872118B2 (ja) 装置の試験方式
JP3678265B2 (ja) クロスバスイッチ装置及びその診断方法
KR100252917B1 (ko) 데이터전송장치의 변환인터페이스
KR20000066429A (ko) 공간 스위치 보드 상태 점검 방법
JPH04227131A (ja) 送受信試験回路
JPS63314939A (ja) データ伝送システムにおける異常検出方法
JPS58131844A (ja) デ−タ伝送装置
JPS6324745A (ja) 信号伝送路診断方法
JPH05100979A (ja) 通信制御用lsi
JP2002009872A (ja) データ伝送システム
JPH0750654A (ja) 通信機の試験方法
JP2001051868A (ja) デバック機構内蔵のデータ処理装置、ホストマシン、及び記録媒体
JPH1066108A (ja) クロスコネクト装置
JPS61227451A (ja) シリアルデ−タ通信制御用集積回路
JPH10285172A (ja) Atmスイッチ装置の診断方法及びatmスイッチ装置
JPH03187642A (ja) Iインタフェース加入者線試験方法
JPH03120932A (ja) 受信データ処理方式
JPH06244826A (ja) 伝送装置