JPH1012128A

JPH1012128A - 電界放出型冷陰極およびその製造方法

Info

Publication number: JPH1012128A
Application number: JP16213196A
Authority: JP
Inventors: Hisashi Takemura; 久武村; Masayuki Yoshiki; 政行吉木
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1996-06-21
Filing date: 1996-06-21
Publication date: 1998-01-16
Anticipated expiration: 2016-06-21
Also published as: FR2750247A1; US6031322A; JP3080004B2; KR980005144A

Abstract

(57)【要約】【課題】エミッタに接続された抵抗が放電等により高
電圧が印加された際に、抵抗値が変化しエミッタに大電
流が流れ素子が破壊されるのを防止することができる電
界放出型冷陰極およびその製造方法の提供。【解決手段】カソード電極に接続されたエミッタ８
と、該エミッタ８上に開口を有するように形成されたゲ
ート電極膜１０とを有する電界放出型冷陰極において、
カソード電極に接続されたシリコン基板１１とエミッタ
８との間に形成された第一導電型抵抗層２に、エミッタ
毎に分離されるようにエミッタ８を囲む溝（分離溝）６
を設けた電界放出型冷陰極。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電界放出型冷陰極
およびその製造方法に関し、エミッタに接続された抵抗
を有する電界放出型冷陰極及びその製造方法に関するも
のである。

【０００２】

【従来の技術】一般に電界放出型冷陰極は、コーン形状
の先鋭なエミッタと、このエミッタに近接して形成さ
れ、サブミクロンオーダの開口を有するゲート電極によ
り、エミッタ先端に高電界を集中し、真空中でエミッタ
先端から電子を放出させる素子として知られている。と
ころが従来の電界放出型冷陰極においては、エミッタと
ゲート電極間は、非常に近接しているために動作時のガ
スなどの影響により放電が起こりエミッタに大電流が流
れることにより、エミッタが溶融しエミッタとゲート電
極間が短絡する故障が生じる可能性があった。そこで、
このような故障を防止するための対策として、エミッタ
に抵抗層を直列に形成し放電時の電流を制御することに
よりエミッタの溶融破壊を防止できる素子が開発されて
いる。

【０００３】従来この種の電界放出型冷陰極の第一の例
（第一の従来例）としては、シリコンよりなるエミッタ
にエピ層からなる抵抗層を設けた構造のものであり、例
えば特開平５−３６３４５号公報に開示されているもの
である。図１３から図１４は、この第一の従来例の電界
放出型冷陰極の製造例を工程順に示した断面図である。
この第一の従来例の電界放出型冷陰極を製造するには、
まず、図１３（ａ）に示すようにカソード電極に接続さ
れるＮ型のシリコン基板４１上に低濃度のエピ層よりな
る抵抗層４２をエピタキシャル成長法により形成した
後、この抵抗層４２上に高濃度エピ層４３をエピタキシ
ャル成長法で形成し、さらにこの高濃度エピ層４３上に
酸化膜よりなるマスク膜４４を形成する。ついで、図１
３（ｂ）に示すようにマスク膜４４をパターニングした
後、これをマスクとして高濃度エピ層４３及び抵抗層４
２を等方的なドライエッチング法により凸形状に加工す
る。ついで、図１３（ｃ）に示すように、熱酸化を施し
酸化膜よりなる絶縁膜４５を形成すると同時に凸型の抵
抗層４２および高濃度エピ層４２を先鋭化する。

【０００４】ついで、図１４（ａ）に示すように電子ビ
ーム蒸着法により絶縁膜４６およびゲート電極膜４７を
シリコン基板４１の上方垂直方向から堆積する。ついで
図１４（ｂ）に示すように弗酸等により酸化膜をエッチ
ングする。この工程では酸化膜よりなるマスク膜４４及
び絶縁膜４６がエッチング除去されるためゲート電極膜
４７がリフトオフ・除去される。また、先鋭化した抵抗
層４２および高濃度エピ層４３の表面の絶縁膜４５が除
去されエミッタ４８が形成される。ついでゲート電極膜
４７をパターニングすると、図１４（ｃ）に示すような
第一の従来例の電界放出型冷陰極が得られる。このよう
にして個々のエミッタ４８に抵抗層４２が、その抵抗に
よりエミッタ４８の先端への電界集中を緩和し、エミッ
タ４８の破壊を防止する保護抵抗として働く素子として
形成されていた。

【０００５】また、図１５に従来の電界放出型冷陰極の
第二の例（第二の従来例）を示す。この第二の従来例の
電界放出型冷陰極は、エミッタに金属蒸着膜を用い、パ
ターニングされた抵抗層を設けた構造のものであり、例
えば、特開平７−９４０７６号公報に開示されているも
のである。この第二の従来例の電界放出型冷陰極は、図
１５に示すように絶縁性の基板５１と、この基板５１上
に選択的に形成され、カソード電極に接続されるカソー
ド導体５２と、このカソード導体５２に接続し分割され
て形成された抵抗層５３と、この抵抗層５３上に部分的
に形成された絶縁膜５４と、この絶縁膜５４上に形成さ
れたゲート導体５５と、このゲート導体５５の開口部に
露出した抵抗層５３上に形成された金属膜よりなる先鋭
なエミッタ５８から構成されてなるものである。ここで
の抵抗層５３はカソード導体５２に部分的に、例えば櫛
歯状に接続され、さらにブロック単位のエミッタ５８に
接続されている。

【０００６】この第二の従来例の電界放出型冷陰極にお
いては、エミッタ５８とゲート導体５５が短絡したとき
に、カソード導体５２に部分的に接続された抵抗層５３
が細い接続部から延びる櫛歯状部で溶融し、短絡したエ
ミッタブロックを分離できる。従って、短絡したエミッ
タブロックは動作しなくなるがその他のエミッタブロッ
クは影響なく動作することが可能となっている。

【０００７】

【発明が解決しようとする課題】しかしながら第二の従
来例の電界放出型冷陰極のように抵抗層５３上に複数個
のエミッタ５８を形成したフロック単位に抵抗層を形成
したものにおいては、エミッタ形成領域の面積やエミッ
タ数を大きくとる必要があり素子の微細化の障害とな
り、高周波動作等の素子特性の劣化、歩留まりの低下を
もたらすという問題があった。このような問題が起る理
由を以下に述べる。抵抗層５３を溶融させるためには、
カソード導体５２に接続される抵抗層５３の形状を細い
櫛歯状にし、且つ横方向にある程度距離が必要であり、
つまりエミッタ直下にも抵抗層５３はあるが実質的には
横方向の抵抗として機能している。従って、エミッタブ
ロック間にはエミッタピッチ以上の距離が必要なため素
子エミッタ面積を抑えるためにはブロック内のエミッタ
数を多くしブロック数を減らす必要があるが、ブロック
内のエミッタ数を増やすと破壊時の影響が大きくなるた
め全体のブロック数も増やす必要が生じる。このように
すると素子の面積が増大することになり、カソードとゲ
ート間の容量が増大し素子の高周波動作に影響が出るこ
とになる。また、エミッタ数が増えることはゴミ等によ
る歩留まりの低下も生じやすくなる。

【０００８】また、第二の従来例の電界放出型冷陰極に
おいては、エミッタ５８直下の抵抗が実質的には広がり
抵抗となるために高抵抗値が得られ難く、得られたとし
ても実質的に抵抗長の短い抵抗となり高電圧が印加され
たとき抵抗値が低下するという問題点があった。これは
エミッタ５８の下に形成された抵抗層５３がエミッタ５
８よりも大きく広がった構造であるため、個々のエミッ
タ５８に付随する抵抗値は、エミッタ５８から流れる電
流が広がり、実質的にはエミッタ５８直下の広がり抵抗
成分が主になる。従って、第二の従来例の電界放出型冷
陰極においては、エミッタ５８直下の抵抗値は小さく、
横方向の櫛歯状に形成された抵抗層５３の部分が実質的
な抵抗層として働いている。

【０００９】一方、前述の第一の従来例の電界放出型冷
陰極においては、抵抗層となる抵抗層４２をコーン部に
形成したことにより、この抵抗層４２内での電流広がり
はないため抵抗層としてコーン部の高さ分は働くことに
なる。しかしながら、コーン部の高さは数ミクロン以内
であり、微細化された素子はサブミクロン領域に入って
いる。そうすると抵抗層として寄与する領域の長さは高
々０．数ミクロンしかなく、ゲート・エミッタ間に１０
０Ｖ程度印加された状態でこの抵抗層両端に電圧がかか
ると、その間の電界強度は１０⁵Ｖ／ｃｍ以上となりア
バランシェ的な現象により抵抗値は低電流動作時の値よ
りも大きく低下し保護抵抗として働かなくなる。この抵
抗値の長さを延ばすために抵抗層４２を厚くコーン部よ
り下の領域に形成してもコーン部より下の領域では広が
り抵抗として見えるため大きな改善はできなかった。

【００１０】本発明は、上記事情に鑑みてなされたもの
で、（i）小型・軽量化、（ii）高速化、（iii）低消費
電力化、（iV）高集積化、（V）回路・装置構成簡略
化、（Vi）伝達効率向上、（Vii）セキュリティ向上な
どの特性性能向上させることができ、さらに（Viii）操
作性向上、（iｘ）生産性向上、（ｘ）保守性向上、
（ｘi）資源の最利用性などの信頼性を向上させること
ができ、特に、エミッタ数やエミッタ面積を増加するこ
となく、電界放出型冷陰極を構成する個々のエミッタに
破壊防止用の抵抗を形成し、その抵抗は放電等によるエ
ミッタ・ゲート短絡時に電圧に対してリニアリティが高
く抵抗値精度の高い電界放出型冷陰極およびその製造方
法を提供することにある。これにより障害なく微細化が
可能であるので余剰な容量の増加がなく、よって高速動
作が可能であり、また、個々のエミッタを高電圧動作時
にも保護できるようにし信頼性の向上を可能にすること
にある。

【００１１】

【課題を解決するための手段】請求項１記載の発明は、
カソード電極に接続されたエミッタと、該エミッタ上に
開口を有するように形成されたゲート電極とを有する電
界放出型冷陰極において、前記カソード電極と前記エミ
ッタとの間に第一導電型抵抗層が設けられ、該抵抗層は
少なくとも前記エミッタに接続された側で分離されてい
ることを特徴とする電界放出型冷陰極を前記課題の解決
手段とした。また、請求項２記載の発明は、絶縁膜が埋
設され、前記エミッタを囲む分離溝により、前記抵抗層
が分離されていることを特徴とする請求項１記載の電界
放出型冷陰極を前記課題の解決手段とした。また、請求
項３記載の発明は、第二導電型膜が埋設され、前記エミ
ッタを囲む分離溝により、前記抵抗層が分離されている
ことを特徴とする請求項１又は２記載の電界放出型冷陰
極を前記課題の解決手段とした。

【００１２】また、請求項４記載の発明は、前記分離溝
内に、これの少なくとも底部に接する第三導電型層が形
成されていることを特徴とする請求項２又は３記載の電
界放出型冷陰極を前記課題の解決手段とした。また、請
求項５記載の発明は、前記分離溝で囲まれた前記抵抗層
の横方向の幅よりも厚み方向の深さの方が大きいことを
特徴とする請求項１〜４のいずれかに記載の電界放出型
冷陰極を前記課題の解決手段とした。また、請求項６記
載の発明は、前記抵抗層が前記分離溝により前記エミッ
タ毎に分離されていることを特徴とする請求項１〜５の
いずれかに記載の電界放出型冷陰極を前記課題の解決手
段とした。

【００１３】また、請求項７記載の発明は、カソード電
極に接続されたエミッタと、該エミッタ上に開口を有す
るように形成されたゲート電極と、前記エミッタに接続
された抵抗層を有する電界放出型冷陰極の製造方法にお
いて、前記抵抗層を凸型に形成する工程と、前記抵抗層
に溝を形成する工程と、前記抵抗層を酸化し凸型の抵抗
層を先鋭化しエミッタを形成すると同時に溝の少なくと
も一部を埋設する工程を少なくとも備えることを特徴と
する電界放出型冷陰極の製造方法を前記課題の解決手段
とした。

【００１４】また、請求項８記載の発明は、カソード電
極に接続されたエミッタと、該エミッタ上に開口を有す
るように形成されたゲート電極と、前記エミッタに接続
された抵抗層を有する電界放出型冷陰極の製造方法にお
いて、前記抵抗層に溝を形成する工程と、前記溝を抵抗
層とエッチング速度が同じ第二導電型膜で前記溝を埋設
する工程と、前記抵抗層を凸型に形成しエミッタを形成
する工程とを少なくとも備えることを特徴とする電界放
出型冷陰極の製造方法を前記課題の解決手段とした。

【００１５】また、請求項９記載の発明は、カソード電
極に接続されたエミッタと、該エミッタ上に開口を有す
るように形成されたゲート電極と、前記エミッタに接続
された抵抗層を有する電界放出型冷陰極の製造方法にお
いて、前記抵抗層上のエミッタ形成領域上に選択的にマ
スク膜を形成する工程と、該マスク膜をマスクとして前
記抵抗層に異方性のエッチングを行いほぼ垂直の側壁を
有する凸型形状部を形成する工程と、前記抵抗層を酸化
し凸型形状部の段部近傍で酸化膜が薄くなるように加工
する工程と、前記凸型形状部の段部近傍の酸化膜を除去
しそれ以外の領域の酸化膜を残して溝形成領域を開口す
る工程と、前記溝形成領域に露出した前記抵抗層をエッ
チングし溝を形成する工程とを少なくとも備えることを
特徴とする電界放出型冷陰極の製造方法を前記課題の解
決手段とした。

【００１６】

【発明の実施の形態】以下、本発明の電界放出型冷陰極
の一実施形態について図面を参照して説明する。図１
は、本発明の電界放出型冷陰極の一実施形態の断面図で
ある。図２は、図１の実施形態の電界放出型冷陰極の平
面図である。図２中のＡ一Ａ線に沿った断面図が図１で
ある。この実施形態の電界放出型冷陰極は、電極に接続
するシリコン基板１上に、抵抗層（第一導電型抵抗層）
２の抵抗領域２ａとこの抵抗領域２ａを囲む埋設膜５が
埋め込まれた溝（分離溝）６が形成され、抵抗領域２ａ
上に先鋭なコーン形状のエミッタ８が形成され、このエ
ミッタ８を取り囲むように絶縁膜９及びゲート電極膜
（ゲート電極）１０が形成されている。前記ゲート電極
膜１０は、引き出し電極部とエミッタアレイ部よりな
り、エミッタ形成領域には開口部（開口）１０ａが形成
され、各開口部１０ａ内にエミッタ８がそれぞれ形成さ
れている。このエミッタ８はそれぞれ溝６で分離されて
おり、溝６で囲まれたエミッタ８に接続する領域が抵抗
領域２ａである。前記溝６に埋め込まれた埋設膜５は、
絶縁膜あるいは抵抗層２と逆の導電型の導電膜（第二導
電型膜）であり、溝６で囲まれた抵抗領域２ａは幅が狭
く深い形状が望ましい。

【００１７】本発明の実施形態の電界放出型冷陰極で
は、エミッタ９とカソード電極に接続されるシリコン基
板１との間に設けられた抵抗領域２ａが、溝６により電
気的に分離されているため、エミッタ８の電流制御は各
エミッタ毎に行うことが可能である。これにより、抵抗
層２を横方向ではなく深さ方向に形成できるため、エミ
ッタ領域が大きくなることはなく素子の微細化が障害無
く可能である。さらに抵抗層の幅が溝６で規定されてい
るため、エミッタ８からの電流が溝６内部で広がること
はない。このため、溝６内部での抵抗値は一様に制御で
きるため抵抗領域２ａにかかる電界強度分布も一様であ
る。従って、抵抗領域２ａの深さを制御することにより
抵抗領域２ａの両端にかかる電界強度を所望の値となる
ように設定することが容易に可能である。これにより抵
抗領域２ａにかかる電界強度を低く制御することがで
き、放電等によりゲートとエミッタ間が短絡状態となり
抵抗領域２ａ両端に高電圧が印加されても抵抗値が大き
く低下することはなく信頼性の高い素子形成が可能とな
る。

【００１８】次に、本発明の実施形態の電界放出型冷陰
極で形成した素子の動作特性を説明するために、図１の
電界放出型冷陰極の基板１とエミッタ８間に電圧を印加
した時に流れる電流値を測定することにより、電圧電流
特性を評価した結果を図３に示す。図３は、印加電圧
と、印加電圧２０Ｖでの電流値を１として規格化した相
対電流値との関係を示したグラフである。ここでの電圧
電流特性の評価は、エミッタと基板との間に設けられた
抵抗領域を電気的に分離する溝のある電界放出型冷陰極
と、比較のため溝のない電界放出型冷陰極について行っ
た。図３中、直線は溝のある構造のものであり、曲線
は溝のない構造のものである。

【００１９】図３に示した結果から明らかなように溝の
ない構造の電界放出型冷陰極は、印加電圧が増加すると
電流値は大幅に上昇するのに対して溝のある電界放出型
冷陰極は電流値が上昇する印加電圧値は１００Ｖ程度以
上の値に改善され１００Ｖ程度以下の動作領域では直線
的な電圧電流特性となっている。これは溝のない構造の
ものでは抵抗層のうち高抵抗領域として動作している領
域は、電流広がりによりエミッタの近傍の１μｍ程度以
下の領域であることが電流が上昇する値より推定でき
る。これに対して溝のある場合には、直線的な関係に電
流電圧特性があり一様な抵抗形成が可能となっているこ
とがわかる。

【００２０】（本発明の作用）本発明によればエミッタ
に接続される抵抗層をエミッタ直下の深さ方向に形成
し、溝により分離している。このため、抵抗形成領域が
平面上では必要なく素子の微細化に有効であり、溝で囲
まれた抵抗内の電流広がり効果を防止でき高抵抗を容易
に実現できるだけでなく、溝深さを所定以上の深さする
ことにより抵抗間にかかる電界強度を緩和することによ
り電圧依存性の小さい抵抗特性が得られる。また、半導
体材料によりエミッタと抵抗を形成する場合、溝の埋設
とエミッタの先鋭化を同時に酸化法により行うことによ
り工程の簡略化が可能となる。また、溝を抵抗層と同じ
エッチング速度を有する第二導電型膜（導電性埋設膜）
で埋設することにより、抵抗層を凸型に容易に加工でき
この際に溝部近傍の導電性埋設膜も抵抗層と同様の形状
（平坦形状）に加工でき、容易に素子の平坦化が可能と
なる。また、エミッタの周囲に酸化膜の膜厚差を利用し
て溝形成領域を形成することにより、溝形成リソグラフ
ィの工程が不要となり工程の簡略化が可能となるばかり
でなく、工ミッタ近傍にマージン無く溝を自己整合的に
形成できるため、素子の微細化が容易に可能となる。

【００２１】

【実施例】以下、本発明の電界放出型冷陰極およびその
製造方法の実施例について図面を参照して説明する。図
４（ａ）〜（ｄ）、図５（ａ）〜（ｄ）は本発明の電界
放出型冷陰極の第一の実施例を製造する工程順に示した
断面図である。第一の実施例の電界放出型冷陰極を製造
するには、まず、図４（ａ）に示すように約１０¹⁵ｃｍ
^-3以上の濃度のＮ型のシリコン基板１の表面に、例えば
エピタキシャル成長法により約１０¹⁴ｃｍ^-3の濃度のＮ
型のシリコン膜よりなる抵抗層２を約５μｍの厚さに形
成した後、絶縁膜９として例えば酸化膜を熱酸化法ある
いはＣＶＤ法で約５００ｎｍの膜厚に形成する。

【００２２】ついで、図４（ｂ）に示すように、レジス
ト等をパターニングし（図示略）絶縁膜９にエミッタ形
成領域を囲むマスクを形成した後に、異方性のエッチン
グ法により絶縁膜９をパターニングし、さらにレジスト
を除去後、絶縁膜９をマスクとして抵抗層（第一導電型
抵抗層）２とシリコン基板１を異方性エッチングにより
所定の深さ、例えばシリコン基板１に届く溝（分離溝）
６を例えば０．４μｍ〜２μｍ幅に形成し、絶縁性膜よ
りなる埋設膜（絶縁膜）５を溝６が埋設されるように形
成する。この埋設膜５は、例えばＢＰＳＧ膜（ボロン・
リン珪酸ガラス膜）等のリフロー性の膜を減圧ＣＶＤ法
により溝６の幅以上の膜厚に成長した後、１０００℃程
度の熱処理を施し埋設膜５を平坦化して形成する。な
お、ＢＰＳＧ膜の成長前に溝６の側壁を熱酸化して酸化
膜を形成しＢＰＳＧ膜からの不純物原子の拡散を抑制す
る方が望ましい。

【００２３】ついで、図４（ｃ）に示すように埋設膜５
及び絶縁膜９を例えばＣＨＦ₃等のガスを使用したプラ
ズマエッチング法によりエッチングし、絶縁膜９が例え
ば４００ｎｍ以上残るようにする。その後、図４（ｄ）
に示すように例えばＷあるいはＭｏ等の金属膜よりなる
ゲート電極膜をスパッタ法により約２００ｎｍ厚に形成
した後、レジスト等をマスクとしてゲート電極膜１０を
ＳＦ₆等でパターニングする。

【００２４】ついで、図５（ａ）に示すように、レジス
ト等をマスクとしてエミッタ形成領域のゲート電極膜
（ゲート電極）１０及び絶縁膜９を前者はＳＦ₆、後者
はＣＨＦ₃等のエッチングガス中で順次エッチングし、
抵抗層２が出する開口部１０ａを形成する。ついで、図
５（ｂ）に示すようにアルミニウムよりなる犠牲層１３
を垂直方向から所定の角度だけ傾けたななめ方向から電
子ビーム蒸着法により約１００ｎｍ厚に堆積する。この
工程では犠牲層１３は斜め上方向から堆積されるために
エミッタ形成領域となる露出した抵抗層２上には成膜せ
ず絶縁膜９の側壁およびゲート電極膜１０の側壁及び上
面に成膜される。

【００２５】ついで、例えばＭｏなどのエミッタ材料層
８ａを垂直方向から電子ビーム蒸着法により堆積する。
この工程で図５（ｃ）に示すように犠牲層１３及び抵抗
層２上にエミッタ材科層８ａは成長し、抵抗層２上の形
状はコーン形状となりエミッタ８が形成される。つい
で、リン酸等の溶液中で犠牲層１３をエッチング除去す
る。これにより犠牲層１３上のエミッタ材料層８ａはリ
フトオフされ、図５（ｄ）に示す電界放出型冷陰極が得
られる。

【００２６】前述のような電界放出型冷陰極の製造方法
により得られた電界放出型冷陰極にあっては、絶縁物で
埋設された溝６により各々のエミッタ８に接続された抵
抗層２は囲まれているため、この溝間の幅を決めること
により所望の幅以上にエミッタからの電流が広がること
がない。また、抵抗体がエミッタ８の下方の垂直方向に
延びた形状とできるため素子抵抗形成領域が平面上で必
要ない。これによって素子面積を増やすことなく抵抗値
の制御された高抵抗を接続したエミッタを有する素子を
容易に製造することができる。なお、この方法では溝６
の埋設に絶縁膜としてＢＰＳＧ膜を用いて説明したが、
この限りではなくノンドープの酸化膜を減圧成長で形成
して溝６を埋設しても良いし、熱酸化により溝６を閉じ
ても良いし、側壁に絶縁膜を形成した後、多結晶シリコ
ン膜で埋設し多結晶シリコン膜表面に絶縁膜を形成して
溝６を埋設してもかまわない。

【００２７】また、溝の深さはこの実施例ではシリコン
基板１に届くまで形成しているが、これは所望の強度以
下に抵抗層２にかかる電界がなればこの限りではなく抵
抗層２の途中までの深さでもかまわないし、抵抗層２と
してエピ層を形成せずシリコン基板１を抵抗層として形
成してもかまわない。また、エミッタ８の直下の抵抗層
２の溝６により囲まれる形状は、横方向の幅よりも縦方
向（厚み方向）の深さの方が長くなるように形成するこ
とにより電流の横広がりの効果よりも抵抗層２の深さ
（抵抗長）による抵抗値制御が主となり抵抗値の制御が
容易となる。この抵抗長は動作時の最大電界強度がアバ
ランシェ動作の生じない１０Ｖ／μｍ以下になるように
することが破壊のない動作に有効である。これらはこの
実施例だけではなく、後述する本発明の他の実施例にも
当てはまる。

【００２８】次に、本発明の電界放出型冷陰極の第二の
実施例について説明する。図６（ａ）〜（ｄ）、図７
（ａ）〜（ｃ）は本発明の電界放出型冷陰極の第二の実
施例を製造する工程順に示した断面図である。第二の実
施例の電界放出型冷陰極を製造するには、まず初めに図
６（ａ）に示すように、約１０¹⁵ｃｍ^-3以上の濃度のＮ
型のシリコン基板１の表面に、例えばエピタキシャル成
長法により約１０¹⁴ｃｍ^-3の濃度のＮ型のシリコン膜よ
りなる抵抗層（第一導電型抵抗層）２を約５μｍの厚さ
に形成した後、マスク膜２１として例えば酸化膜を熱酸
化法あるいはＣＶＤ法で約２００ｎｍの膜厚になるよう
に形成する。ついで、図６（ｂ）に示すようにレジスト
等（図示略）をマスクとしてマスク膜２１のエミッタ形
成領域以外の領域をＣＨＦ₃等で異方性のエッチングを
行い、さらにマスク膜２１をマスクとして例えばＳＦ₆
により等方的なエッチングを露出した抵抗層２に施し、
抵抗層２の形状を凸型に形成する。ここで形成された凸
型の抵抗層２の上部の幅は約２００ｎｍである。抵抗層
２のエッチング深さは約７００ｎｍである。

【００２９】ついで、図６（ｃ）に示すように例えばレ
ジストをマスクとして異方性エッチングを行い抵抗層２
及びシリコン基板１を垂直方向にエッチングし溝（分離
溝）６を約０．４μｍ幅に形成する。ついで、図６
（ｄ）に示すように熱酸化により抵抗層２及び露出した
シリコン基板１の表面を酸化した約４００ｎｍの酸化膜
よりなる絶縁膜２２を形成する。この酸化工程により、
凸型の抵抗層２の先端は先鋭化されると共に溝６の内部
にシリコン膜が酸化された絶縁膜２２が充填される。

【００３０】ついで、図７（ａ）に示すように電子ビー
ム蒸着法により垂直方向より、例えば酸化膜よりなる絶
縁膜２３を約２００ｎｍの膜厚に堆積し、さらに例えば
ＷあるいはＭｏ等によりなるゲート電極膜１０を約２０
０ｎｍの膜厚に堆積する。ついで、図７（ｂ）に示すよ
うに酸化膜よりなるマスク膜２１及びコーン上の抵抗層
２の側壁の絶縁膜２２を弗酸によりエッチング除去す
る。この工程でマスク膜２１上に堆積された絶縁膜２３
もエッチング除去されると共にゲート電極膜１０はリフ
トオフされエミッタとなる先鋭な抵抗層２が露出され
る。ついで、図７（ｃ）に示すようにゲート電極膜１０
をレジストマスク等を用いＳＦ₆等でパターニングし、
先鋭な抵抗層２にイオン注入などを必要に応じて行い低
抵抗化するか、あるいは金属膜を表面に選択的にコーテ
ィングするなどの方法によりコーン先端を低抵抗化しエ
ミッタ８を形成すると、第二の電界放出型冷陰極が得ら
れる。

【００３１】この第二の実施例の電界放出型冷陰極の製
造方法は、第一の実施例の電界放出型冷陰極の製造方法
がエミッタを金属材科で形成する方法であるのに対し
て、シリコンをエミッタとして形成できる方法である。
また、この第二の実施例では溝６の埋設をエミッタ８の
先鋭化工程と同時に行う方法を採ることにより工程の短
縮化が可能となっている。もちろん溝６の内部が酸化に
より埋設されない素子では、ＣＶＤ膜等により埋設する
ことも可能である。本実施例でも抵抗層２は絶縁膜で埋
設された溝６で囲まれているために安定な抵抗を実現で
きることはいうまでもない。

【００３２】次に本発明の電界放出型冷陰極の第三の実
施例について説明する。図８（ａ）〜（ｄ）、図９
（ａ）〜（ｄ）は本発明の電界放出型冷陰極の第三の実
施例を製造する工程順に示した断面図である。第三の実
施例の電界放出型冷陰極を製造するには、まず初めに図
８（ａ）に示すように約１０¹⁵ｃｍ^-3以上の濃度のＮ型
のシリコン基板１の表面に、例えばエピタキシャル成長
法により約１０¹⁴ｃｍ^-3の濃度のＮ型のシリコン膜より
なる抵抗層（第一導電型抵抗層）２を約５μｍの厚さに
形成した後、マスク膜２１として例えば酸化膜を熱酸化
法あるいはＣＶＤ法で約２００ｎｍの膜厚になるように
形成する。ついで図８（ｂ）に示すようにレジスト等
（図示略）をエミッタ形成領域を囲む溝形成領域に開口
部を有するようにパターニングしエッチングマスクを形
成した後、ＣＨＦ₃等を使用した異方性のエッチング法
によりマスク膜２１に開口を形成し抵抗層２を露出さ
せ、さらにレジストを除去後、マスク膜２１をマスクと
して抵抗層２とシリコン基板１を異方性エッチングによ
り所定の深さ例えばシリコン基板１に届く溝（分離溝）
６を例えば０．４μｍ〜２μｍの幅に形成し、ボロン原
子を添加した多結晶シリコン膜よりなる導電性埋設膜２
４を２μｍ厚となるように減圧ＣＶＤ法により堆積す
る。

【００３３】ついで、図８（ｃ）に示すように多結晶シ
リコンによる導電性埋設膜２４をＳＦ₆等でマスク膜２
１が露出し溝６上部にほぼ揃うまでエッチバックする。
ついで、図８（ｄ）に示すようにレジスト等（図示略）
をマスクとしてマスク膜２１のエミッタ形成領域以外の
領域をＣＨＦ₃等で異方性のエッチングを行い、さらに
マスク膜２１をマスクとして例えばＳＦ₆により等方的
なエッチングを露出した抵抗層２及び多結晶シリコン膜
よりなる導電性埋設膜（第二導電型膜）２４に施し、抵
抗層２の形状を凸型に形成すると共に溝６近傍の導電性
埋設膜２４と抵抗層２の表面を平坦にする。ここで形成
された凸型の抵抗層２の上部の幅は約１００ｎｍであ
る。抵抗層２及び導電性埋設膜２４のエッチング深さは
共に約７００ｎｍである。

【００３４】ついで、図９（ａ）に示すように熱酸化に
より抵抗層２及び導電性埋設膜２４を酸化し約１００ｎ
ｍの酸化膜よりなる絶縁膜２２を形成する。この酸化工
程で凸型の抵抗層２の先端は先鋭化される。ついで、図
９（ｂ）に示すように電子ビーム蒸着法により垂直方向
より例えば酸化膜よりなる絶縁膜２３を約４００ｎｍの
膜厚に堆積し、さらに例えばＷあるいはＭｏ等によりな
るゲート電極膜１０を約２００ｎｍの膜厚に堆積する。
ついで、図９（ｃ）に示すように酸化膜よりなるマスク
膜２１及びコーン上の抵抗層２の側壁の絶縁膜２２を弗
酸によりエッチング除去する。この工程でマスク膜２１
上に堆積された絶縁膜２３もエッチング除去されると共
にゲート電極膜１０はリフトオフされエミッタとなる先
鋭な抵抗層２が露出される。ついでゲート電極膜１０を
レジストマスク等を用いＳＦ₆等でパターニングし、先
鋭な抵抗層２にイオン注入などを必要に応じて行って低
抵抗化し、コーン先端を低抵抗化しエミッタ８を形成す
ると、第三の実施例の電界放出型冷陰極が得られる。コ
ーン先端の低抵抗化は、金属膜を選択的にコーティング
する方法で行っても良い。

【００３５】この第三の実施例の電界放出型冷陰極の製
造方法では、溝６内部を第二の実施例で示した絶縁膜で
埋設する方法ではなく、シリコンとエッチングレートが
ほぼ同程度に設定できる多結晶シリコン膜等の導電性膜
とすることにより表面の平坦化が容易であり、さらに抵
抗層２を凸型に形成する前に溝６を開口し埋設するため
に、第一の実施例よりも広い幅の溝埋設に対応できる利
点がある。また、溝６の埋設をボロン原子を添加した多
結晶シリコン膜を用いることにより各々のエミッタに接
続する抵抗層２の幅はＮ型の抵抗層２とＰ型の導電性埋
設膜２４のＰＮ接合部で規定される。従って、図８〜図
９中には図示していないが溝６中の導電性埋設膜２４か
ら抵抗層２中へボロン原子を拡散して溝６周囲にＰ型の
ボロン原子拡散層を形成することも可能であるため、溝
形成後でも熱処理工程により実質的な抵抗層幅が制御で
きるという利点がある。

【００３６】次に、本発明の電界放出型冷陰極の第四の
実施例について説明する。図１０（ａ）〜（ｄ）、図１
１（ａ）〜（ｄ）は本発明の電界放出型冷陰極の第四の
実施例を製造する工程順に示した断面図である。第四の
実施例の電界放出型冷陰極を製造するには、まず初めに
図１０（ａ）に示すように、約１０¹⁵ｃｍ^-3以上の濃度
のＮ型のシリコン基板１の表面に、例えばエピタキシャ
ル成長法により約１０¹⁴ｃｍ^-3の濃度のＮ型のシリコン
膜よりなる抵抗層（第一導電型抵抗層）２を約５μｍの
厚さに形成した後、マスク膜２１として例えば酸化膜を
熱酸化法あるいはＣＶＤ法で約２００ｎｍの膜厚になる
ように形成する。ついで図１０（ｂ）に示すようにレジ
スト等（図示略）をマスクとしてマスク膜２１のエミッ
タ形成領域以外の領域をＣＨＦ₃等で異方性のエッチン
グを行い、さらにマスク膜２１をマスクとして例えばＳ
Ｆ₆により等方的なエッチングを露出した抵抗層２に施
し、抵抗層２の形状を凸型に形成する。さらに異方性エ
ッチングによりマスク膜２１をマスクとして抵抗層２を
垂直方向にエッチングする。これにより、抵抗層２の凸
部端２ｂの形状はほぼ垂直に立ち上がる。

【００３７】ついで、図１０（ｃ）に示すように熱酸化
法により約２００ｎｍの酸化膜２５を形成する。この工
程で酸化膜２５の形状は、平坦部２ｄ及び凸部（垂直の
側壁を有する凸型形状部）２ｃの側壁部はほぼ同じ膜厚
となるが垂直な形状の凸部端（段部近傍）２ｂでは膜厚
が薄く形成される。ついで図１０（ｄ）に示すように異
方性のエッチングにより酸化膜２５を１００ｎｍ程度エ
ッチングする。これにより凸部端２ｂの酸化膜２５は薄
いため除去され、ここが溝形成領域２６となり、それ以
外の領域には１００ｎｍ程度の酸化膜２５ａがマスク膜
として残っている。

【００３８】ついで、図１１（ａ）に示すように、酸化
膜２５ａ及びマスク膜２１をマスクとして溝形成領域２
６に露出した抵抗層２及びシリコン基板１を異方性エッ
チングにより垂直の溝（分離溝）６を形成する。この
後、熱酸化により構６内部を酸化膜で埋設すると共に酸
化膜２５、２５ａを厚い酸化膜よりなる絶縁膜２２に変
える。この工程で凸部の抵抗層２は完全に先鋭化され
る。ついで図１１（ｂ）に示すように、電子ビーム蒸着
法により垂直方向より例えば酸化膜よりなる絶縁膜２３
を約４００ｎｍの膜厚に堆積し、さらに例えばＷあるい
はＭｏ等にょりなるゲート電極膜１０を約２００ｎｍの
膜厚に堆積する。

【００３９】ついで図１１（ｃ）に示すように、酸化膜
よりなるマスク膜２１及びコーン上の抵抗層２の側壁の
絶縁膜２２を弗酸によりエッチング除去する。この工程
でマスク膜２１上に堆積された絶縁膜２３もエッチング
除去されると共にゲート電極膜１０はリフトオフされ、
エミッタ８が形成される。ついで、図１１（ｄ）に示す
ようにゲート電極膜１０をレジストマスク等を用いＳＦ
₆等でパターニングして電界放出型冷陰極が形成され
る。ここで、エミッタ８にはイオン注入などを行い低抵
抗化してもいいし、金属膜をコーティングしてコーン部
の低抵抗化あるいは表面材料の仕事関数低減を図っても
よい。

【００４０】この第四の実施例の電界放出型冷陰極の製
造方法においては、溝６の開口のためのマスク膜形成工
程を自己整合的に行うことが可能であり、溝形成のため
のフォトリソグラフィ工程が必要なくなる利点がある。
さらにエミッタ８の形成領域の凸部端２ｂに溝を形成で
きエミッタと溝間のマージンをなくすことができるた
め、溝で囲まれた抵抗層２の幅を低減できる効果もあ
る。

【００４１】次に本発明の電界放出型冷陰極の第五の実
施例について説明する。図１２は本発明の電界放出型冷
陰極の第五の実施例を示す断面図である。この第五の実
施例の電界放出型冷陰極は、図４〜図５で説明した第一
の実施例の電界放出型冷陰極の溝（分離溝）６の底部に
Ｐ型層（第三導電型層）３１を形成したものである。こ
の第五の実施例の電界放出型冷陰極の製造する方法とし
ては、例えば、図４（ｂ）に示す工程で溝６を形成し埋
設膜５を堆積する前に、例えば７０ｋｅＶのイオン注入
で約１０¹⁴ｃｍ^-3の濃度となるようにボロン原子をＮ型
のシリコン基板１中に添加する工程を追加する以外は第
一の実施例の電界放出型冷陰極を製造する方法と同様に
して製造することができる。なおこの第五の実施例では
第一の実施例を参照しているが他の実施例でも溝を形成
した後、イオン注入などの方法を適用することにより同
様に溝の底部にＰ型層を形成できる。

【００４２】この第五の実施例の電界放出型冷陰極にあ
っては、特に、溝６の底部にＰ型層３１を形成すること
により、Ｐ型層３１が抵抗長を決めるのに寄与し、エミ
ッタ直下の抵抗層２の長さを溝深さ以上にすることが可
能である。さらにＰ型層３１の幅を拡散等の工程により
変えることにより、抵抗層の幅を変え抵抗値を制御する
ことも可能となる。

【００４３】

【発明の効果】以上説明したように本発明は、エミッタ
直下に溝（分離溝）あるいは溝と拡散層で囲まれた抵抗
層を有する電界放出型冷陰極を形成したものである。本
発明の第１の効果としては、電圧に対して抵抗値変動の
少ない安定な抵抗を形成できることである。これによ
り、放電等によりエミッタがゲート電極に短絡状態とな
りエミッタに数１０Ｖ以上の高電圧が印加されても、電
圧に依存しない安定な抵抗により高電流が流れるのを抑
制し、エミッタやゲート材料が変形するのを防止できる
ようになる。この電圧に対して抵抗値変化の小さい電圧
に対するリニアリティの高い抵抗を形成できる理由は、
エミッタ直下の抵抗をエミッタを囲む溝あるいは溝と拡
散層で囲まれた領域に形成しているからである。つま
り、抵抗の周囲を溝で囲むことによりエミッタから流れ
る電流が広がることがないため溝で囲まれた領域の抵抗
値は一定の値となり、広がり分による抵抗値低下現象や
抵抗値の深さ方向での変化により生じていた局所的な電
界集中による抵抗値減少が生じなくなる効果があるから
である。これにより、例えば１０μｍの深さの溝で囲ま
れた抵抗層を形成した場合、１００Ｖ以上のリニアリテ
ィを持った抵抗が得られるため、抵抗値を１００ＫΩと
なるようにした場合、ゲート電極とエミッタ間の電圧が
１００Ｖ程度では、流れる電流値は素子破壊の無い１ｍ
Ａ以下となる。

【００４４】次に、本発明の電界放出型冷陰極の第二の
効果としては、素子に抵抗領域が必要でなく微細化が可
能となることである。これにより、エミッタ領域、ゲー
ト領域の平面上の面積が微細化されることにより、寄生
容量、寄生抵抗の低減が可能となり素子の高速動作が可
能となる。この素子の微細化が可能となる理由はエミッ
タに接続する抵抗層をエミッタ直下に形成することによ
り、抵抗形成領域が平面上で必要なくなるためとそれに
よりエミッタ個々に抵抗を形成できるためエミッタのブ
ロック化等も必要ないため付加的な抵抗、配線及びコン
タクト領域面積が必要なくなるためである。また、抵抗
を分離する溝は容易にエミッタ間に形成できエミッタ端
とのマージン無く形成できるため、素子の微細化を容易
にできるためである。

【００４５】次に、本発明の第三の効果としては、製造
工程の簡略化が可能であることである。この理由は、ま
た、半導体材料によりエミッタと抵抗を形成する場合、
溝の埋設とエミッタの先鋭化を同時に酸化法により行う
ことにより工程の簡略化が可能となるからである。ま
た、溝を抵抗層と同じエッチング速度を有する第二導電
型膜（導電性埋設膜）で埋設することにより、抵抗層を
凸型に容易に加工できこの際に溝部近傍の導電性埋設膜
も抵抗層と同様の形状（平坦形状）に加工でき、容易に
素子の平坦化が可能となるからである。また、エミッタ
の周囲に酸化膜の膜厚差を利用して溝形成領域を形成す
ることにより、溝形成リソグラフィの工程が不要となり
工程の簡略化が可能となるばかりでなく、エミッタ近傍
にマージン無く溝を自己整合的に形成できるため、素子
の微細化が容易に可能となる。

【００４６】従って、本発明によれば、（i）小型・軽
量化、（ii）高速化、（iii）低消費電力化、（iV）高
集積化、（V）回路・装置構成簡略化、（Vi）伝達効率
向上、（Vii）セキュリティ向上などの特性性能向上さ
せることができ、さらに（Viii）操作性向上、（iｘ）
生産性向上、（ｘ）保守性向上、（ｘi）資源の最利用
性などの信頼性を向上させることができ、特に、エミッ
タ数やエミッタ面積を増加することなく、電界放出型冷
陰極を構成する個々のエミッタに破壊防止用の抵抗が形
成されており、その抵抗は放電等によるエミッタ・ゲー
ト短絡時に電圧に対してリニアリティが高く抵抗値精度
の高い電界放出型冷陰極およびその製造方法を提供する
ことができ、これにより障害なく微細化が可能であるの
で余剰な容量の増加がなく、よって高速動作が可能であ
り、また、個々のエミッタを高電圧動作時にも保護でき
るので信頼性が向上するという利点がある。

【図面の簡単な説明】

【図１】本発明の一実施形態の電界放出型冷陰極を示
す断面図である。

【図２】本発明の一実施形態の電界放出型冷陰極を示
す平面図である。

【図３】本発明の一実施形態の溝を有する電界放出型
冷陰極の抵抗の電圧電流特性と、比較としての溝を有し
ない電界放出型冷陰極の抵抗の電圧電流特性を示すグラ
フである。

【図４】（ａ）〜（ｄ）は本発明の第一の実施例の電
界放出型冷陰極の製造方法の例を工程順に示した断面図
である。

【図５】（ａ）〜（ｄ）は本発明の第一の実施例の電
界放出型冷陰極の製造方法の例を工程順に示す断面図で
ある。

【図６】（ａ）〜（ｄ）は本発明の第二の実施例の電
界放出型冷陰極の製造方法の例を工程順に示した断面図
である。

【図７】（ａ）〜（ｃ）は本発明の第二の実施例の電
界放出型冷陰極の製造方法の例を工程順に示した断面図
である。

【図８】（ａ）〜（ｄ）は本発明の第三の実施例の電
界放出型冷陰極の製造方法の例を工程順に示した断面図
である。

【図９】（ａ）〜（ｄ）は本発明の第三の実施例の電
界放出型冷陰極の製造方法の例を工程順に示した断面図
である。

【図１０】（ａ）〜（ｄ）は本発明の第四の実施例の
電界放出型冷陰極の製造方法の例を工程順に示した断面
図である。

【図１１】（ａ）〜（ｄ）は本発明の第四の実施例の
電界放出型冷陰極の製造方法の例を工程順に示した断面
図である。

【図１２】本発明の電界放出型冷陰極の第五の実施例
を示す断面図である。

【図１３】（ａ）〜（ｃ）は第一の従来例の電界放出
型冷陰極の製造例を工程順に示した断面図である。

【図１４】（ａ）〜（ｃ）は第一の従来例の電界放出
型冷陰極の製造例を工程順に示した断面図である。

【図１５】第二の従来例の電界放出型冷陰極を示す断
面図である。

【符号の説明】

１・・・シリコン基板、２・・・抵抗層（第一導電型抵抗
層）、２ａ・・・抵抗領域、２ｂ・・・凸部端、２ｃ・・・凸部
（垂直の側壁を有する凸型形状部）、２ｄ・・・平坦部、
５・・・埋設膜、６・・・溝（分離溝）、８・・・エミッタ、８
ａ・・・エミッタ材料層、９・・・絶縁膜、１０・・・ゲート電
極膜、１０ａ・・・開口部（開口）、１３・・・犠牲膜、２１
・・・マスク膜、２２・・・絶縁膜、２３・・・絶縁膜、２４・・・
導電性埋設膜（第二導電型膜）、２５・・・酸化膜、２５
ａ・・・酸化膜、２６・・・溝形成領域、３１・・・Ｐ型層（第
三導電型層）。

Claims

【特許請求の範囲】

【請求項１】カソード電極に接続されたエミッタと、
該エミッタ上に開口を有するように形成されたゲート電
極とを有する電界放出型冷陰極において、前記カソード
電極と前記エミッタとの間に第一導電型抵抗層が設けら
れ、該抵抗層は少なくとも前記エミッタに接続された側
で分離されていることを特徴とする電界放出型冷陰極。
【請求項２】絶縁膜が埋設され、前記エミッタを囲む
分離溝により、前記抵抗層が分離されていることを特徴
とする請求項１記載の電界放出型冷陰極。
【請求項３】第二導電型膜が埋設され、前記エミッタ
を囲む分離溝により、前記抵抗層が分離されていること
を特徴とする請求項１又は２記載の電界放出型冷陰極。
【請求項４】前記分離溝内に、これの少なくとも底部
に接する第三導電型層が形成されていることを特徴とす
る請求項２又は３記載の電界放出型冷陰極。
【請求項５】前記分離溝で囲まれた前記抵抗層の横方
向の幅よりも厚み方向の深さの方が大きいことを特徴と
する請求項１〜４のいずれかに記載の電界放出型冷陰
極。
【請求項６】前記抵抗層が前記分離溝により前記エミ
ッタ毎に分離されていることを特徴とする請求項１〜５
のいずれかに記載の電界放出型冷陰極。
【請求項７】カソード電極に接続されたエミッタと、
該エミッタ上に開口を有するように形成されたゲート電
極と、前記エミッタに接続された抵抗層を有する電界放
出型冷陰極の製造方法において、前記抵抗層を凸型に形成する工程と、前記抵抗層に溝を
形成する工程と、前記抵抗層を酸化し凸型の抵抗層を先
鋭化しエミッタを形成すると同時に溝の少なくとも一部
を埋設する工程を少なくとも備えることを特徴とする電
界放出型冷陰極の製造方法。
【請求項８】カソード電極に接続されたエミッタと、
該エミッタ上に開口を有するように形成されたゲート電
極と、前記エミッタに接続された抵抗層を有する電界放
出型冷陰極の製造方法において、前記抵抗層に溝を形成する工程と、前記溝を抵抗層とエ
ッチング速度が同じ第二導電型膜で前記溝を埋設する工
程と、前記抵抗層を凸型に形成しエミッタを形成する工
程とを少なくとも備えることを特徴とする電界放出型冷
陰極の製造方法。
【請求項９】カソード電極に接続されたエミッタと、
該エミッタ上に開口を有するように形成されたゲート電
極と、前記エミッタに接続された抵抗層を有する電界放
出型冷陰極の製造方法において、前記抵抗層上のエミッタ形成領域上に選択的にマスク膜
を形成する工程と、該マスク膜をマスクとして前記抵抗
層に異方性のエッチングを行いほぼ垂直の側壁を有する
凸型形状部を形成する工程と、前記抵抗層を酸化し凸型
形状部の段部近傍で酸化膜が薄くなるように加工する工
程と、前記凸型形状部の段部近傍の酸化膜を除去しそれ
以外の領域の酸化膜を残して溝形成領域を開口する工程
と、前記溝形成領域に露出した前記抵抗層をエッチング
し溝を形成する工程とを少なくとも備えることを特徴と
する電界放出型冷陰極の製造方法。