JP3178600B2 - 電界放出型冷陰極 - Google Patents

電界放出型冷陰極

Info

Publication number
JP3178600B2
JP3178600B2 JP31429898A JP31429898A JP3178600B2 JP 3178600 B2 JP3178600 B2 JP 3178600B2 JP 31429898 A JP31429898 A JP 31429898A JP 31429898 A JP31429898 A JP 31429898A JP 3178600 B2 JP3178600 B2 JP 3178600B2
Authority
JP
Japan
Prior art keywords
trench
cold cathode
field emission
emission cold
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31429898A
Other languages
English (en)
Other versions
JP2000149763A (ja
Inventor
美徳 富張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP31429898A priority Critical patent/JP3178600B2/ja
Publication of JP2000149763A publication Critical patent/JP2000149763A/ja
Application granted granted Critical
Publication of JP3178600B2 publication Critical patent/JP3178600B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電界放出型冷陰極
に関し、特にシリコン基板上に形成されたエミッタ(陰
極)とゲート電極との間に電界を印加することにより陰
極を加熱することなく電子を放出させることができる電
界放出型冷陰極に関するものである。
【0002】
【従来の技術】図5は、この種従来の電界放出型冷陰極
の主要部を示す断面図である(以下、従来例1とい
う)。図5に示されるように、従来例1では、n型シリ
コン基板101上に、複数のエミッタティップ102
と、エミッタティップ形成領域に開口を有する絶縁体層
104が設けられている。そして、絶縁体層104上に
は、複数のエミッタティップ102の先端から放出され
る電子群の通過のための開口部を有するゲート電極10
5が設けられている。
【0003】ここで、n型シリコン基板101とエミッ
タティップ102とは電気的に接続されており、シリコ
ン基板およびエミッタティップ102とゲート電極10
5の間には、ゲート電極を正に約100Vの直流電圧が
印加される。n型シリコン基板101とゲート電極10
5の間は約1μm、ゲート電極の開口径も約1μmと狭
く、エミッタティップの先端は極めて尖鋭に作られてい
るので、エミッタティップの先端には強い電界が加わ
る。この電界強度が2〜5×107 V/cm以上になる
とエミッタの先端から電子が放出され、エミッタティッ
プ1個当たり0.1〜数10μAの電流が得られる。こ
のような構造の微小冷陰極を複数個基板の上にアレイ状
に並べることにより大きな電流を放出する平面状の冷陰
極が構成される。
【0004】一般的に、電界放出型冷陰極はエミッタテ
ィップとゲート電極の間隔をμm〜サブμmまで狭く
し、更にエミッタティップ先端を尖鋭化することによ
り、強電界がエミッタティップ先端に加わる構造として
いる。そのため動作時の真空度が悪くなると、エミッタ
ティップ102とゲート電極105の間で放電が起こり
易くなる。一旦、放電が生じると電子雪崩降伏が生じ、
シリコン基板内で電子とホールのペアが急増する。生じ
たキャリアのうちホールは横方向(基板表面方向)に移
動するため基板抵抗が急激に低下し放電が持続すること
になる。放電が持続すると、エミッタティップ105が
溶解し、周りのゲート電極105、絶縁体層104まで
溶解するような破壊が起こり、エミッタティップ102
とゲート電極105が短絡してしまう。
【0005】このような放電の持続によるエミッタティ
ップ−ゲート電極間の短絡を防止した電界放出型冷陰極
として、特開平10−50201号公報などにて、エミ
ッタティップを囲むようにシリコン基板にトレンチ
(溝)を設け、該トレンチ内を絶縁物にて埋め込む手法
が提案されている(以下、従来例2という)。図6
(a)は、従来例2の平面図であり、図6(b)は、そ
のB−B線での断面図である。従来例2は、図6に示さ
れるように、n型シリコン基板101と、n型シリコン
基板101上に設けられた尖鋭な先端形状を持つ複数の
エミッタティップ102と、n型シリコン基板101内
部に設けられたトレンチ101aを埋め込んだ埋設絶縁
層103とを備えている。
【0006】ここで、埋設絶縁層103は、複数のエミ
ッタティップ102のそれぞれの直下におけるn型シリ
コン基板101の領域を囲むようにして形成されてい
る。また、n型シリコン基板101上には、それぞれの
エミッタティップ102を取り囲むような開口部を有す
る絶縁体層104が設けられている。更に、絶縁体層4
上には、それぞれのエミッタティップ102から放出さ
れる電子を抽出するための複数の開口部を有したゲート
電極105が備えられている。ここで、ゲート電極10
5は、電子を抽出するための開口部が形成され、ゲート
電極本体として機能するエミッタエリア部105aと、
ゲート配線部105bと、ボンディングワイヤが接続さ
れるボンディングパッド部105cとから構成されてい
る。
【0007】このような構成を備えた電界放出型冷陰極
におけるエミッタティップ102直下の領域は、それぞ
れ埋設絶縁層103により包囲されているため、例え瞬
間的な放電が生じることがあってもホールが基板の表面
方向に拡がることがない。そのため、例え放電が生じた
場合にも、n型シリコン基板101の、トレンチ101
bに囲まれた抵抗領域101bの抵抗値をほぼ一定に維
持することができ、放電の持続を防ぐことができる。
【0008】
【発明が解決しようとする課題】上述した従来例2にお
いて、絶縁体層104は一般にCVD法によって形成さ
れるが、膜中に欠陥を含む場合があり耐圧の低い部分が
形成されることがある。一方で、スイッチング動作時等
にボンディングパッド107やゲート配線106とシリ
コン基板101間に大振幅のスパイクノイズが発生する
ことがあり、この場合には絶縁体層104の耐圧の低い
部分を通してボンディングパッドやゲート配線とシリコ
ン基板間で放電が発生する。上述した従来例2では、エ
ミッタティップに係る放電が発生してもエミッタティッ
プを包囲して埋め込み絶縁層が形成されているため基板
抵抗の低下は効果的に抑制されているが、ボンディング
パッド部直下およびゲート配線部直下にはトレンチが形
成されていないため、放電が発生するとキャリアの増
大、キャリアの拡散を招き、基板抵抗が低下することに
より、過大電流が流れ素子の破壊に至る可能性が高くな
る。従って、本発明の課題は上述した従来例の問題点を
解決することであって、その目的は、シリコン基板とゲ
ート配線またはシリコン基板とボンディングパッド間に
おける放電発生時に流れる過電流を抑制し、信頼性の高
い電界放出型陰極を提供することである。
【0009】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、半導体基板と、該半導体基板上に
所定の間隔をあけてアレイ状に形成された尖鋭な先端形
状を持つ複数のエミッタティップと、該複数のエミッタ
ティップの先端から電子群を抽出するための複数の開口
部を有するようにして前記半導体基板の上方に設けられ
たゲート電極本体並びに該ゲート電極本体に連なるゲー
ト配線部およびボンディングパッド部を備えたゲート電
極と、を備えた電界放出型冷陰極装置において、前記半
導体基板は、前記開口部のそれぞれの直下の領域を囲む
ようにして形成されたトレンチと前記ゲート配線部およ
び前記ボンディングパッド部の直下に該半導体基板に分
割領域を形成するように開設されたトレンチとを有して
おり、かつ、前記両トレンチには絶縁物が充填されてい
ることを特徴とする電界放出型冷陰極、が提供される。
【0010】
【発明の実施の形態】図1(a)は、本発明の実施の形
態を説明するための電界放出型冷陰極の平面図であり、
図1(b)は、そのA−A線での断面図である。図1に
示されるように、シリコン基板1内には、埋設絶縁層5
によって埋め込まれたトレンチ1aが形成されており、
シリコン基板1上には絶縁体層4を介して、エミッタエ
リア部2aと、ゲート配線部2bと、ボンディングパッ
ド部2cとを有するゲート電極2が形成されている。
【0011】シリコン基板1としては、ヒ素(As)ま
たはリン(P)がドープされてn型化された、抵抗率が
1〜50Ω・cm程度の基材が用いられる。シリコン基
板1には、トレンチ1aが開設されるが、このトレンチ
はゲート電極2のエミッタエリア部2aの直下のみなら
ずゲート配線部2bの直下とボンディングパッド部2c
の直下にも形成される。すなわち、図1(a)に図示し
た例では、エミッタエリア部2a直下のシリコン基板1
は、トレンチ1aにより21ブロックに分割され、ま
た、ゲート配線部2bおよびボンディングパッド部2c
直下のシリコン基板1はトレンチ1aにより18ブロッ
クに分割されている。そして、トレンチにより分割され
た個々の基板部分は抵抗領域1bとなっている。ここ
で、トレンチ1aは、平面的に見て、ゲート配線部2b
とボンディングパッド部2cの外周部分が最外側のトレ
ンチ1aからはみ出すことのないように形成されてい
る。トレンチは好ましくは格子状に形成されるが、格子
目は必ずしも正方形である必要はなく長方形若しくは菱
形であってもよい。また、トレンチの格子のピッチは、
エミッタエリア部2aの直下部分と他の部分とで必ずし
も同じである必要はなく、ゲート配線部直下やボンディ
ングパッド部直下のトレンチのピッチの方が細かくなる
ようにしてもよい。トレンチの幅は、絶縁層の埋め込み
を完全に行なえるようにするために、0.3μm以上と
することが好ましい。しかし、トレンチの幅が大きすぎ
ると、エミッタティップを高密度に配置し得なくなるの
で、2.0μm以下に抑えることが望ましい。
【0012】トレンチ1a内は、埋設絶縁層5によって
埋め込まれる。埋設絶縁層の材料としては、埋め込み性
がよく耐熱性、耐圧性に優れた材料であれば使用が可能
である。この目的に適う材料としては、BPSG、PS
G(phospho-silicate glass)、BSG(boro-silicat
e glass )、SOG(spin on glass )と呼ばれる塗布
膜を挙げることができる。トレンチの内壁部分には熱酸
化若しくはCVD法によりシリコン酸化膜を薄く形成す
ることができる。この埋設絶縁層は、絶縁体層4の全膜
厚若しくはその一部を貫通するように形成されていても
よい。
【0013】シリコン基板1とゲート電極2との間に配
設される絶縁体層4の形成材料としては、耐熱性、絶縁
耐圧に優れていることが求められ、この条件に適うもの
としてシリコン酸化膜若しくはシリコン窒化膜またはそ
れらの複合膜が有利に用いられる。その膜厚は、0.5
〜1.5μm程度に設定される。絶縁体層4には、ゲー
ト電極2のエミッタエリア部2aでの開口に対応して開
口が形成されており、その開口内のシリコン基板1上に
はそれぞれエミッタティップ3が形成されている。
【0014】エミッタティップ3は、尖鋭な先端部を有
する円錐状の、陰極として用いられる導電体であって、
Mo、TiC、ZrC、Ni、TiN、ZrNなどを用
いて電子ビーム蒸着法、(反応性)スパッタ法などによ
り形成される。また、シリコンを用いて形成することも
できる。その場合には、シリコン基板をエッチングする
ことにより、その一部をエミッタティップに加工して用
いる。エミッタティップは、トレンチに囲まれたシリコ
ン基板の1ブロック内に1個ずつ設けてもよいが、1ブ
ロック内にアレイ状に複数のエミッタティップを設けて
もよい。このようにすることにより、エミッタティップ
の配置密度を高め、単位面積当たりの電子放出量を増大
させることができる。ゲート電極は、陰極(エミッタテ
ィップ3)より電子を引き出すために陰極に対して正の
電圧が印加される電極であって、W、Mo、WSi2
どの耐熱性の導電材料が用いて形成される。ゲート電極
2のエミッタエリア部2aには、エミッタティップ3に
対応して複数の開口が設けられている。
【0015】このように構成された電界放出型冷陰極で
は、ゲート電極2のゲート配線部2bとボンディングパ
ッド部2cの直下のシリコン基板も絶縁層で充填された
トレンチにより分割され、この分割された基板領域は抵
抗領域1bとなり保護抵抗として働くため、基板と配線
間または基板とボンディングパッド間における予期しな
い放電等により流れる過電流を抑制することができる。
従って、本発明による電界放出型陰極は放電に対して高
耐性をもつという効果が得られ、高信頼性の電界放出型
陰極を提供できる。
【0016】ここで、トレンチ1aで分割されたシリコ
ン基板1の抵抗領域1bの耐圧は、ゲート動作電圧に比
べて十分高いことが要求される。本発明者等の実験によ
ればトレンチ1aで分割されたシリコン基板1の抵抗領
域1bの耐圧は、基板の抵抗率、ブロックの大きさ、ト
レンチの深さおよびトレンチの幅に依存することが分か
っている。一例として抵抗率が5Ω・cmのシリコン基
板を用い、トレンチの深さを10μm、トレンチの幅を
1.2μmとした場合、ブロックの一辺の長さが5〜2
0μmの範囲であるときに最適な耐圧が得られている。
ただしこの最適値は基板の抵抗率、トレンチ深さ、トレ
ンチ幅により変化するために適宜選ぶことで最適な構造
が得られる。
【0017】
【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。図2(a)〜図4(j)は、本発明
の一実施例の製造方法を説明するための工程順の断面図
である。まず、図2(a)に示すように、リン(P)を
含有する抵抗率が10Ω・cmのn型シリコン基板11
上に、SiO2 膜12を約500nm、Si34膜1
3を約150nmの膜厚にそれぞれ化学気相成長(chem
ical vapor deposi-tion:以下、CVDと略記する)法
により順次堆積し、さらにフォトリソグラフィ技術によ
りSi34 膜13上にシリコン基板11のトレンチ形
成領域上に開口を有するフォトレジスト膜14を形成し
た。ここで、シリコン基板11のトレンチ形成領域は、
従来からのエミッタエリア部ばかりではなくボンディン
グパッド部直下およびゲート配線部直下の領域にまで及
んでいる。そして、トレンチの最外周部はボンディング
パッドおよびゲート配線の外周部の外側に位置するよう
になされている(図1参照)。
【0018】次に、図2(b)に示すように、フォトレ
ジスト膜14をマスクとして、反応性イオンエッチング
(reactive ion etching:以下、RIEと略記する)に
よりシリコン基板11のトレンチ形成領域上のSi3
4 膜13およびSiO2 膜12を選択的にエッチング除
去した。次に、図2(c)に示すように、フォトレジス
ト膜14をマスクとして、RIEによりシリコン基板1
1を所定の深さまで掘り下げてトレンチ11aを形成し
た。
【0019】次に、図3(d)に示すように、フォトレ
ジスト膜14を剥離してから、シリコン基板のトレンチ
11aの内部を薄く酸化した。次に、図3(e)に示す
ように、CVD法により絶縁膜としてBPSG(boro-p
hospho-silicate glass )を厚く堆積してシリコン基板
11のトレンチ11a内をBPSG膜15で充填し、熱
処理によりリフローさせて平坦化した。次に、図3
(f)に示すように、全面をRIEを用いてBPSG膜
15をエッチバックして、Si34 膜13の表面を露
出させた。ここで、Si34 膜13の表面を露出させ
る方法として、エッチバック法に代えてCMP(chemic
almechanical polishing)を用いることもできる。
【0020】次に、図3(g)に示すように、CF4
エッチングガスとするプラズマエッチングによりSi3
4 膜13を除去した後、スパッタ法によりMo(モリ
ブデン)を250nmの膜厚に堆積してゲート材料膜1
6Aを形成した。次に、フォトリソグラフィ法およびS
6 をエッチングガスとするRIEによりゲート材料膜
16Aをゲート電極の外形形状にパターニングした後、
図4(h)に示すように、フォトリソグラフィおよびS
6 をエッチングガスとするRIEによりエミッタティ
ップ形成領域のゲート材料膜を除去し、続いてCHF3
をエッチングガスとするRIEによりSiO2 膜12を
n型シリコン基板11が露出するまでエッチングして、
複数の微小な開口部を設けた。
【0021】次に、図4(i)に示されるように、Mg
Oを斜め回転蒸着法により堆積してゲート電極上および
ゲート電極側面に犠牲層17を形成した後、Moを電子
ビーム蒸着法により垂直方向に蒸着して、エミッタ開口
部に錐状のエミッタティップ18を、また犠牲層17上
にMo膜18Aを形成した。最後に、犠牲層17をウェ
ット法によりエッチングすることにより、ゲート電極2
上に形成されたMo膜18Aをリフトオフして、図4
(j)に示す構造の電界放出型冷陰極を得た。
【0022】
【発明の効果】以上説明したように、本発明の電界放出
型冷陰極は、ゲート電極の全領域の直下の半導体基板を
埋設絶縁層で充填したトレンチで分割したものであるの
で、基板の分割された領域が保護抵抗として働き、基板
と配線間または基板とボンディングパッド間における予
期しない放電等により流れる過電流を抑制することがで
きる。従って、本発明によれば、高耐性、高信頼性の電
界放出型冷陰極を提供することができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態を説明するための平面図
と断面図。
【図2】 本発明の一実施例の製造方法を説明するため
の工程順の断面図の一部。
【図3】 本発明の一実施例の製造方法を説明するため
の、図2の工程に続く工程での工程順の断面図の一部。
【図4】 本発明の一実施例の製造方法を説明するため
の、図3の工程に続く工程での工程順の断面図。
【図5】 従来例1を説明するための断面図。
【図6】 従来例2を説明するための平面図と断面図。
【符号の説明】
1 シリコン基板 1a トレンチ 1b 抵抗領域 2 ゲート電極 2a エミッタエリア部 2b ゲート配線部 2c ボンディングパッド部 3 エミッタティップ 4 絶縁体層 5 埋設絶縁層 11 n型シリコン基板 11a トレンチ 12 SiO2 膜 13 Si34 膜 14 フォトレジスト膜 15 BPSG膜 16 ゲート電極 16A ゲート材料膜 17 犠牲層 18 エミッタティップ 18A Mo膜 101 n型シリコン基板 101a トレンチ 101b 抵抗領域 102 エミッタティップ 103 埋設絶縁層 104 絶縁体層 105 ゲート電極 105a エミッタエリア部 105b ゲート配線部 105c ボンディングパッド部

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板と、 該半導体基板上に所定の間隔をあけてアレイ状に形成さ
    れた尖鋭な先端形状を持つ複数のエミッタティップと、 該複数のエミッタティップの先端から電子群を抽出する
    ための複数の開口部を有するようにして前記半導体基板
    の上方に設けられたゲート電極本体並びに該ゲート電極
    本体に連なるゲート配線部およびボンディングパッド部
    を備えたゲート電極と、 を具備する電界放出型冷陰極において、 前記半導体基板は、前記開口部のそれぞれの直下の領域
    を囲むようにして形成されたトレンチと前記ゲート配線
    部および前記ボンディングパッド部の直下に該半導体基
    板に分割領域を形成するように開設されたトレンチとを
    有しており、かつ、前記両トレンチには絶縁物が充填さ
    れていることを特徴とする電界放出型冷陰極。
  2. 【請求項2】 前記ゲート配線部および前記ボンディン
    グパッド部の外周部の外側にも前記トレンチが存在して
    いることを特徴とする請求項1記載の電界放出型冷陰
    極。
  3. 【請求項3】 前記トレンチを充填する絶縁物は、BP
    SG(boro-phospho-silicate glass )若しくは塗布形
    成絶縁物、または、トレンチ内壁を覆う薄いシリコン酸
    化膜とBPSG若しくは塗布形成絶縁物であることを特
    徴とする請求項1記載の電界放出型冷陰極。
  4. 【請求項4】 前記トレンチは格子状に形成されてお
    り、該格子の前記ゲート配線部およびボンディングパッ
    ド部直下でのピッチは、前記エミッタエリア部直下での
    ピッチと等しいかより細かいことを特徴とする請求項1
    記載の電界放出型冷陰極。
  5. 【請求項5】 前記トレンチの幅は、0.3μm以上2.
    0μm以下であることを特徴とする請求項1記載の電界
    放出型冷陰極。
  6. 【請求項6】 前記半導体基板が抵抗率が1〜50Ω・
    cmのシリコン基板であることを特徴とする請求項1記
    載の電界放出型冷陰極。
  7. 【請求項7】 前記エミッタティップは、高融点金属若
    しくはその合金または前記半導体基板の一部により形成
    されていることを特徴とする請求項1記載の電界放出型
    冷陰極。
  8. 【請求項8】 前記トレンチに囲まれた半導体基板の一
    領域上には複数のエミッタティップが形成されているこ
    とを特徴とする請求項1記載の電界放出型冷陰極装置。
JP31429898A 1998-11-05 1998-11-05 電界放出型冷陰極 Expired - Fee Related JP3178600B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31429898A JP3178600B2 (ja) 1998-11-05 1998-11-05 電界放出型冷陰極

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31429898A JP3178600B2 (ja) 1998-11-05 1998-11-05 電界放出型冷陰極

Publications (2)

Publication Number Publication Date
JP2000149763A JP2000149763A (ja) 2000-05-30
JP3178600B2 true JP3178600B2 (ja) 2001-06-18

Family

ID=18051684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31429898A Expired - Fee Related JP3178600B2 (ja) 1998-11-05 1998-11-05 電界放出型冷陰極

Country Status (1)

Country Link
JP (1) JP3178600B2 (ja)

Also Published As

Publication number Publication date
JP2000149763A (ja) 2000-05-30

Similar Documents

Publication Publication Date Title
US6144144A (en) Patterned resistor suitable for electron-emitting device
US5409568A (en) Method of fabricating a microelectronic vacuum triode structure
US5898258A (en) Field emission type cold cathode apparatus and method of manufacturing the same
EP0523980B1 (en) A field emission device and method for forming
JP3080004B2 (ja) 電界放出型冷陰極およびその製造方法
JP3080021B2 (ja) 電界放出型冷陰極およびその製造方法
KR100247574B1 (ko) 전계 방출형 냉 음극 장치 및 그 제조 방법
JP3104639B2 (ja) 電界放出型冷陰極
JP3178600B2 (ja) 電界放出型冷陰極
US6498425B1 (en) Field emission array with planarized lower dielectric layer
US6559581B2 (en) Field emission arrays and row lines thereof
JP3139476B2 (ja) 電界放出型冷陰極
JP3107007B2 (ja) 電界放出型冷陰極および電子管
US6664721B1 (en) Gated electron field emitter having an interlayer
JP4284748B2 (ja) 半導体装置とその製造方法
JPH08148080A (ja) アレイ状電界放射冷陰極とその製造方法
KR100459405B1 (ko) 전계방출소자 제조방법
KR100279749B1 (ko) 게이트와 에미터를 초근접시킨 전계방출 어레이의 제조방법
JP2000215787A (ja) 電界放出型冷陰極素子、その製造方法及び画像表示装置
JPH0668783A (ja) 微小電界放出陰極装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees