JPH0982525A - プレーナインダクタ、プレーナインダクタを実装した電子部品 - Google Patents
プレーナインダクタ、プレーナインダクタを実装した電子部品Info
- Publication number
- JPH0982525A JPH0982525A JP23733895A JP23733895A JPH0982525A JP H0982525 A JPH0982525 A JP H0982525A JP 23733895 A JP23733895 A JP 23733895A JP 23733895 A JP23733895 A JP 23733895A JP H0982525 A JPH0982525 A JP H0982525A
- Authority
- JP
- Japan
- Prior art keywords
- planar inductor
- inductor
- substrate
- electrodes
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】本発明は、安定した性能を得られ、さらにプレ
ーナインダクタの安定した実装を実現できるプレーナイ
ンダクタおよび該プレーナインダクタを実装した電子部
品を提供する。 【解決手段】コイル１１１、１１２両面に絶縁層を介し
て磁性膜を設けるとともに、コイル端部に接続される電
極パッド１１１ａ、１１１ｂ、１１２ａ、１１２ｂに導
電性の突起１２を設けたインダクタ本体１１を基板１４
の配線１５、１６上に配置し、電極パッド１１１ａ、１
１１ｂの突起１２を配線１５に、コイル１２の電極パッ
ド１１２ａ、１１２ｂの突起１２を配線１６にそれぞれ
直接接続する。
ーナインダクタの安定した実装を実現できるプレーナイ
ンダクタおよび該プレーナインダクタを実装した電子部
品を提供する。 【解決手段】コイル１１１、１１２両面に絶縁層を介し
て磁性膜を設けるとともに、コイル端部に接続される電
極パッド１１１ａ、１１１ｂ、１１２ａ、１１２ｂに導
電性の突起１２を設けたインダクタ本体１１を基板１４
の配線１５、１６上に配置し、電極パッド１１１ａ、１
１１ｂの突起１２を配線１５に、コイル１２の電極パッ
ド１１２ａ、１１２ｂの突起１２を配線１６にそれぞれ
直接接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、小型携帯
用電子機器における安定化電源部のＤＣ−ＤＣコンバー
タなどに用いられるプレーナインダクタ、プレーナイン
ダクタを実装した電子部品に関する。
用電子機器における安定化電源部のＤＣ−ＤＣコンバー
タなどに用いられるプレーナインダクタ、プレーナイン
ダクタを実装した電子部品に関する。
【０００２】
【従来の技術】最近、携帯用電子機器は、ますます小型
化の傾向にあり、このような小型電子機器に用いられる
安定化電源部のＤＣ−ＤＣコンバータには、面実装形態
のインダクタが用いられている。
化の傾向にあり、このような小型電子機器に用いられる
安定化電源部のＤＣ−ＤＣコンバータには、面実装形態
のインダクタが用いられている。
【０００３】しかして、従来、このようなインダクタと
して、図８に示すように磁性体コア１にコイル２を巻装
するとともに、モールド樹脂３により一体化した巻線タ
イプのものがあるが、このような巻線タイプのインダク
タは、電圧比が大きくなって容量が増えると、これにと
もない形状も大きくなるため、薄型化には適さないとい
う欠点があった。
して、図８に示すように磁性体コア１にコイル２を巻装
するとともに、モールド樹脂３により一体化した巻線タ
イプのものがあるが、このような巻線タイプのインダク
タは、電圧比が大きくなって容量が増えると、これにと
もない形状も大きくなるため、薄型化には適さないとい
う欠点があった。
【０００４】そこで、従来、さらに小型で薄型化を実現
できるものとして、図９（ａ）（ｂ）に示すように構成
したプレーナインダクタが用いられている。かかるプレ
ーナインダクタは、インダクタ本体４として、２個のス
パイラル状コイル４１、４２を同一平面状に配置すると
ともに、これらコイル４１、４２間を電気的に直列接続
している。これらコイル４１、４２の巻きの中心部にコ
イル４１、４２の巻き始端、巻き終端を接続する電極パ
ッド４１１、４２１を設けている。そして、このような
コイル４１、４２の両面に絶縁層を介して磁性膜５１、
５２を設けている。この場合、磁性膜５１は、コイル４
１、４２の電極パッド４１１、４２１に対応する部分に
開口部５１１を形成し、これら開口部５１１により電極
パッド４１１、４２１を外部に露出するようにしてい
る。
できるものとして、図９（ａ）（ｂ）に示すように構成
したプレーナインダクタが用いられている。かかるプレ
ーナインダクタは、インダクタ本体４として、２個のス
パイラル状コイル４１、４２を同一平面状に配置すると
ともに、これらコイル４１、４２間を電気的に直列接続
している。これらコイル４１、４２の巻きの中心部にコ
イル４１、４２の巻き始端、巻き終端を接続する電極パ
ッド４１１、４２１を設けている。そして、このような
コイル４１、４２の両面に絶縁層を介して磁性膜５１、
５２を設けている。この場合、磁性膜５１は、コイル４
１、４２の電極パッド４１１、４２１に対応する部分に
開口部５１１を形成し、これら開口部５１１により電極
パッド４１１、４２１を外部に露出するようにしてい
る。
【０００５】そして、このようなインダクタ本体４を樹
脂基板６のダイパッド７上に搭載するとともに、コイル
４１、４２の電極パッド４１１、４２１と樹脂基板６上
の配線８との間を前記磁性膜５１の開口部５１１、５１
２を介してボンディングワイヤー９１、９１で接続し、
これらボンディングワイヤー９１、９２を含めてインダ
クタ本体４全体をポッティング樹脂１０で封止するよう
になっている。
脂基板６のダイパッド７上に搭載するとともに、コイル
４１、４２の電極パッド４１１、４２１と樹脂基板６上
の配線８との間を前記磁性膜５１の開口部５１１、５１
２を介してボンディングワイヤー９１、９１で接続し、
これらボンディングワイヤー９１、９２を含めてインダ
クタ本体４全体をポッティング樹脂１０で封止するよう
になっている。
【０００６】
【発明が解決しようとする課題】ところが、このように
構成したプレーナインダクタでは、コイル４１、４２と
して、スパイラル状のものが用いられるとともに、これ
らコイル４１、４２の巻き中心端に電極パッド４１１、
４２１が設けられ、これら電極パッド４１１、４２１と
樹脂基板６上の配線８との間をボンディングワイヤー９
１、９２により接続するようになっているため、これら
ボンディングワイヤー９１、９２の長さ寸法が比較的大
きくなってしまい、しかも、これらボンディングワイヤ
ー９１、９２が接続される電極パッド４１１、４２１の
面積も小さく、ボンディングできるワイヤ本数も２本程
度に限られてしまう。
構成したプレーナインダクタでは、コイル４１、４２と
して、スパイラル状のものが用いられるとともに、これ
らコイル４１、４２の巻き中心端に電極パッド４１１、
４２１が設けられ、これら電極パッド４１１、４２１と
樹脂基板６上の配線８との間をボンディングワイヤー９
１、９２により接続するようになっているため、これら
ボンディングワイヤー９１、９２の長さ寸法が比較的大
きくなってしまい、しかも、これらボンディングワイヤ
ー９１、９２が接続される電極パッド４１１、４２１の
面積も小さく、ボンディングできるワイヤ本数も２本程
度に限られてしまう。
【０００７】このため、ボンディングワイヤー９１、９
２の電極パッド４１１、４２１との接続部での抵抗損失
が大きくなり、さらに、ボンディングワイヤー９１、９
２が露出しているため外部へのノイズの洩れ原因になる
ことがあるなど、安定した性能が得られず、このような
プレーナインダクタを上述したＤＣ−ＤＣコンバータな
どに適用すると、コンバータ動作に悪影響を与えるおそ
れがあった。
２の電極パッド４１１、４２１との接続部での抵抗損失
が大きくなり、さらに、ボンディングワイヤー９１、９
２が露出しているため外部へのノイズの洩れ原因になる
ことがあるなど、安定した性能が得られず、このような
プレーナインダクタを上述したＤＣ−ＤＣコンバータな
どに適用すると、コンバータ動作に悪影響を与えるおそ
れがあった。
【０００８】本発明は、安定した性能を得られ、さらに
プレーナインダクタの安定した実装を実現できるプレー
ナインダクタおよび該プレーナインダクタを実装した電
子部品を提供することを目的とする。
プレーナインダクタの安定した実装を実現できるプレー
ナインダクタおよび該プレーナインダクタを実装した電
子部品を提供することを目的とする。
【０００９】
【課題を解決するための手段】請求項１記載の発明は、
コイル両面を絶縁層を介して磁性膜を設けるようにした
プレーナインダクタにおいて、前記コイル端に接続され
る少なくとも２個の電極と、これら電極に設けられるる
とともに外部に露出される導電性の突起とにより構成し
ている。
コイル両面を絶縁層を介して磁性膜を設けるようにした
プレーナインダクタにおいて、前記コイル端に接続され
る少なくとも２個の電極と、これら電極に設けられるる
とともに外部に露出される導電性の突起とにより構成し
ている。
【００１０】また、請求項２記載の発明では、請求項１
記載において、コイルは、２個の長方形スパイラルコイ
ルを同一平面状に配置するとともに、これらスパイラル
コイル間を電気的に直列接続していて、これらスパイラ
ルコイルの巻き中心部に前記導電性の突起を有する電極
を配置するようにしている。
記載において、コイルは、２個の長方形スパイラルコイ
ルを同一平面状に配置するとともに、これらスパイラル
コイル間を電気的に直列接続していて、これらスパイラ
ルコイルの巻き中心部に前記導電性の突起を有する電極
を配置するようにしている。
【００１１】請求項３記載の発明は、請求項１または２
記載のプレーナインダクタを基板上に実装するととも
に、該プレーナインダクタの電極に設けられる導電性の
突起をフェースダウンにより前記基板の配線に直接接続
するようにしている。
記載のプレーナインダクタを基板上に実装するととも
に、該プレーナインダクタの電極に設けられる導電性の
突起をフェースダウンにより前記基板の配線に直接接続
するようにしている。
【００１２】請求項４記載の発明では、請求項３記載に
おいて、電極は、４個で、これら電極に設けられる導電
性の突起をフェースダウンにより基板の配線に直接接続
するようにしている。
おいて、電極は、４個で、これら電極に設けられる導電
性の突起をフェースダウンにより基板の配線に直接接続
するようにしている。
【００１３】請求項５記載の発明では、請求項３記載に
おいて、電極は、２個で、これら電極に設けられる導電
性の突起をフェースダウンにより基板の配線に直接接続
するとともに、前記２個の突起とともに三角形の頂点を
形成する位置に他の支持用突起を配置するようにしてい
る。
おいて、電極は、２個で、これら電極に設けられる導電
性の突起をフェースダウンにより基板の配線に直接接続
するとともに、前記２個の突起とともに三角形の頂点を
形成する位置に他の支持用突起を配置するようにしてい
る。
【００１４】この結果、請求項１および２記載の発明に
よれば、フェースダウンによりコイル電極を導電性の突
起を介して基板の配線に直接接続できるようになる。ま
た、請求項３記載の発明によれば、プレーナインダクタ
が基板上に実装された状態で、該プレーナインダクタの
電極の導電性の突起が基板上の配線に直接接続できるの
で、接続部での抵抗損失を低減できるとともに、ノイズ
の発生も防止できる。
よれば、フェースダウンによりコイル電極を導電性の突
起を介して基板の配線に直接接続できるようになる。ま
た、請求項３記載の発明によれば、プレーナインダクタ
が基板上に実装された状態で、該プレーナインダクタの
電極の導電性の突起が基板上の配線に直接接続できるの
で、接続部での抵抗損失を低減できるとともに、ノイズ
の発生も防止できる。
【００１５】また、請求項４および５記載の発明によれ
ば、フェースダウンによる基板上の配線への直接接続の
際にガタ付きが発生する余地がなくなり、プレーナイン
ダクタの安定した実装作業が実現できる。
ば、フェースダウンによる基板上の配線への直接接続の
際にガタ付きが発生する余地がなくなり、プレーナイン
ダクタの安定した実装作業が実現できる。
【００１６】
（第１の実施の形態）図１は、第１実施の形態の概略構
成を示している。図において、１１はインダクタ本体
で、このインダクタ本体１１は、２個の長方形スパイラ
ルコイル１１１、１１２を同一平面状に配置するととも
に、これらコイル１１１、１１２間を電気的に直列接続
している。
成を示している。図において、１１はインダクタ本体
で、このインダクタ本体１１は、２個の長方形スパイラ
ルコイル１１１、１１２を同一平面状に配置するととも
に、これらコイル１１１、１１２間を電気的に直列接続
している。
【００１７】そして、コイル１１１の巻きの中心部に同
コイル１１１端に接続される電極パッド１１１ａ、１１
１ｂを長方形スパイラルコイル１１１の長手方向に沿っ
て所定間隔をおいて配置している。この場合、これら電
極パッド１１１ａ、１１１ｂは電気的に接続されてい
る。
コイル１１１端に接続される電極パッド１１１ａ、１１
１ｂを長方形スパイラルコイル１１１の長手方向に沿っ
て所定間隔をおいて配置している。この場合、これら電
極パッド１１１ａ、１１１ｂは電気的に接続されてい
る。
【００１８】同様に、コイル１１２の巻きの中心部に同
コイル１１２端に接続される電極パッド１１２ａ、１１
２ｂを長方形スパイラルコイル１１２の長手方向に沿っ
て所定間隔をおいて配置している。これら電極パッド１
１２ａ、１１２ｂも電気的に接続されている。
コイル１１２端に接続される電極パッド１１２ａ、１１
２ｂを長方形スパイラルコイル１１２の長手方向に沿っ
て所定間隔をおいて配置している。これら電極パッド１
１２ａ、１１２ｂも電気的に接続されている。
【００１９】そして、電極パッド１１１ａ、１１１ｂお
よび１１２ａ、１１２ｂ上に、ＡUボールなどの導電性
の突起１２を設けている。コイル１１１、１１２の両面
には、絶縁層を介して磁性膜１２１、１２１を設けてい
る。
よび１１２ａ、１１２ｂ上に、ＡUボールなどの導電性
の突起１２を設けている。コイル１１１、１１２の両面
には、絶縁層を介して磁性膜１２１、１２１を設けてい
る。
【００２０】そして、インダクタ本体１１表面側に位置
する一方の磁性膜１２１では、コイル１１１の電極パッ
ド１１１ａ、１１１ｂおよびコイル１１２の電極パッド
１１２ａ、１１２ｂにそれぞれ対応する各箇所（４箇
所）に開口部１２１ａを形成し、これら開口部１２１ａ
を介して各電極パッド１１１ａ、１１１ｂおよび１１２
ａ、１１２ｂの突起１２をインダクタ本体１１表面より
外部に露出している。
する一方の磁性膜１２１では、コイル１１１の電極パッ
ド１１１ａ、１１１ｂおよびコイル１１２の電極パッド
１１２ａ、１１２ｂにそれぞれ対応する各箇所（４箇
所）に開口部１２１ａを形成し、これら開口部１２１ａ
を介して各電極パッド１１１ａ、１１１ｂおよび１１２
ａ、１１２ｂの突起１２をインダクタ本体１１表面より
外部に露出している。
【００２１】また、インダクタ本体１１裏面の隅部に
は、後述する図２（ｂ）に示すように位置合わせ用のマ
ーク１３を付している。そして、このように構成したイ
ンダクタ本体１１は、図２（ａ）（ｂ）に示すように基
板１４上の平行に配置された配線１５、１６に対して位
置合わせ用のマーク１３により位置合わせしたのちフェ
ースダウンにより接続する。この場合、配線１５、１６
上には、導電性接着剤１７を塗布していて、この接着剤
１７によりコイル１１１の電極パッド１１１ａ、１１１
ｂの突起１２を配線１５に、コイル１２の電極パッド１
１２ａ、１１２ｂの突起１２を配線１６にそれぞれ接続
している。
は、後述する図２（ｂ）に示すように位置合わせ用のマ
ーク１３を付している。そして、このように構成したイ
ンダクタ本体１１は、図２（ａ）（ｂ）に示すように基
板１４上の平行に配置された配線１５、１６に対して位
置合わせ用のマーク１３により位置合わせしたのちフェ
ースダウンにより接続する。この場合、配線１５、１６
上には、導電性接着剤１７を塗布していて、この接着剤
１７によりコイル１１１の電極パッド１１１ａ、１１１
ｂの突起１２を配線１５に、コイル１２の電極パッド１
１２ａ、１１２ｂの突起１２を配線１６にそれぞれ接続
している。
【００２２】そして、封止樹脂１８を印刷によって形成
することで、インダクタ本体１１を封止するようにして
いる。従って、このようにすれば、フェースダウン接続
によりインダクタ本体１１の電極パッド１１１ａ、１１
１ｂおよび１１２ａ、１１２ｂのそれぞれの突起１２を
直接基板１４上の配線１５、１６に接続できるようにな
るので、従来のボンディングワイヤーを使用したものと
比べ、抵抗損失を低減することができるとともに、ボン
ディングワイヤーの露出によるノイズの発生を防止でき
るなど、安定した性能が得られ、これにより、ＤＣ−Ｄ
Ｃコンバータなどに適用することにより、コンバータの
安定動作に寄与することができる。
することで、インダクタ本体１１を封止するようにして
いる。従って、このようにすれば、フェースダウン接続
によりインダクタ本体１１の電極パッド１１１ａ、１１
１ｂおよび１１２ａ、１１２ｂのそれぞれの突起１２を
直接基板１４上の配線１５、１６に接続できるようにな
るので、従来のボンディングワイヤーを使用したものと
比べ、抵抗損失を低減することができるとともに、ボン
ディングワイヤーの露出によるノイズの発生を防止でき
るなど、安定した性能が得られ、これにより、ＤＣ−Ｄ
Ｃコンバータなどに適用することにより、コンバータの
安定動作に寄与することができる。
【００２３】また、基板１４上の配線１５、１６に対す
るインダクタ本体１１のフェースダウンによる接続は、
インダクタ本体１１の４箇所に配置された電極パッド１
１１ａ、１１１ｂ、１１２ａ、１１２ｂの突起１２を配
線１５、１６上に載置した状態で行われるので、かかる
接続作業の際にガタ付きが発生する余地がなく、プレー
ナインダクタの安定した実装作業が実現できるようにな
る。このことは、特に、自動組み立てによる接続の際
に、作業に狂いなどを生じることがなくなり、安定で、
しかも効率のよい作業が確保できる。
るインダクタ本体１１のフェースダウンによる接続は、
インダクタ本体１１の４箇所に配置された電極パッド１
１１ａ、１１１ｂ、１１２ａ、１１２ｂの突起１２を配
線１５、１６上に載置した状態で行われるので、かかる
接続作業の際にガタ付きが発生する余地がなく、プレー
ナインダクタの安定した実装作業が実現できるようにな
る。このことは、特に、自動組み立てによる接続の際
に、作業に狂いなどを生じることがなくなり、安定で、
しかも効率のよい作業が確保できる。
【００２４】また、インダクタ本体１１裏面に形成した
位置合わせ用のマーク１３により基板１４上の配線１
５、１６に対して位置合わを行い、フェースダウンによ
る接続を行うようになるので、マウント時を始めとして
印刷による樹脂封止作業も正確に行うことができる。
位置合わせ用のマーク１３により基板１４上の配線１
５、１６に対して位置合わを行い、フェースダウンによ
る接続を行うようになるので、マウント時を始めとして
印刷による樹脂封止作業も正確に行うことができる。
【００２５】なお、上述の実施の形態では、基板１４に
配置された配線１５、１６上にフェースダウンされたイ
ンダクタ本体１１の４箇所に配置された電極パッド１１
１ａ、１１１ｂ、１１２ａ、１１２ｂの突起１２を載置
して接続を行うことで、接続作業の際のガタ付きを防止
するようにしているが、突起１２は、電極パッド１１１
ａ、１１２ａのもののみとし、これら突起１２とともに
三角形の頂点を形成するインダクタ本体１１表面側の位
置に、他の支持用突起を設け、これら突起による３点支
持により接続作業の際のガタ付きを防止するようにして
もよい。 （第２の実施の形態）図３（ａ）（ｂ）は、第２の実施
の形態の概略構成を示すもので、図１および図２と同一
部分には、同符号を付している。
配置された配線１５、１６上にフェースダウンされたイ
ンダクタ本体１１の４箇所に配置された電極パッド１１
１ａ、１１１ｂ、１１２ａ、１１２ｂの突起１２を載置
して接続を行うことで、接続作業の際のガタ付きを防止
するようにしているが、突起１２は、電極パッド１１１
ａ、１１２ａのもののみとし、これら突起１２とともに
三角形の頂点を形成するインダクタ本体１１表面側の位
置に、他の支持用突起を設け、これら突起による３点支
持により接続作業の際のガタ付きを防止するようにして
もよい。 （第２の実施の形態）図３（ａ）（ｂ）は、第２の実施
の形態の概略構成を示すもので、図１および図２と同一
部分には、同符号を付している。
【００２６】この場合、インダクタ本体１１は、スパイ
ラルコイル１１１、１１２の巻きの中心部にそれぞれ配
置される電極パッド１１１ｃ、１１２ｃを、これらコイ
ル１１１、１１２の長手方向に沿った細長状に形成して
いる。また、これらコイル１１１、１１２面に絶縁層を
介して設けられる磁性膜１２１は、電極パッド１１１
ｃ、１１２ｃに対応する開口部１２１ａを形成してい
る。
ラルコイル１１１、１１２の巻きの中心部にそれぞれ配
置される電極パッド１１１ｃ、１１２ｃを、これらコイ
ル１１１、１１２の長手方向に沿った細長状に形成して
いる。また、これらコイル１１１、１１２面に絶縁層を
介して設けられる磁性膜１２１は、電極パッド１１１
ｃ、１１２ｃに対応する開口部１２１ａを形成してい
る。
【００２７】そして、前記細長状に形成した電極パッド
１１１ｃ、１１２ｃに沿って、ＡUまたはＣU などによ
り突起２１を形成し、これら突起２１をインダクタ本体
１１表面に突出している。
１１１ｃ、１１２ｃに沿って、ＡUまたはＣU などによ
り突起２１を形成し、これら突起２１をインダクタ本体
１１表面に突出している。
【００２８】そして、このように構成したインダクタ本
体１１についても、基板１４上の配線１５、１６に対し
て位置合わせ用のマーク１３により位置合わせしたのち
フェースダウンにより接続する。この場合も配線１５、
１６上には、導電性接着剤１７を塗布していて、この接
着剤１７によりコイル１１１、１１２の電極パッド１１
１ｃ、１１２ｃのそれぞれの突起２１を配線１５、１６
に接続している。
体１１についても、基板１４上の配線１５、１６に対し
て位置合わせ用のマーク１３により位置合わせしたのち
フェースダウンにより接続する。この場合も配線１５、
１６上には、導電性接着剤１７を塗布していて、この接
着剤１７によりコイル１１１、１１２の電極パッド１１
１ｃ、１１２ｃのそれぞれの突起２１を配線１５、１６
に接続している。
【００２９】そして、封止樹脂１７を印刷により形成す
ることで、全体を封止するようにしている。従って、こ
のようにすれば、基板１４上の配線１５、１６に対する
インダクタ本体１１のフェースダウンによる接続は、イ
ンダクタ本体１１の細長状の電極パッド１１１ｃ、１１
２ｃの突起２１を配線１５、１６上に載置した状態で行
われるので、さらに組み立て時のガタ付きの発生を防止
して、安定した接続が得られる。勿論、このようにして
も第１の実施の形態と同様な効果が期待できる。 （第３の実施の形態）図４（ａ）（ｂ）は、第３の実施
の形態の概略構成を示すもので、図１および図２と同一
部分には、同符号を付している。
ることで、全体を封止するようにしている。従って、こ
のようにすれば、基板１４上の配線１５、１６に対する
インダクタ本体１１のフェースダウンによる接続は、イ
ンダクタ本体１１の細長状の電極パッド１１１ｃ、１１
２ｃの突起２１を配線１５、１６上に載置した状態で行
われるので、さらに組み立て時のガタ付きの発生を防止
して、安定した接続が得られる。勿論、このようにして
も第１の実施の形態と同様な効果が期待できる。 （第３の実施の形態）図４（ａ）（ｂ）は、第３の実施
の形態の概略構成を示すもので、図１および図２と同一
部分には、同符号を付している。
【００３０】この場合、インダクタ本体１１は、図１で
述べたと同様である。そして、このようなインダクタ本
体１１を搭載する基板３１は、その表面に溝部３１１を
形成し、この溝部３１１底面に平行に配線３２、３３を
配置している。これら配線３２、３３は、基板３１表面
の配線１５、１６にスルーホール３４、３５を各別に介
して接続している。
述べたと同様である。そして、このようなインダクタ本
体１１を搭載する基板３１は、その表面に溝部３１１を
形成し、この溝部３１１底面に平行に配線３２、３３を
配置している。これら配線３２、３３は、基板３１表面
の配線１５、１６にスルーホール３４、３５を各別に介
して接続している。
【００３１】そして、インダクタ本体１１をフェースダ
ウンで溝部３１１に挿入し、溝部３１１底面の配線３
２、３３に接続する。この場合、配線３２、３３上に
は、導電性接着剤１７を塗布していて、この接着剤１７
によりコイル１１１の電極パッド１１１ａ、１１１ｂの
突起１２を配線３２に、コイル１２の電極パッド１１２
ａ、１１２ｂの突起１２を配線３３にそれぞれ接続して
いる。
ウンで溝部３１１に挿入し、溝部３１１底面の配線３
２、３３に接続する。この場合、配線３２、３３上に
は、導電性接着剤１７を塗布していて、この接着剤１７
によりコイル１１１の電極パッド１１１ａ、１１１ｂの
突起１２を配線３２に、コイル１２の電極パッド１１２
ａ、１１２ｂの突起１２を配線３３にそれぞれ接続して
いる。
【００３２】そして、インダクタ本体１１を挿入した溝
部３１１に対して封止樹脂１８をコートすることで、基
板３１表面を平坦状にしてインダクタ本体１１を封止し
ている。
部３１１に対して封止樹脂１８をコートすることで、基
板３１表面を平坦状にしてインダクタ本体１１を封止し
ている。
【００３３】従って、このようにすれば、基板３１表面
に形成した溝部３１１にインダクタ本体１１をフェース
ダウンで挿入し、溝部３１１底面に配置された配線３
２、３３に接続し、溝部３１１に対して封止樹脂１８を
コートすることで、基板３１表面を平坦状にしてインダ
クタ本体１１を封止できるので、全体をさらに薄型化で
きる。勿論、このようにしても上述した第１の実施の形
態と同様な効果が期待できる。 （第４の実施の形態）図５（ａ）（ｂ）は、第４の実施
の形態の概略構成を示すもので、この場合、インダクタ
本体１１の電極パッド１１１ａ、１１１ｂおよびコイル
１１２の電極パッド１１２ａ、１１２ｂにそれぞれ形成
される突起４１をＡU ボールまたは導電性接着剤により
構成し、フェースダウンによってＡU ボールまたは導電
性接着剤の突起４１を基板４２に塗布された導電性接着
剤により各電極パッド１１１ａ、１１１ｂおよび１１２
ａ、１１２ｂを基板４２の配線４３に接続するようにし
ている。
に形成した溝部３１１にインダクタ本体１１をフェース
ダウンで挿入し、溝部３１１底面に配置された配線３
２、３３に接続し、溝部３１１に対して封止樹脂１８を
コートすることで、基板３１表面を平坦状にしてインダ
クタ本体１１を封止できるので、全体をさらに薄型化で
きる。勿論、このようにしても上述した第１の実施の形
態と同様な効果が期待できる。 （第４の実施の形態）図５（ａ）（ｂ）は、第４の実施
の形態の概略構成を示すもので、この場合、インダクタ
本体１１の電極パッド１１１ａ、１１１ｂおよびコイル
１１２の電極パッド１１２ａ、１１２ｂにそれぞれ形成
される突起４１をＡU ボールまたは導電性接着剤により
構成し、フェースダウンによってＡU ボールまたは導電
性接着剤の突起４１を基板４２に塗布された導電性接着
剤により各電極パッド１１１ａ、１１１ｂおよび１１２
ａ、１１２ｂを基板４２の配線４３に接続するようにし
ている。
【００３４】このようにしても、上述した第１の実施の
形態と同様な効果が期待できる。 （第５の実施の形態）図６（ａ）（ｂ）は、第５の実施
の形態の概略構成を示すもので、この場合、インダクタ
本体１１の電極パッド１１１ａ、１１１ｂおよびコイル
１１２の電極パッド１１２ａ、１１２ｂにそれぞれ形成
される突起５１を複数個の半田ボールにより構成し、フ
ェースダウンによって半田ボールの突起５１により各電
極パッド１１１ａ、１１１ｂおよび１１２ａ、１１２ｂ
を基板５２の配線５３に接続するようにしている。
形態と同様な効果が期待できる。 （第５の実施の形態）図６（ａ）（ｂ）は、第５の実施
の形態の概略構成を示すもので、この場合、インダクタ
本体１１の電極パッド１１１ａ、１１１ｂおよびコイル
１１２の電極パッド１１２ａ、１１２ｂにそれぞれ形成
される突起５１を複数個の半田ボールにより構成し、フ
ェースダウンによって半田ボールの突起５１により各電
極パッド１１１ａ、１１１ｂおよび１１２ａ、１１２ｂ
を基板５２の配線５３に接続するようにしている。
【００３５】このようにしても、上述した第１の実施の
形態と同様な効果が期待できる。なお、図７（ａ）
（ｂ）に示すように、上述したイングタ本体１１をフェ
ースダウンにより基板６１上に複数個直接接続し、この
後、メタルマスク６２を用いた印刷による一括コートに
より一体化するようにもできる。
形態と同様な効果が期待できる。なお、図７（ａ）
（ｂ）に示すように、上述したイングタ本体１１をフェ
ースダウンにより基板６１上に複数個直接接続し、この
後、メタルマスク６２を用いた印刷による一括コートに
より一体化するようにもできる。
【００３６】こうすれば、印刷により一括した樹脂封止
が可能になるので、イングタ本体１１を１個づつ樹脂封
止するのに比べ、大幅な作業の効率化を実現することが
できる。
が可能になるので、イングタ本体１１を１個づつ樹脂封
止するのに比べ、大幅な作業の効率化を実現することが
できる。
【００３７】
【発明の効果】以上述べたように、本発明によれば、フ
ェースダウンによりコイル電極を導電性の突起を介して
基板の配線に直接接続できるようになり、接続部での抵
抗損失を低減できるとともに、ノイズの発生も防止でき
る。また、フェースダウンによる基板上の配線への直接
接続の際にガタ付きが発生する余地がなくなり、プレー
ナインダクタの安定した実装作業が実現できる。このこ
とは、特に、自動組み立てによる接続の際に、作業に狂
いなどを生じることがなくなり、安定で、しかも効率の
よい作業が確保できる。
ェースダウンによりコイル電極を導電性の突起を介して
基板の配線に直接接続できるようになり、接続部での抵
抗損失を低減できるとともに、ノイズの発生も防止でき
る。また、フェースダウンによる基板上の配線への直接
接続の際にガタ付きが発生する余地がなくなり、プレー
ナインダクタの安定した実装作業が実現できる。このこ
とは、特に、自動組み立てによる接続の際に、作業に狂
いなどを生じることがなくなり、安定で、しかも効率の
よい作業が確保できる。
【図１】本発明の第１の実施の形態のインダクタの概略
構成を示す図。
構成を示す図。
【図２】第１の実施の形態のインダクタの実装状態の概
略構成を示す図。
略構成を示す図。
【図３】第２の実施の形態のインダクタの実装状態の概
略構成を示す図。
略構成を示す図。
【図４】第３の実施の形態のインダクタの実装状態の概
略構成を示す図。
略構成を示す図。
【図５】第４の実施の形態のインダクタの実装状態の概
略構成を示す図。
略構成を示す図。
【図６】第５の実施の形態のインダクタの実装状態の概
略構成を示す図。
略構成を示す図。
【図７】第６の実施の形態のインダクタの実装状態の概
略構成を示す図。
略構成を示す図。
【図８】従来のインダクタの一例の概略構成を示す図。
【図９】従来のインダクタの他の例の概略構成を示す
図。
図。
１１…インダクタ本体、 １１１、１１２…スパイラルコイル、 １１１ａ、１１１ｂ、１１１ｃ、１１２ａ、１１２ｂ、
１１２ｃ…電極パッド、 １２、２１、４１、５１…突
起、 １２１…磁性膜、 １２１ａ…開口部、 １３…位置合わせ用マーク、 １４、３１、４２、６１…基板、 １５、１６、３２、３３、４３…配線、 １７…導電性接着剤、 １８…封止樹脂、 ３４、３５…スルーホール、 ６１…メタルマスク。
１１２ｃ…電極パッド、 １２、２１、４１、５１…突
起、 １２１…磁性膜、 １２１ａ…開口部、 １３…位置合わせ用マーク、 １４、３１、４２、６１…基板、 １５、１６、３２、３３、４３…配線、 １７…導電性接着剤、 １８…封止樹脂、 ３４、３５…スルーホール、 ６１…メタルマスク。
Claims (5)
- 【請求項１】 コイル両面に絶縁層を介して磁性膜を設
けるようにしたプレーナインダクタにおいて、 前記コイル端に接続される少なくとも２個の電極と、 これら電極に設けられるるとともに外部に露出される導
電性の突起とを具備したことを特徴とするプレーナイン
ダクタ。 - 【請求項２】 コイルは、２個の長方形スパイラルコイ
ルを同一平面状に配置するとともに、これらスパイラル
コイル間を電気的に直列接続していて、 これらスパイラルコイルの巻き中心部に前記導電性の突
起を有する電極を配置したことを特徴とする請求項１記
載のプレーナインダクタ。 - 【請求項３】 請求項１または２記載のプレーナインダ
クタを基板上に実装するとともに、該プレーナインダク
タの電極に設けられる導電性の突起をフェースダウンに
より前記基板の配線に直接接続したことを特徴とするプ
レーナインダクタを実装した電子部品。 - 【請求項４】 前記電極は、４個で、これら電極に設け
られる導電性の突起をフェースダウンにより基板の配線
に直接接続したことを特徴とする請求項３記載のプレー
ナインダクタを実装した電子部品。 - 【請求項５】 前記電極は、２個で、これら電極に設け
られる導電性の突起をフェースダウンにより基板の配線
に直接接続するとともに、前記２個の突起とともに三角
形の頂点を形成する位置に他の支持用突起を配置したこ
とを特徴とする請求項３記載のプレーナインダクタを実
装した電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23733895A JP3410876B2 (ja) | 1995-09-14 | 1995-09-14 | プレーナインダクタ、プレーナインダクタを実装した電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23733895A JP3410876B2 (ja) | 1995-09-14 | 1995-09-14 | プレーナインダクタ、プレーナインダクタを実装した電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0982525A true JPH0982525A (ja) | 1997-03-28 |
| JP3410876B2 JP3410876B2 (ja) | 2003-05-26 |
Family
ID=17013908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23733895A Expired - Fee Related JP3410876B2 (ja) | 1995-09-14 | 1995-09-14 | プレーナインダクタ、プレーナインダクタを実装した電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3410876B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011054585A (ja) * | 2009-08-31 | 2011-03-17 | Murata Mfg Co Ltd | インダクタおよびｄｃ−ｄｃコンバータ |
| WO2020118827A1 (en) * | 2018-12-14 | 2020-06-18 | Hong Kong Applied Science and Technology Research Institute Company Limited | Power converter |
-
1995
- 1995-09-14 JP JP23733895A patent/JP3410876B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011054585A (ja) * | 2009-08-31 | 2011-03-17 | Murata Mfg Co Ltd | インダクタおよびｄｃ−ｄｃコンバータ |
| US8284010B2 (en) | 2009-08-31 | 2012-10-09 | Murata Manufacturing Co., Ltd. | Inductor and DC-DC converter |
| WO2020118827A1 (en) * | 2018-12-14 | 2020-06-18 | Hong Kong Applied Science and Technology Research Institute Company Limited | Power converter |
| US11127524B2 (en) | 2018-12-14 | 2021-09-21 | Hong Kong Applied Science and Technology Research Institute Company Limited | Power converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3410876B2 (ja) | 2003-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11289024A (ja) | 半導体装置及びその製造方法 | |
| JP2000331835A (ja) | 積層電子部品及び回路モジュール | |
| KR100405248B1 (ko) | 캐리어필름 및 그것을 사용한 집적회로장치 | |
| US6020626A (en) | Semiconductor device | |
| JP2000138317A (ja) | 半導体装置及びその製造方法 | |
| JP3410876B2 (ja) | プレーナインダクタ、プレーナインダクタを実装した電子部品 | |
| JP2001177005A (ja) | 半導体装置及びその製造方法 | |
| JPH0451064B2 (ja) | ||
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP3410877B2 (ja) | プレーナインダクタ、プレーナインダクタを実装した電子部品およびプレーナインダクタの実装方法 | |
| JP3699271B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JPS6041702Y2 (ja) | 小形インダクタ | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム | |
| JPH1140618A (ja) | フィルムキャリアおよびそれを用いた積層型実装体 | |
| JPH10303251A (ja) | 半導体装置 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JPH0629421A (ja) | 電子部品搭載用基板 | |
| JP2527507B2 (ja) | リ―ドフレ―ムおよびこれを用いた半導体装置 | |
| JPH0661404A (ja) | 半導体装置 | |
| JP2001358253A (ja) | Ｂｇａ型半導体装置 | |
| JP3196379B2 (ja) | 多層ｔａｂテープ | |
| JPH0992678A (ja) | Ｉｃパッケージとその製造方法 | |
| JPH10284809A (ja) | 回路モジュール及びその製造方法 | |
| JP2917932B2 (ja) | 半導体パッケージ | |
| JP2778943B2 (ja) | マイクロ波基板およびこれを用いたマイクロ波パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080320 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |