JPH09504893A - 記号書き直し可能ｌｃｄキースイッチ用対話式プログラマブルインタフェース - Google Patents

Abstract

(57)【要約】 記号書き直し可能液晶ディスプレー（ＬＣＤ）キースイッチを制御プロセサにインタフェースするインタフェース回路。インタフェース回路はデータ入力装置やポイント・オブ・セール装置とともに使用するように構成することができる。

Description

【発明の詳細な説明】 記号書き直し可能ＬＣＤキースイッチ用 対話式プログラマブルインタフェース 本発明は液晶ディスプレー（ＬＣＤ）キースイッチ用の対話式プログラマブル インタフェースに関し、特にコンピュータの高速データポートとＬＣＤキースイ ッチ装置との間のオンライン対話式プログラマブルインタフェースに関する。本 発明はまたオンボードマイクロプロセサを有するスタンドアロン型装置用および コンピュータとともに使用するための記号書き直し可能ＬＣＤキースイッチを備 える入出力装置に関する。 本発明は、キーボードまたはキーパッドを形成するようにグループ分けされた キースイッチを有するＬＣＤ装置に対する接続ポートとしてパーソナルコンピュ ータ（ＰＣ）の標準並列ポートを使用するオンライン対話式リアルタイムインタ フェースを提供するために開発されたインタフェース手段を開示する。キーボー ドまたはキーパッドはＬＣＤキースイッチのみを使って形成することもできるし ＬＣＤキースイッチと伝統的なキースイッチの組合せで形成することもできる。 キーボードまたはキーパッドは固定または移動用の用途のため機械の一部として または連結可能なユニットとして構成することができる。さらにコンピュータか ら離れて操作できるデータ入出力装置が開示され、この装置は本発明のインタフ ェース手段を介してキースイッチと通信する。本発明は個 々の構成要素としてまたは組合せとしてのハードウエア回路設計、ファームウェ ア、ソフトウエアを含むインタフェース手段に関する。ＬＣＤキースイッチは、 データを英数字、画像または静的もしくは動的な絵文字として表示することを許 容する画素（ピクセル）のレベルでプログラム可能である。キースイッチは背後 の色相の範囲をプログラムさせることができる。ＬＣＤキースイッチは従来ＧＢ −Ａ−２１３０７２２（Muller）またはＥＰ−Ａ−Ｏ ２３２１３７(Dowty Ele ctronic Components Limited)に示されるように従来技術として存在しており、 本発明の対象ではない。 本発明はコンピュータと従来技術のＬＣＤキースイッチとの間のインタフェー スを対象とするものであり、このインタフェースは、英数字、画像または絵文字 の情報を背後の色を伴いまたは伴わず表示するために、ＰＣ等のコンピュータ上 で動作するアプリケーションプログラムを単一のキースイッチまたはキースイッ チのマトリックスと通信することを許容する。また本発明はこのようなインタフ ェースを使用する装置および記憶回路からのプログラムを動作させコンピュータ に接続できるようにした遠隔装置も対象とする。 したがって、本発明は、記号書き直し可能液晶ディスプレー（ＬＣＤ）キース イッチを制御プロセサにインタフェースする回路であって、ＬＣＤキースイッチ をアドレスする手段と、データをＬＣＤキースイッチに転送す る手段と、ＬＣＤキースイッチからデータを読取る手段とを備えるインタフェー ス回路において、キースイッチの所望の機能を表すイメージデータをＬＣＤキー スイッチ上に表示するため該イメージデータが制御プロセサからインタフェース 回路に転送され、それによって、キースイッチが作動されるとき、キースイッチ からデータ信号が該インタフェース回路によって読取られ、該インタフェース回 路はＬＣＤキースイッチ上のイメージによって表わされる指定された機能を制御 プロセサが実行することを許容することを特徴とするインタフェース回路を提供 する。 また本発明は、記号書き直し可能液晶ディスプレー（ＬＣＤ）キースイッチを 制御プロセサにインタフェースする回路であって、ＬＣＤキースイッチをアドレ スする手段と、データをＬＣＤキースイッチに転送する手段と、ＬＣＤキースイ ッチからデータを読取る手段とを備えるインタフェース回路において、該インタ フェース回路は、ＬＣＤキースイッチが実質的に直ちにリフレッシングすること を容易にするため、ＬＣＤキースイッチと制御プロセサ間の高速オンライン対話 手段をさらに備えることを特徴とするインタフェース回路を提供する。 また本発明は、記号書き直しＬＣＤキースイッチを制御プロセサにインタフェ ースする回路であって、少くとも１個のＬＣＤキースイッチマトリックスをアド レスする手段と、該マトリックス内のＬＣＤキースイッチをア ドレスする手段と、ＬＣＤキースイッチ上に表示すべきデータを転送する手段と 、キースイッチの動作を検出する手段とを備えるインタフェース回路において、 マトリックス内の各ＬＣＤキースイッチは別個に記号書き直しが可能であり、か つ複数の機能を果すためにプログラムすることができることを特徴とするインタ フェース回路を提供する。 少くとも１個のＬＣＤキースイッチはキースイッチの１回のキーストロークに よって実行可能な複数の機能を含むマクロを割当てられていることが有利である 。 各キースイッチイメージは、キースイッチが作動された時操作用として制御プ ロセサによって受取られる情報を表すものであることが便利である。 また本発明は、記号書き直し可能ＬＣＤキースイッチのマトリックスと制御プ ロセサ間に接続可能なインタフェース回路において、該インタフェース回路は、 マトリックス内の各キースイッチの現在の機能を設定し、現在のまたは所望のキ ースイッチ機能を表す英数字（アルファニューメリック）、画像または絵文字の イメージを表示するため記号書き直し可能ＬＣＤにデータを転送し、キースイッ チが作動された時当該機能を実行する高速オンライン対話手段を備えることを特 徴とするインタフェース回路を提供する。 また本発明は少くとも１個の記号書き直し可能ＬＣＤキースイッチと制御プロ セサとを接続することができる インタフェース回路であって、導入すべきデータまたは実行すべき命令を表すイ メージをＬＣＤキースイッチ上に表示する手段と、キースイッチを選択しまたは 実行する手段と、キースイッチが作動された時間を読取りまたは検出する手段と 、該データまたは命令を制御プロセサに転送する手段と、表現イメージおよびＬ ＣＤキースイッチによって導入されるべきデータまたは実行されるべき命令をさ らなる機能のために変更する手段とを備えるインタフェース回路を提供する。 また本発明は、初期化命令および開始データを保持し、かつＬＣＤキースイッ チ上に表示するためのイメージを表すプログラム命令および／またはデータを記 憶する記憶回路を含むことができる。 初期またはデフォルトキースイッチ機能のために用いられるイメージを表す初 期または開始データを保持するためリードオンリーメモリー（ＲＯＭ）が設けら れていることが有利である。 好ましくは、制御プロセサ上で動作する特定のアプリケーションまたはプログ ラムのために使用されるイメージを表すデータを記憶するためランダムアクセス メモリー（ＲＡＭ）が設けられる。 好ましい構成においては、該インタフェース回路の中央制御装置（ＣＰＵ）が 制御プロセサから独立であるために、該ＲＡＭにはアプリケーションまたはプロ グラムが予め記憶されている。 制御プロセサはコンピュータの並列ポートを介して該インタフェース回路と通 信するコンピュータを備えている。 選択的に、制御プロセサはインタフェース回路のＣＰＵと直接通信するオンボ ードマイクロプロセサを備える。 本発明は、記号書き直し可能ＬＣＤキースイッチのマトリックスおよびデータ 入力装置とコンピュータをインタフェースするインタフェース回路を備えるデー タ入力装置であって、キースイッチはキースイッチ機能を表すイメージを表示す るＬＣＤを含むデータ入力装置において、マトリックスの各キースイッチは、該 インタフェース回路によってアドレスすることが可能でありかつ表示のため該イ ンタフェース回路からデータを受取るようになされたＬＣＤドライバー回路を備 えていることを特徴とするデータ入力装置を提供する。 該ドライバー回路は表示されるイメージを表すデータを記憶する記憶回路を備 え、リセット信号または新しいデータが受領されるまでディスプレイ上のイメー ジを保留するリフレッシュ機能を有する。 データ入力装置は、インタフェース回路および複数のＬＣＤキースイッチを備 え、各キースイッチはいずれか一つのキースイッチを操作することにより変更可 能な特定の機能を割り当てられている。この構成は、コンピュータ上で動作する メニュー駆動プログラムのために使用 するようになされたものであって、このメニューはＬＣＤキースイッチ上で表わ され、それによって１つのキーが押されるとその他のすべてのキースイッチのイ メージが新しいメニューを表すように変わるものである。 データ入力装置はキーボード、キーパッドまたはキーストリップを備えている 。 好ましくは、データ入力装置はポインター装置を備えている。 データ入力装置は遠隔操作で受領されたデータを記録するように構成すること ができ、記録すべきデータはＬＣＤキースイッチ上で表示され、該データは該キ ースイッチを動作させることによって記憶装置に入力される。 データ入力装置は、ソフトウェア内に内蔵される命令または機能がＬＣＤキー スイッチ上のイメージによって表わされ該キースイッチの作動によって実行され るように、制御プロセサ上で実行されるソフトウェアと対話する。 通常コンピュータビデオ表示ユニット（ＶＤＵ）上で表示される視覚上の指示 がＬＣＤキースイッチ上に表示されまたは記号で示されることが有利である。 データ入力装置は命令または指示がＬＣＤキースイッチ上に表示されまたは記 号で示されるユーザー・ヘルプ・システムを備える。 指示はＶＤＵに同時に表示されることが好ましい。 データ入力装置はオプション・ボタン・アイコンがＬＣＤキースイッチ上に表 示されるグラフイカルユーザインタフェース（ＧＵＴ）環境を動作させるコンピ ュータとともに使用することもできる。 また本発明は、記号書き直し可能ＬＣＤキースイッチのマトリックスおよび該 マトリックスと制御プロセサとの間に接続可能なインタフェース回路を備えるポ イント・オブ・セール装置であって、キースイッチが作動された時ポイント・オ ブ・セール・データが取引の一部として入力されるようにポイント・オブ・セー ル・データをＬＣＤキースイッチ上に選択的に提示することができるポイント・ オブ・セール装置を提供する。 ＬＣＤキースイッチ上に提示されたデータはポイント・オブ・セール機能を表 すものであることが有利である。 選択的に、ＬＣＤキースイッチ上に提示されたデータは取引における販売項目 に関連するパラメータを表すものである。 ポイント・オブ・セール装置は、カード読取り装置およびインタフェース回路 と通信するカード読取り装置インタフェースを備え、カードから読取られたデー タが取引に使用されるようにしてもよい。保安上の詳細を照合または比較するこ とができるようにカードから読取られたデータがスクリーン上に表示されるよう にしてもよい。 ポイント・オブ・セール装置は、少くとも２つの入力／出力（Ｉ／Ｏ）ポート を備え、第１のポートはポイント・オブ・セール装置とコンピュータとの間の通 信リンクを備え、第２のポートは周辺装置に対するローカル・エリア・ネットワ ーク（ＬＡＮ）等のネットワークを含む通信リンクを備えていることが有利であ る。 周辺装置はモデム、現金引出ドライバー、プリンタまたは第２のポイント・オ ブ・セール装置であってもよい。 第２以降のＩ／Ｏポートにはデータの転送のためユニバーサル・アシンクロナ ス・レシーバー／トランスミッタ（ＵＡＲＴ）回路が設けられている。 本発明は、記号書き直し可能ＬＣＤキースイッチまたは標準スイッチのマト リックス、ＬＣＤスクリーン、印刷装置，磁気ストリップカード読取り装置およ びＩ／Ｏポートドライバー回路の互換性を容易にするためのハウジングを備える ポイント・オブ・セール装置を提供する。 また本発明は、ポイント・オブ・セール装置の構成に適したハウジングであっ て、上部プレートおよび下部プレートを備え、該上部プレートはカードスワイプ ガイドを受けるための第１の透孔と装置の機能的部分を形成する１以上のＬＣＤ キースイッチモジュールを受けるための第２の透孔を有し、該下部プレートはサ ーキットボードを受ける手段および上部プレートをスナップ保持する レシーバーを有するハウジングを提供する。 ハウジングはＩ／Ｏポート用透孔を含み、該Ｉ／Ｏポートの中第１のポートは 装置のコンピュータへの接続を容易にし、第２以降のポートはＵＡＲＴまたはド ライバ回路の周辺装置への接続を容易にする。 本発明が指向する主な目的はリアルタイムで対話的できるオンライン装置を提 供することである。本発明はターミネート・アンド・ステイ・レジデント（ＴＳ Ｒ）プログラム、ドライバー回路または該プログラムとドライバー回路の組合せ を使用することを含むことができる。これらはＰＣに選択的に設置されてアプリ ケーションプログラムの開発者またはユーザーとキーボード、キーパッドのハー ドウェア、ファームウェアとの間のインタフェースを提供する。 このソフトウェアープログラム（ＴＳＲまたはドライバーまたは両者の組合せ ）はアプリケーションの開発者またはユーザーが簡単な機能呼出しを使用するこ とによりキーボード／キーパッドまたは個々のキーにアクセスすることを許容す る。プログラムは他のプログラムドライバーと共存しなければならず、プログラ ムの鎖、割込み処理、他のＴＳＲ、他のアプリケーション、メモリー管理、タス クスイッチ等と干渉してはならない。プログラム命令はアプリケーションプログ ラムの開発者またはユーザーからの周辺インタフェースの面倒さと危険を取除く 。インタフェース回路はキーボード／キーパッドに 対するまたはそれからの確実な通信を提供する。並列ポートとキーボード／キー パッドのインタフェース回路間の接続は標準２５ウェイケーブルによって行う。 インタフェース回路のハードウェアおよびファームウェアと、コンピュータ上 で動作するインタフェースソフトウェアプログラムと結合したキーボード／キー パッドは、アドレスとデータ信号の整合を伴って、高速、能率的かつ対話的な方 法でデータを伝達することを許容する。 インタフェース回路の実施例の詳細な模式図は以下に説明され、ＬＣＤキース イッチマトリックスと伝統的なキースイッチマトリックスの組合せの相互作用を 図示する。またデータ入出力に使用されるインタフェース回路を有する装置につ いて説明される。他の構成はインタフェース回路がたとえばポイント・オブ・セ ール装置として使用される標準磁気ストリップカード読取り装置を備えるインタ フェース回路を含む。提示されるキーボード／キーパッドのレイアウトは例示的 なもので、キーの組合せについての限定は単にプリント回路基板（ＰＣＢ）レイ アウトの１要素にすぎない。インタフェース回路は、いかなる数のキースイッチ でも、ＬＣＤキースイッチ単独または標準触覚キースイッチとの組合せとして、 触覚キースイッチ単独で、タッチセンシテイブキースイッチまたは膜タッチキー スイッチについて、すなわち電気的出力を有するどんなキースイッチについてイ ンタフェ ースを行うことができる。 キースイッチ押圧および解除信号はインタフェース回路中の並列ポートコネク タブロックを介してＰＣに伝達される。開示される主要な利点はキーストローク 情報信号があたかもデータが標準ＱＷＥＲＴＹキーボードから到来したかのよう にＰＣの現存するキーボードバッファにパックされることである。この構成はＬ ＣＤキースイッチを備える装置があたかもそれがＱＷＥＲＴＹキーボードである かのように動作することを許容する。キースイッチデータはまた単純な呼出しに よってアプリケーションプログラムにおいて入手可能である。このインタフェー ス設計は「動かない」 （stuck keys）の同定を可能とし、その結果問題の生じ たキー装置を取扱う間にキーボードはその通常の機能を遂行し続ける。 ハードウェア、ファームウェアおよびソフトウェアを結合する本発明はマルチ タスク環境を助長し、効率的な動作のためのバッファを提供する。ＬＣＤイメー ジを制御するためのソフトウェアおよび／またはファームウェアプログラム（Ｔ ＳＲ、ドライバーまたはそれらの組合せ）は「安全な」時間のためのすべての出 力イベントのスケジュールを作り、関連する入力イベントに対して「直ちに」応 答する。またプログラムは、他の機能を参照することなく入手可能なあらゆる機 能にアクセスすることが許され、かつこのアクセスは関連するアプリケーション コード（たとえばエラー処理等）に関係する以外は インタフェース回路がどうやって動作するかには直接関係しないようにしてユー ザーやアプリケーション開発者を助ける。 図示のインタフェース回路は異る構成要素を使って種々の方法で構成すること ができる。基礎的な技術は中央処理装置（ＣＰＵ）のプログラミングと組合せた 信号、データ、アドレスおよび補助ラインの制御を容易にする。 キースイッチとＰＣ間に得られる対話的オンライン、リアルタイム通信構成は インタフェースを使用し易くする。 キーボード／キーパッドの各キーは背後の色相を伴いまたは伴わない個々のス クリーンであって英数字テキストや画像または絵文字イメージを表示することが できる。 本発明はまたは簡単な命令を実行するための複雑なキーストロークの組合せを 避けるために利用することができる。したがって本発明を内蔵するコンピュータ 入力装置は操作し易く、新しいユーザーがおびえてＰＣ作業の仕組みについての 詳しい知識を得る必要性に迫られることなしに実際的な仕事または作業上の道具 としてただちに使用することができる。上記の装置および技術とＬＣＤキースイ ッチ自身またはそれと伝統的なキースイッチの組合せとの組合せは対話的、リア ルタイム、オンラインの援助をユーザーに与え、簡単なキーストロークで複 数の複雑なオプションからの選択を許容する。 概略を述べた上記インタフェース回路は類似の回路、ファームウェアおよびソ フトウェアを使ってワークステーションや他のプログラマブル機器にインタフェ ースを提供するように容易に構成することができ、またはコンピュータのいずれ かの高速ポートまたはデータバスとの接続のためのスタンドアロン型ユニットと して使用するように構成することができる。 以下本発明を添付図面を参照してより詳細に説明する。添付図面は本発明にか かるインタフェースを提供するために使用される回路の３つの実施例を例示的な ものとして模式的に示すものである。また添付図面は種々のアプリケーションに おける本発明のインタフェース回路を備える種々の装置の実施例を示す。 図１はインタフェース回路の第１実施例の概略図である。 図１ａ〜１ｄは図１に示される回路の各部の拡大図である。 図２ａは記号書き直し可能ＬＣＤキースイッチの４×２マトリックスを有する インタフェース回路に接続される回路の概略図である。 図２ｂは記号書き直し可能ＬＣＤキースイッチの４×３マトリックスを有する キースイッチインタフェース用回路の概略図である。 図３および３ａは図１に示しかつ図１ａ〜１ｄに詳細 を示した回路に類似した回路の第２実施例である。 図４ａ〜４ｄはアプリケーション・スペシフィック集積回路（ＡＳＩＣ）によ り改善された性能を有するインタフェース回路の第３実施例の概略図である。 図５ａ〜５ｃはそれぞれ手持ち記号書き直し可能ＬＣＤキーパッドの斜視図、 平面図、側面図である。 図６および６ａはポイント・オブ・セール装置用のモジュラーハウジングの複 数の側面図および断面側面図である。 図７は該ハウジング内に載置されたポイント・オブ・セール装置の操作要素を 示す図６および図６ａと同様の複数の側面図である。 図８ａ，８ｂは記号書き直し可能ＬＣＤキースイッチの４×３キーパッドマト リックスを有するポイント・オブ・セール装置の第１実施例および第２実施例の 平面図である。 図９ａ，９ｂは記号書き直し可能ＬＣＤキースイッチの２個の４×３キーパッ ドマトリックスを有するポイント・オブ・セール装置の第３実施例および第４実 施例の平面図である。 図面を参照し、かつ最初はキーパッドまたはキーボードとして形成された少く とも１つのキースイッチマトリックスをインタフェースするための回路を示す図 １および図１ａ〜１ｄを参照する。 このキーパッド／キーボードインタフェース回路はＰ Ｃの標準並列入出力（Ｉ／Ｏ）ポートをインタフェースするために設計されたも のである。ＤＣ入力電圧は９Ｖ〜２８Ｖの範囲内のものを使用できる。ＰＣへの 接続はポートコネクタブロックＣＮ２と結合する標準ケーブル（２５ウエイＤ型 ソケットに対する２５ウエイＤ型プラグ、ピン１にピン１を接続〜ピン２５にピ ン２５を接続）を介して行う。 第１のアドオン印刷回路基板（ＰＣＢ）は、図２ａに示すように、４個のＬＣ Ｄキースイッチを縦に、２個のＬＣＤキースイッチを横に配列するマトリックス を容易にする。第２のアドオンＰＣＢは、図２に示すように、４個のＬＣＤキー スイッチを縦に、３個のＬＣＤキースイッチを横に配列するマトリックスを容易 にする。４個×５個（４×５）または４個×７個（４×７）の標準キーパッドを 図２ｂの４×３ＬＣＤキースイッチマトリックスの代りに使用することもできる 。 説明の便宜上、回路はＬＣＤスクリーンインタフェース回路、ＬＣＤキースイ ッチ膜およびカード読取り装置インタフェースおよびＤＣ−ＤＣ電圧変換器の３ 部分に分割することができる。１．ＬＣＤスクリーンインタフェース ２５ウエイＤ型コネクタブロックＣＮ２のピン２〜９を使用して８ビットのデ ータがＰＣから送られ、バッファ集積回路（ＩＣ）Ｕ１（７４ＨＣ２４４）によ ってバッファされる。このデータは２５ウエイコネクタブロッ クＣＮ２のピン１またはピン１４またはピン１６のいすれかにパルスされること によってラッチされる。 コネクタＣＮ２のピン１を介してラッチされたデータはさらなるバッファＩＣ Ｕ２（７４ＨＣ２７３）を通って送られ、各ラインは次のとおり使用される。 ビット７（ピン９） パリティ選択（ＬＣＤデータに対 してロー（低レベル） （ＬＣＤアドレス／データ命令に 対してハイ（高レベル） ビット６（ピン８） クロックをエネイブル（ＬＣＤク ロックをディスエイブルするため ロー） （ＬＣＤクロックをエネイブルに するためハイ） ビット５（ピン７） ＬＣＤキースイッチはアドレス線 ５を選択 ビット４（ピン６） ＬＣＤキースイッチはアドレス線 ４を選択 ビット３（ピン５） ＬＣＤキースイッチはアドレス線 ３を選択 ビット２（ピン４） ＬＣＤキースイッチはアドレス線 ２を選択 ビット１（ピン３） ＬＣＤキースイッチはアドレス線 １を選択 ビット０（ピン２） ＬＣＤキースイッチはアドレス線 ０を選択 ピン１４を介してラッチされたデータはさらなるバッファＩＣ Ｕ５（７４Ｈ Ｃ２７３）を通って送られ、各ラインは次のとおりである。 ビット７（ピン７） データＤＢＬ７はＬＣＤキースイ ッチに送られる ビット６（ピン６） データＤＢＬ６はＬＣＤキースイ ッチに送られる ビット５（ピン５） データＤＢＬ５はＬＣＤキースイ ッチに送られる ビット４（ピン４） データＤＢＬ４はＬＣＤキースイ ッチに送られる ビット３（ピン３） データＤＢＬ３はＬＣＤキースイ ッチに送られる ビット２（ピン２） データＤＢＬ２はＬＣＤキースイ ッチに送られる ビット１（ピン１） データＤＢＬ１はＬＣＤキースイ ッチに送られる ビット０（ピン０） データＤＢＬ０はＬＣＤキースイ ッチに送られる ピン１６を介してラッチされたデータはバッファＩＣ Ｕ２、ＩＣ Ｕ５と同 様のさらなるバッファＩＣ Ｕ６（７４ＨＣ２７３）を通って送られ、各ライン は次のとおりである。 ビット７（ピン９） ローとなりＣＰＵ（Ｕ２１）８０ ３２をリセット ビット６（ピン８）ｓｅ１０：ローはラッチＵ１２（７ ４ＨＣ４０１７）のインバータＱ １出力を２５ウエイＤ型コネクタ ブロックＣＮ２のピン１１に接続 する ハイはキースイッチ８０３２ＣＰ Ｕからのデータ入力を２５ウエイ Ｄ型コネクタブロックＣＮ２のピ ン１５、ピン１３、ピン２５およ びピン１１に接続する ビット５（ピン７） 使用せず ビット４（ピン６） ＩＮＶＩＮＴ（ハイはＰＣへの線 をインバートし割込みを行う） ビット３（ピン５） 使用せず ビット２（ピン４） 使用せず ビット１（ピン３） ハイは警音器Ｂ１を鳴らす ビット０（ピン２） ハイはコントローラＣＰＵ Ｕ２ １に対しその内部ランダムアクセ スメモリー（ＲＡＭ）をＰＣに送 るよう指示する 並列コンバータＩＣ Ｕ７（７４ＨＣ２８０）はＬＣＤデータに対するパリテ イビットを発生する。並列−直列コンバータＩＣ Ｕ９、ＩＣ Ｕ１０（７４Ｈ Ｃ１６６）は並列（８ビット）ＬＣＤデータ信号を直列ＬＣＤ データ信号に変換する。ラッチＵ１１、Ｕ１２（７４ＨＣ４０１７）はＰＣに信 号を送り、ＬＣＤキースイッチがふさがっている（２５ウエイコネクタブロック ＣＮ２のピン１１がロー）かまたはＬＣＤキースイッチがデータを受けられる状 態にある（コネクタブロックＣＮ２のピン１１がハイ）ことを知らせる。ラッチ Ｕ１２の出力Ｑ１（ピン２）は並列−直列コンバータＩＣ Ｕ９、ＩＣ Ｕ１０ に並列ＬＣＤデータをストローブする。これはストローブパルス（コネクタブロ ックＣＮ２のピン１４上）が終了した後約１クロック時間に生じる。 ＬＣＤキースイッチ用クロックは次の２つのソースから選ばれる。 ソース１（コネクタＣＮ１４のピン１をピン２に合わせる）はＣＰＵ Ｕ２１ （８０３２）からのＡＬＥ信号（ピン３０）である。 ソース２（通常ＰＣＢに合わない、コネクタＣＮ１４のピン２をピン３に合わ せる）は４ＭＨｚ水晶発振器Ｕ２９の出力をデバイダＩＣ Ｕ３０（７４ＨＣ７ ４）によって分割することによって生じる２つの相互に９０度位相が異る２ＭＨ ｚ信号から得られる。２．キースイッチ膜およびカード読取り装置インタフェース キースイッチおよびカード読取り装置インタフェースは、ＣＰＵ Ｕ２１を使 用してキースイッチを走査し、約８回のキーストロークを記憶し、ＣＰＵを１ト ラック または２トラックのカード読取り装置とインタフェースする。ＣＰＵは１回のカ ード走査によって２トラック分の情報を保持することができる。ＣＰＵはそのプ ログラムコードを保持するために外部８kByteリードオンリーメモリー（ＲＯＭ ）Ｕ１９を使用する。本実施例においてＰＣはＣＰＵ Ｕ２１（８０３２）から 一時に４ビットを読取ることができるだけである。ＣＰＵの８ビットバスは、セ レクト信号ｓｅ１０がハイの場合プログラマブルアレーロジック（ＰＡＬ）ＩＣ Ｕ２４を介して一時に４ビット選択される。 セレクト信号ｓｅ１０がハイでｄ０がローの場合： コネクタＣＮ２のピン１１はｓｄｃ１７（ＣＰＵデータバスのラッチされた ビット７）である。 ２５ウエイＤ型コネクタＣＮ２のピン１２はｓｄｃ１６（ＣＰＵデータバス のラッチされたビット６）である。 コネクタＣＮ２のピン１３はｓｄｃ１５（ＣＰＵデータバスのラッチされた ビット５）である。 コネクタＣＮ２のピン１５はｓｄｃ１４（ＣＰＵデータバスのラッチされた ビット４）である。 ｓｅ１０がハイでａｂ０がハイの場合： コネクタＣＮ２のピン１１はｓｄｃ１３（ＣＰＵデータバスのラッチされた ビット３）である。 コネクタＣＮ２のピン１２はｓｄｃ１２（ＣＰＵデータバスのラッチされた ビット２）である。 コネクタのピン１３はｓｄｃ１１（ＣＰＵデータバスのラッチされたビット １）である。 コネクタＣＮ３のピン１５はｓｄｃ１０（ＣＰＵデータバスのラッチされた ビット０）である。 いったんキーストロークを受けまたはカードが走査されると、ＣＰＵ２１は２ ５ウエイＤ型コネクタＣＮ２のピン１０を介して割込み信号をＰＣに通過させる 。この割込み信号（割込みの場合ハイ）は、ＣＰＵ Ｕ２１のｗｒ線（ピン１６ ）がローとなった時ラッチＩＣ Ｕ１７（ピン９）によって発生される。ＰＣは ８ビットデータを読取り、２５ウエイＤ型コネクタＣＮ２のピン１７をローにす ることによりＣＰＵに対しデータを読取ったことを知らせ、ラッチＵ１７を介し てＣＰＵ入力Ｔ１（ピン１５）をローにセットする。 次にＣＰＵはそのすべての入手可能なデータを上記のハンドシェーキングを使 って送出する。デバッギングのためにＰＣはＣＰＵ２１に対しその内部ＲＡＭ（ ２５６バイト）のすべての内容を送出するよう指示することができる。これを行 うため、ＰＣはＣＰＵのピン１０をハイにセットする。 カード終了割込み信号を発生するためラッチＵ２３（７４ＨＣ４０１７）、Ｕ ２５（７４ＨＣ４０１７）およびＰＡＬ ＩＣ Ｕ２４（２０１８）が使用され る。ラッチＩＣ Ｕ２２（７４ＨＣ７４）およびＩＣ Ｕ２６（７４ＨＣ７４） はカードデータ入力時に１ビットクロ ックする。ＣＰＵ２１（８０３２）のより重要なハードウェア機能およびプログ ラムされた命令について以下説明する。 タイマー０：たとえば２５ミリ秒ごとに、または連続的に割込みを信号を発生す るようにプログラムされている。この割込み信号は次のとおり使用される。 −２５ミリ秒の倍数の「粗い」タイムアウトを減少させる。 −キーボードを走査する（また「動かない」キーを探してキーロックを走査する ）。 −バッファ中のすべての「以前の」走査データ、１２８キー、ＲＡＭイメージ１ ６バイト、１６桁、８列、を保留する。 −カラム１で走査を開始し８ビットを読取る。 −なんらかの変化（ＣＨＡＮＧＥ）があるかどうか見る。 −変化が生じていない場合はこれら８ビットは安定であると見なし読取ったデー タを無視する。 −変化があった場合は、現在閉じられまたは開いているキーを計算し、ＰＣバッ ファにそのデータを入力する。ＰＣバッファにスペースがない場合には「オーバ ーフロー」フラッグを選び、ＰＣにそのデータを転送しない。８ビットを以前の 走査データバッファに保留する。 −各カラムを繰返す。 タイマ−１：ＰＣ通信プロトコルにおいて使用されるテ ストピンとして「Ｔ１」入力ピンを使用す る。 タイマ−２：多分１ミリ秒ごとに、または連続的に割込 み信号を発生するようにプログラムされて いる。１ミリ秒の倍数の「細かい」タイム アウトを減少させるために使用される。 Ｅｘｔ０：外部割込み入力 カード読取り装置のトラック１（または選択 されるならばトラック２もしくはトラック３ ）の実行状態を調べるために使用される。割 込み条件が生じる場合それは次のいずれかに よって生じる。 −ＣＬＳ実行中、ＣＬＯＣＫ実行開始、データビット処理待ち この場合、クロックが実行開始した時からデータビットはラッチされていた はずであって、コードはデータビットを読取り記憶する。 −ＣＬＳ不実行 これはカードが取り除かれたこと、したがってすべての保留ビット／バイト が調べられＰＣに送ることができることを示す。 割込が開始した時、Ｅｘｔ０割込みがＣＬＳの不実行化によって生じたがデー タビットによって生じたかをプログラムコードが検出できるよう、ＣＬＳの状態 がラッ チされなければならない。 データは一時に２トラックまでのトラックから収集することができる。これら のデータビットはすべてのトラックが読取られるまで関連するＰＣバッファに保 持される。データビットは、カード終了信号が検出されるまで収集されるべきで ある（バッファのスペースがある限り）。この信号が受信された時バッファはデ ータをＰＣに送る準備ができている。バッファがデータをＰＣに転送しうる状態 にあるので、それ以上のビットが読取られることはない（同一トラックから）。 もしなんらかの追加データビットが読まれると警音装置Ｂ１が鳴り、ビットは無 視される。もしトラックが読まれなんらかのエラーが検出されると、警音装置Ｂ １が動作しデータは廃棄される。有効なビットが検出され、さらなるビットまた はカード終了信号が検出されるまでに長いタイムアウトがある場合は警音装置が 鳴り、保留されたデータは廃棄される。 Ｅｘｔ１：外部割込み入力 Ｅｘｔ０については第２ト ラック 主ライン：カード読取り装置からデータビットを読取る 間にタイムアウト信号をチェックする。なん らかの関連した時間が終了するとタイムアウ トフラッグが実行されエラーが生じたことを 示す。これらエラーは警音装置Ｂ１を鳴らす 信号を発生する。 カード読取り装置のエラーコードがＰＣに送られるためには、信号がＰＣにリ レーされなければならず、ＣＰＵはＰＣがデータを収集するのを待たなければな らない。ＰＣがまったく応答しない場合（予設定のタイムアウト期間の後）、警 音装置Ｂ１が鳴りデータがＰＣにとっていまだ入手可能であることを示す。転送 の間にＰＣ通信リンクが死んだ場合は警音装置は激しく鳴り、エラーコードが送 られ、この転送は終了する。完了した時さらなるデータが収集されている場合は ＣＰＵは「主ライン」ルーチンに戻る。 カード読取り装置バッファがデータをＰＣに送りうる状態にある場合、データ は上記のようにＰＣに送られる。転送が成功するとＣＰＵは「主ライン」ルーチ ンに戻る。 キーボードエラーが生じた時およびキーボードの文字（閉止時または開放時） が転送されるべき時も上記の手順が踏まれる。 開始時にはソフトウェアに含まれる以下の手順が実行される。 −スタック、キーボードバッファ、カード読取り装置バッファ等をＲＡＭの特定 の値に初期化しＲＡＭダンプの分析を容易にする。３．ＤＣ−ＤＣコンバータ ＤＣ入力電圧をＤＣ５ボルトに降下させるためスイッチングレギュレータ集積 回路（ＬＭ２５７６Ｔ−５）が 使用される。この集積回路が供給できる最大電流は３アンペアである。発生熱を 放散するためヒートシンクがこのＩＣ（ＬＭ２５６７Ｔ−５）に取付けられてい る。入力電源が最初に印加される時インタフェース回路を初期化するため１００ ｍｓリセットパルスを供給するためにＴＬ７７０５Ａ ＩＣ Ｕ２７を中心とす るスイッチング回路が使用される。 図３および図３ａ〜３ｄを参照すると、インタフェース回路の第２実施例が示 されている。この回路は図１および図１ａ〜１ｄに示す回路の改良であり、共通 の特徴を備えている。これら回路の重要な相違はインタフェース回路内のＬＣＤ キースイッチのリフレッシュを容易にするためさらなるオンボード記憶装置が含 まれていることである。 前記と実質的に同様に、ＰＣ並列ポートはたとえば以下の１つとして指定され る。 Ｉ／Ｏポートアドレス ＄３ＢＣ ＄３７８ ＄２７８ プログラミング内に次の割込りリクエスト（ＩＲＱ）選択が含まれるべきであ る。 ＩＲＱ７ ＩＲＱ５ ＄３ＢＣ、＄３７８または＄２７８におけるＰＣ Ｉ／Ｏポートはインタフェ ース回路に送るべきデータの８ ビットをラッチする。この＄３ＢＣ、＄３７８または＄２７８のＩ／Ｏポートは インタフェース回路から一時に４ビットかつデータを読取るために使用される。 このアドレスにおける５番目のビットは選択された割込みリクエスト（ＩＲＱ） 線を介して割込み信号をＰＣに送出させる。＄３ＢＥ、＄３７Ａまたは＄２７Ａ におけるＰＣ Ｉ／Ｏポートは４本の出力ストローブ線を有しており、これらの 線はコネクタを介してインタフェース回路内で次のとおり別々に使用される。 ビット０（ピン１） パルスハイはキーボードをリセッ ト ビット１（ピン14） パルスハイはＣＰＵ（８０３２） 用のデータの８ビットをラッチ ビット２（ピン16） パルスローはコントロールデータ の８ビットをラッチ ビット３（ピン17） パルスハイはＰＣがデータを取っ たことをＣＰＵ（８０３２）に確 認する ビット４（ピン13） 並列ポート割込み線をエネイブル するためハイをセット 〔注〕以後並列ポートは＄３７８で開示するものと考える。 プログラムを動作させる前に、並列ポート指定をたとえば３７８で開始し次の とおり設定するように確定しなければならない。 ＄３７Ａ入力 ＄３７Ａへの書込みごとに使用するビット６、ビット５を記憶 ＄３７Ａ出力、＃×××０ ０１０１ これは２５ウエイＤ型コネクタブロックＣＮ２上の以下のピンをセットする。 ビット０（ピン１）がローとなる。これはキーボードをリセット状態に保持す る。 ビット１（ピン１４）がハイとなる。 ビット２（ピン１６）がハイとなる。 ビット３（ピン１７）がハイとなる。 ビット４接続せず。：割込み線をデイスエイブルするためローとなる。 〔注〕ビット４は２５ウエイＤ型コネクタに接続を有ししていない。 ＄３７Ｂ出力 これは２５ウエイＤ型コネクタの次のピンをセットする。 ビット０（ピン２）がローとなる。 ビット１（ピン３）がローとなる。 ビット２（ピン４）がローとなる。 ビット３（ピン５）がローとなる。 ビット４（ピン６）がローとなる。 ビット５（ピン７）がローとなる。 ビット６（ピン８）がローとなる。 ビット７（ピン９）がローとなる。 ３７Ａ出力、＃×××１ ０１００ キーボードリセットを解除し並列ポート 割込み線をエネイブルさせる。 以下の表は２５ウエイＤ型コネクタブロックＣＮ２のピンの指定および関連す る信号を示すものである。 上記のようにＰＣ並列ポートがいったん初期化されると８ビットのデータがＰ Ｃから送出され、コネクタＣＮ２のピン２〜９を使ってバッファＩＣ Ｕ１（７ ４ＨＣ２４４）によってバッファされる。このデータはコネクタＣＮ２のピン１ ４または１６のいずれかをローとすることによってラッチされる。 ピン１４（ポート＄３７Ａのビット１）を介して隣接するバッファＵ３５（７ ４ＨＣ３７３）にラッチされるデータは次のとおり使用される。 ビット７（ピン９） データｄｃ７をＣＰＵ（８０３２）に送出 ビット６（ピン８） データｄｃ６をＣＰＵ（８０３２）に送出 ビット５（ピン７） データｄｃ５をＣＰＵ（８０３２）に送出 ビット４（ピン６） データｄｃ４をＣＰＵ（８０３２）に送出 ビット３（ピン５） データｄｃ３をＣＰＵ（８０３２）に送出 ビット２（ピン４） データｄｃ２をＣＰＵ（８０３２）に送出 ビット１（ピン３） データｄｃ１をＣＰＵ（８０３２）に送出 ビット０（ピン２） データｄｃ０をＣＰＵ（８０３２）に送出 上記データは以下の出力シーケンスによりバッファＩＣ Ｕ３５（７４ＨＣ３ ７３）に実際にラッチされる。 ＄３７Ａ出力 ×××１ ０１００、 ＄３７Ａ出力 ×××１ ００００ および ＄３７Ａ出力 ×××１ ０１００、 データがラッチされた時フラッグは自動的にフリップフロップＵ３６（ピン９ ）上でハイにセットされる。次にこのフラッグは反転されＰＡＬ ＩＣ Ｕ４（ ２０Ｌ８Ａ）を介してポート＄３７９のビット７で読取ることができる。このポ ート＄３７９のビット７のハイ信号はＣＰＵ（８０３２）はふさがっておりＰＣ によって送られたバイトを取込んでいないことを意味する。 コネクタＣＮ２（ビット２、ポート＄３７Ａ）のピン１６を介して並列バッフ ァＵ６（７４ＨＣ２７３）にラッチされたデータは次のとおり使用される。 ビット７（ピン18） 使用せず。 ビット６（ピン17）ｓｅ１０：ローはフリップフロップ Ｕ３６（７４ＨＣ７４）の反転Ｑ 出力（ピン９）をコネクタＣＮ２ のピン１１に接続する。 ビット５（ピン14） 使用せず。 ビット４（ピン13） ＩＮＶＩＮＴ（ハイはＰＣへの割 込み線を反転する）。これはＸＴ に対してはハイであり、ＡＴまた はより高い特定のＰＣに対しては ローである。 ビット３（ピン８） 使用せず。 ビット２（ピン７） 使用せず。 ビット１（ピン４） 使用せず。 ビット０（ピン３） 使用せず。 以上のデータは次の出力シーケンスによりバッファＩＣ Ｕ６（７４ＨＣ２７ ３）に実際にラッチされる。 出力データを＄３７８へ ＄３７Ａ出力 ×××１ ０１００、 ＄３７Ａ出力 ×××１ ０１１０ および ＄３７Ａ出力 ×××１ ０１００ ＣＰＵは次の支援回路および装置を備えている。 ＣＰＵにとって使用可能なリードオンリーメモリー（ＲＯＭ）はメモリーＩＣ Ｕ１９（２７Ｃ６４または２７Ｃ１２８）に隣接して配置されたジャンパーＪ Ｐ１を設定することにより変更することができる。 ジャンパーＪＰ１ ＯＵＴの場合ＲＯＭサイズは１６キロバイト（２７Ｃ１２ ８）である。 ジャンパーＪＰ１ ＩＮの場合ＲＯＭサイズは３２キロバイト（２７Ｃ２５６ ）である。 ＣＰＵクロック水晶は１２ＭＨｚである。 プログラマブルアレーロジック（ＰＡＬ）ＩＣ Ｕ３３、ＩＣ Ｕ３４（２０ Ｌ８）はＣＰＵ（８０３２）用の外部ＲＡＭメモリーアドレスデコーダである。 外部ＲＡＭのサイズは３２キロバイトまたは６４キロバイトとすることができ る。 下位ＲＡＭアドレスは第１のスタティックＲＡＭ（ＳＲＡＭ）ＩＣ Ｕ３７（ ３２キロバイト×８ビット）において＄００００ないし＄７ＦＦＦである。 下位ＲＡＭまたはＲＯＭアドレス＄８０００ないし＄ＦＦＦＦにアップされる 。上位ＲＡＭアドレスは第２のＳＲＡＭ ＩＣ Ｕ３２（３２キロバイト×８ビ ット）において＄８０００ないし＄ＦＥＦＦである。アドレス＄ＦＦ００ないし ＄ＦＦＦＦはＬＣＤ、キーボードその他の動作のために準備されている。 ＲＡＭアドレス指定は次のとおりである。 ＄ＦＦＦＥ ラッチＩＣ Ｕ３３（７４ＨＣ３７３）を 介してＰＣからデータを得るため読出し ＄ＦＦＦＥ ラッチＩＣ Ｕ１８（７４ＨＣ３７３）を 介してＰＣにデータ書込み（フリップフロ ップＵ１７、ピン９（７４ＨＣ７４）の割 込みＩＮＴフラッグはＰＣに割込むため自 動的にハイにセットされる） ＄ＦＦＦ９ バッファＩＣ Ｕ２（７４ＨＣ２７３）に パリティーとチップセレクトＬＣＤアドレ スを書込み ＄ＦＦＦ８ ラッチＩＣ ＵＳ（７４ＨＣ２７３）を介 してＬＣＤキースイッチにデータ書込み（ データは並列−直列コンバータＵ９（７４ ＨＣ１６６）、ピン１３を介してＬＣＤに 自動的に直列に送られる） ＄ＦＦＡ０〜 ＄ＦＦＢＦ バッファＩＣ Ｕ１６（７４ＨＣ２４４） を介してキーボードからデータ読出し ＄ＦＦＦＡ バッファＩＣ Ｕ３７（７４ＨＣ２４４） を介してキーボード構成についてのデータ 読出し ビット０ロー、ビット１ハイはバンク０が ＬＣＫキースイッチのタイプで１ｃ１６（ ４×３マトリックス）であることを意味す る。 ビット０ロー、ビット１ローはバンク０が ＬＣＤキースイッチのタイプ１ｃ２４（４ ×３マトリックス）であることを意味する 。 ビット０ハイ、ビット１ローは他用に留保 ビット０ハイ、ビット１ハイはバンク１０ がprehキーパッドであることを意味する。 ビット２ロー、ビット３ハイはバンク０が キースイッチのタイプ１ｃ１６（４×３マ トリックス）であることを意味する。 ビット２ロー、ビット３ローはバンク０が ＬＣＤキースイッチのタイプ１ｃ２４（４ ×３マトリックス）であることを意味する 。 ビット２ハイ、ビット３ローは他用に留保 される。 ビット２ハイ、ビット３ハイはバンク３が prehキーパッドであることを意味する。 ビット４ロー、ビット５ハイはバンク０が ＬＣＤキースイッチのタイプ１ｃ１６（４ ×３）であることを意味する。 ビット４ロー、ビット５ローはバンク０が ＬＣＤキースイッチのタイプ１ｃ２４（４ ×３）であることを意味する。 ビット４ハイ、ビット５ローは他用に保留 される。 ビット４ハイ、ビット５ハイはバンク０が prehキーパッドであることを意味する。 ビット６ハイはＰＣからバイトが入手可能 であることを意味する。このビットはＣＰ Ｕ（８０３２）がＲＡＭアドレス＄ＦＦＦ Ｅを読出す時自動的に０（ロー）となる。 ビット７ハイはＬＣＤキースイッチがふさ がっていないことを意味する。 第２実施例のキースイッチ膜およびカード読取り装置インタフェース回路は第 １実施例の回路に比べて改善さ れた特徴を有する。このインタフェースはＣＰＵ Ｕ２１を使用してキースイッ チを走査し、前述のように約８回のキーストロークを内部に記憶する。外部ＲＡ Ｍには最大５５のキーストロークを保持することができる。ＣＰＵはまた１トラ ックまたは２トラックのＯＭＲＯＮカード読取り装置にインタフェースすること ができる。ＣＰＵ Ｕ２１（８０３２）は１回のカード走査から２トラック分の 情報を保持することができる。ＣＰＵはそのプログラムコードを保持するため８ キロバイトの外部ＲＯＭ Ｕ１９を使用する。ＰＣはＣＰＵから一時に４ビット を読取ることができるだけである。ＰＡＬ ＩＣＵ４（ピン１６）のセレクト信 号ｓｅ１０がハイであれば、ＣＰＵの８ビットデータバスはＰＡＬ ＩＣ Ｕ４ （２０Ｌ８）を介して一時に４ビットずつ選択される。 セレクト信号ｓｅ１０がハイでデータ線ｄｂ０がロー（ポート＄３７８）、ポ ート＄３７９は次のとおり読取られる。 コネクタのビット７（ピン１１）はＳＤＣＬ７（データバスのラッチされたビ ット７）である。 コネクタのビット５（ピン１２）はＳＤＣＬ６（データバスのラッチされたビ ット６）である。 コネクタのビット４（ピン１３）はＳＤＣＬ５（データバスのラッチされたビ ット５）である。 コネクタのビット３（ピン１５）はＳＤＣＬ４（デー タバスのラッチされたビット４）である。 セレクト信号ｓｅ１０がハイでデータ線ｄｂ０がハイ（ポート＄３７８）の場 合はポート＄３７９は次のとおり読取られる。 コネクタのビット７（ピン１１）はＳＤＣＬ３（ＣＰＵデータバスのラッチさ れたビット３）である。 コネクタのビット５（ピン１２）はＳＤＣＬ２（ＣＰＵデータバスのラッチさ れたビット２）である。 コネクタのビット４（ピン１３）はＳＤＣＬ１（ＣＰＵデータバスのラッチさ れたビット１）である。 コネクタのビット３（ピン１５）はＳＤＣＬ０（ＣＰＵデータバスのラッチさ れたビット０）である。 いったんキーストロークが受信されるかまたはカードが走査されると、ＣＰＵ はコネクタＣＮ２のピン１０を介してＰＣに割込みを生じさせる。この割込み信 号ＩＮＴ（ＰＣ割込みハイ）はＣＰＵ（Ｕ２１）がＲＡＭアドレス＄ＦＦＦＥに データを出力する時フリップフロップ出力Ｑ、ピン９Ｕ１７によって発生される 。ＰＣは８ビットデータを読取り、次いでコネクタＣＮ２（ビット３、ポート＄ ３７Ａ）のピン１７をローにしてＣＰＵ入力Ｔ１（ピン１５）ラッチＩＣ Ｕ１ ７を介してローにすることによりデータが読取られたという信号をＣＰＵに送る 。ＣＰＵは上記のハンドシェーキングを使用してすべての入手可能なデータを送 出する。 カード終了割込み信号を発生するためラッチＵ２３（ ７４ＨＣ４０１７）、Ｕ２５（７４ＨＣ４０１７）およびＰＡＬ ＩＣ Ｕ２４ （２０Ｌ８）が使用される。２トラックのカードが読取られている時はＣＬＳ１ およびＣＬＳ２信号（コネクタＣＮ６のピン３とピン６）がローとなる。これら の信号はＰＡＬ ＩＣ２４（２０Ｌ８）で反転されてラッチＵ２３、Ｕ２５（７ ４ＨＣ４０１７）の各々のピン１５をハイに保持する。これはリセット条件であ る。ピン１１とピン１３はローに保持される。カード読取り後ＣＬＳ信号はハイ となり、ラッチＵ２３、Ｕ２４（７４ＨＣ４０１７）のリセット条件を解除する 。ＣＰＵ割込み入力ＩＮＴ０およびＩＮＴ１はクロック／データ割込みの終りに ハイにセットされる。次にラッチＵ２３、Ｕ２５（７４ＨＣ４０１７）は、Ｔｘ Ｄ出力、ピン１１がハイとなり、ピン１３（ｃｅ）がハイとなり、ラッチＵ２３ 、Ｕ２５（７４ＨＣ４０１７）のカウンティングを停止するまで、ＣＰＵ ＡＬ Ｅ信号（ピン３０）によってクロックされる。これによってＣＰＵ割込み入力Ｉ ＮＴ０とＩＮＴ１がローとなり、ＣＰＵにおけるカード終了割込みを生じさせる 。 ラッチU22(74HC74)、U26(74HC74)ラッチは入力カードデータ時においては１ビ ットである。 カードリーダ信号は：− ＣＬＳ・・・・・・ローのみであるが、マグネティックヘッドによって読み込ま れるカードは通常ハイである。 ＲＤＰ・・・・・・カードデータ。 ＲＣＰ・・・・・・カードクロック、通常ハイ、ＲＣＰ信号のフォーリングエッ ジに対してデータはラッチIC U22(74HC74)またはU26(74HC74 )にラッチされる（すなわちハイからローへ）。 PAL IC U21(20L0)のピン18(CLS1)/ピン16(CLS2)はこのエッ ジに対してコーからハイへ進む。 U24(20L8)のPAL ICのピン19(INT0)／ピン22(INT1)はこのエ ッジに対してハイからローへ進んでCPUにおいて割込みを生 ずる。次に、CPUはトラック１上のカードデータを読み取る 。 ＬＣＤキースイッチ用のクロックは４ＭＨｚ水晶発振器IC U29に由来し、その 出力はIC U30(74GHC74)により分割(divide)を通過して互いに９０°位相偏移し た２個の２ＭＨｚ信号を生成する。 並列コンバータIC U7(74HC280)はＬＣＤデータについてパリティビットを発生 する。並直列コンバータIC U9、U10(74HC166)は並列８−ビットＬＣＤデータを 直列データに変換する。 ラッチU11、U12(74HC4017)は信号をCPUに送り、ＬＣＤキースイッチがビジー （外部RAM SFFFAのビット７に対してハイ）であることを伝える。ラッチU12(74H C4017)の出力Ｑ１（ピン２）は並列ＬＣＤデータを並直列コンバータU9、U10(74 CH166)にストコープする。外部RAMアドレスSFFFEに対するCPUの書き込みパルス が終了した後、ストロービングが約１ＬＣＤクロックピリオド発生する。 ８ビットのデータをCPUからＬＣＤへ先ず送るために、特定のＬＣＤが選択さ れ、そしてデータはRAMアドレスSFFF9へ出力され、このようにしてデータはバッ ファーIC U2(74HC273)を経由してラッチされることになる。 ビット７（ピン１９）は、アドレスコマンドがLＣＤキーへ送られる場合にの みハイに設定される。 ビット６（ピン１６）不使用 ビット５（ピン１５）ロー、ビット４（ピン１２）ローはバンク０（cn9）を 選択 ビット５（ピン１５）ハイ、ビット４（ピン１２）ハイはバンク１（cn11）を 選択 ビット５（ピン１５）ハイ、ビット４（ピン１２）ローはバンク２（cn12）を 選択 ビット５（ピン１５）ハイ、ビット４（ピン１２）ハイはバンク３（不使用） を選択 ビット３乃至ビット０（ピン９、６、５、２）は１個のバンク（すなわち、４ ｘ４マトリックスまで）上の１５個のディスプレイの何 れか１個を選択する。 次にＬＣＤデータをRAMアドレスSFFF8に出力する。ラッチU11、U12(74HC4017) はこの書合込みパルスによってリセットされる。ラッチU11(74HC4017)、ピン１ １は、ＬＣＤがビジーであることを示すローに設定されることになる。CPUはRAM アドレスSFFFA（ビット７）におけるこのローを読み取る。 ラッチIC U12の出力Ｑ１（ピン２）は並列ＬＣＤデータを、並列８−ビットＬ ＣＤデータを直列ＬＣＤデータに変換する並直列コンバータU9、U10(74HC166)に ストローブする。データは２Ｍビット／秒でコンバータからパッファーU2(74HC2 73)によって選択されたＬＣＤ接続ブロックにクロックアウトされる。ＬＣＤデ ータが完全に送られ、そしてその結果ＬＣＤキースイッチがビジーでなくなると 、ラッチU11(74HC4017)のピン１１はハイに設定されることになる。CPUはRAMア ドレスSFFFA（ビット７）におけるこのハイを読み取る。 インタフェース回路の好ましい実施態様が図４ａ乃至４ｄに示されている。こ の回路はCPU(U180C32)および特定用途向けIC(ASIC)U4であって、先の実施態様中 の個々の回路に割り当てられた数多くの機能を遂行するためにデザインされたも のの周囲に配置されている。 ＰＣの並列ポートは略以前のように初期化され、そして２５−ウェイ接続ブロ ックＪ２へのケーブルを介してインタフェース回路に接続される。このコネクタ Ｊ２のピンは初期化手順においては異なって割り当てられるが、同一の信号ライ ンは必要とされる、たとえばそれらはリセットラインＲＳＴ、データラインPD0- PD7、CPUデータ確認ラインACKおよび各種のラッチラインである。これらのライ ンは図４ａ中に示されるASIC U4の第一の部分RTAPPに接続される。アドレスバス A[15:0]ならびにASIC U4およびCPU U1間にルートをつけるデータバスDC[7:0]の 詳細は図４ｂに示されている。ASICの第二部分RTARMはアドレスおよびデータバ スA[15:0]、DC[7:0]ならびにメモリ回路U31、U32への信号ラインRDPSEN、RAMC51 、RAMSC2についての接続を提供する。ASIC U4の第三部分RTA80は更に、CPU U1お よびメモリ回路U31、U3に対する接続を提供し、そしてまた割込み信号ラインINT 0、INT1、リセットラインRESETおよびALE信号ラインを提供する。ＬＣＤキース イッチ制御回路は図４ｃに示される。キースイッチのマトリックスコネクタＪ７ 、Ｊ８、Ｊ１０、Ｊ１６は選択アドレスバスBCDA[7:0]、BCBD[7.0]を経由するラ ッチU15、U16を介してアドレスバスA[15:0]から選択され、そしてデータバスDI[ 7.0]に沿って読み取られる。ＬＣＤマトリックスコネクタＪ９、Ｊ１１、Ｊ１２ についてのアドレス選択はまた、選択アドレスバスBCDA[7:0]、BCDB[7:0]を経由 したラッチIC U15、U14を介するアドレスバスA[15:0]からである。データバスDI [7:0]、DD[3:0]はまた、ＬＣＤマトリックスコネクタと接続している。アドレス 選択ラッチIC U15、U14のイネーブリングおよび共通コネクタバスの提供は図４ ｃに示すようなASIC U4の第４部分によって容易となる。図４ｄはインタフェー スおよびASICU4の別の部分STACR、RTAIN、RTAPW、RTAMSに関する雑多な付加的電 気回路を示している。第一および第二回路は、コネクタＪ３、Ｊ５、Ｊ６を経由 してカードリーダに接続するカードリーダインタフェースを含んで成る。カード リーダ信号はASIC U4に、そして回路U39(MAX 232)にインタフェースする別のカ ードリーダを経由してCPUに読み込まれる。TL7705A IC U27を中心としたスイッ チ回路はASICへのリセットパルス信号を提供する。 上に詳述したインタフェース回路の各実施態様は少なくとも１個の記号書き直 し可能ＬＣＤキースイッチをコンピュータポートへインタフェースし、そして具 体的には記号書き直し可能ＬＣＤキースイッチの少なくとも１個のマトリックス を、場合により標準キースイッチまたは他の標準入力および／または出力装置と 関連して、コンピュータポートへインタフェースするようにアレンジされている 。各回路は、その、または各キースイッチをアドレスしてデータをその、または 各ＬＣＤキースイッチに転送し、そしてデータをその、または各キースイッチあ るいは他の標準入力および／または出力装置から読み出す電気回路を含んで成る 。この種のインタフェース回路におけるＬＣＤキースイッチはデータに対し個別 にアドレスかつアクセス可能なので、キーストロークにより入力されるべきデー タ、コマンドまたはファンクションを表示するイメージがキースイッチのＬＣＤ スクリーン上に表示される。このようにして、もしアルファー数字イメージが表 示されれば、ＬＣＤキースイッチを押すか、あるいは作動させると、表示されて いる文字または数字がコンピュータによりテキスト入力として、あるいはそのと きにコンピュータ上に展開されているソフトウェアにより決定される選択された エントリーとして処理のためにアクセプトされる。ファンクションを表すイメー ジもまた、ＬＣＤキースイッチがそのファンクションに適合していれば、表示す ることが出来る。 インタフェース回路はプログラム可能なので、各ＬＣＤキースイッチは、コン ピュータ上に展開しているソフトウェアに依存する複数個のファンクションと調 和させることが出来る。たとえば、インタフェース回路アレンジメントがレスト ランのポイント・オブ・セール装置としての使用に適合していれば、１個のキー スイッチを食事の各コースに関する異なった選択について使用することが出来、 また各コースの選択について対応する価格を、顧客にレシートを提示するために 、あるいは在庫コントコールのためにコンピュータ上の集計プログラムに入力す ることになる。 インタフェース回路内に十分な実装RAMを有する利点は、プログラムがコンピ ュータにロードされる際、全てのコマンド、ファンクションおよびシンボルイメ ージを、素早いアクセスおよびＬＣＤキースイッチ・スクリーンの容易なリフレ ッシュのためにインタフェース回路に転送可能であることである。ROMまたはプ ログラム可能ROM(PROM)は、インタフェースを初期化するため、かつ初期キース イッチファンクションのために用いるシンボルを記憶するための初期化コマンド および スタートアップデータを保持するために使用される。 以上に記載したインタフェース回路実施態様の全てにおいて、その回路はＰＣ のようなコンピュータと２５−ウェイ接続ブコックを介して連通している。或る 種の状況、たとえばインタフェース回路を包含する装置の適用が制限されるよう な状況では、インタフェース回路は実装マイクロプロセサによって提供される。 このマイクロプロセサ（図示せず）はコンピュータに通常割り当てられる全ての ファンクションを実行するためにプログラム可能である。勿論、コンピュータと 連通している接続ブロックは望ましい特徴を保留すること、およびマイクロプロ セサに通常関係している処理パワーを利用することによって、この種のアレンジ メントを含む装置がネットワーク、たとえばローカル・エリア・ネットワーク(L AN)に接続可能であり、そしてそのネットワークによって提供される全ての設備 を利用できることが理解されよう。これらの設備はワークステーション、プリン タ、モデムおよびその他の周辺装置のホストを含むことが可能である。このマイ クロプロセサは場合により特定のアプリケーションについて予めプログラムされ るものとし、このアプリケーションはインタフェース回路が行うためのものであ るが、好ましいアレンジメントにおいてはマイクロプロセサはその場でネットワ ークを経由してコンピュータに接続することにより、あるいはその装置に装着し たディスクドライブからのプログラムのインストラクションによってプログラム 可能である。極めて効率的かつ迅速なプログラム可能、記号書き直し可能ＬＣＤ キースイッチ装置は、インタフェース回路CPUが実装マイクロプロセサにより制 御される場合に実現可能である。 上に詳述したインタフェース回路は特定のデータ入力およびユーザーのフィー ドバックしたタスクを改良できることが理解されるであろう。たとえば、４Ｘ３ マトリックス記号書き直し可能ＬＣＤキースイッチを、キーストリップを形成す る列にアレンジすることが出来、これはあらゆるソフトウェアまたは実装ファー ムウェアであって、具体的なファンクションを遂行するためにファンクションキ ーの使用が要求されるか、あるは一連の複雑なキーストロークを利用するものと 対話するようにし得るものである。このようにして、標準のＰＣキーボードに取 り付けることが出来るキーストリップを利用することによってユーザーはＬＣ Ｄキースイッチ上にソフトキーまたはシンボルで示すことが出来るマクロを定義 することが出来る。各ＬＣＤキースイッチは、通常グラフィカルユーザーインタ フェース(GUI)環境内に通常表示されるオプションボタンを示すためにプログラ ムすることが出来る。ＴＳＲまたはドライバープログラムを用いるか、あるいは キースイッチプログラムをGUIプログラムに組み込むことによって各ＬＣＤをそ れぞれの新しいメニューまたはボタンにリフレッシュさせることが出来る。高解 像度ＬＣＤキースイッチスクリーンによってピクトグラムおよびアイコンを表示 することが可能である。このキーストリップは標準のキーボードの前面、裏面ま たは側面に固定可能であり、あるいはベースを設けてスタンドアローンとしても よい。 図５ａ乃至５ｃはキーパッドの形式で記号書き直し可能ＬＣＤキースイッチの ４Ｘ３マトリックスを含んで成るデータ入力装置を示している。このＬＣＤキー パッドは、上記したようにソフトウェアを関連インタフェースと対話するように 設計することによって、あるいはＴＳＲまたはドライバープログラムによって、 ソフトウェアと対話するように適応させる。このデータ入力装置は、標準のポー ルおよび可変抵抗器アレンジメントを組み込むことによって組み合わせデータ入 力装置およびポインタ装置を形成するべく適合可能である。このタイプの別のポ インタ装置を親指による４Ｘ３マトリックスＬＣＤキースイッチまたは指作動ト ラックボール（図示せず）と組み合わせるものとする。 この記載したタイプのデータ入力装置は、データ入力およびユーザーに対する 視覚的なフィードバックに関連する広範な使用領域をもたらすことが出来る。キ ーパッドおよびポインタ装置は、多くの利用可能な画面上のオプションを有する プログラムを駆動するメニューと対話するためにプログラム可能である。各メニ ュー内の最もポピュラーなオプションはＬＣＤキースイッチ上の（代表的な）デ ィスプレイに関して選択される。たとえば、旅行代理業者は、好ましい旅行ルー トおよび輸送手段についての顧客の選択を補助するためにコンピュータプログラ ムを使用する。最初のメニューは旅行の態様に関するオプションを表示し、第一 オプションの選択に対するサブメニューはその旅行態様による利用可能な目的地 等に関している。もし、顧客がロンドンから特定の目的地へのフライトを希望す れば、利用可能なフライト時刻および空港のオプションが（図示されるように） ＬＣＤキースイッチ上に表示され、顧客または旅行代理業者が選択した時刻また は空港を押して他のオプションを見るか、フライトを適切なものとして予約する 。 上記装置のそれぞれは１２個のＬＣＤキースイッチのアレイであって、インタ フェース回路上の１個のＬＣＤスクリーンと１個のキースイッチ（膜）インタフ ェースに接続可能であるものを含んで成る。上記したインタフェース回路は各タ イプについて少なくとも２個のインタフェースコネクタを有している。ポインタ 装置のために、トラックボールファンクションもまたインタフェース回路を経由 して送らねばならない。ハンドヘルド装置あるいはスペースが不足している場合 について、このインタフェース回路をパラレルポートに対するＰＣ接続において 内部的に収容することも出来る。 さて、図６、６ａおよび７を参照すると、本発明のインタフェース回路を備え るポイント・オブ・セール装置用のモジュラーハウジングが各種の断面およびエ レベーションにおいて示されている。このハウジングはピラー１１を備えるベー スプレート部１０ならびにＬＣＤキースイッチモジュール、ブランキングプレー トおよびその他のモジュールを係合するためのレシーバ１２を含んで成る。上部 プレート部１５は磁気ストリップカードを受けるためのカードスワイプスロット １７およびキースイッチマトリックスまたはブランキングプレートを収容するた めの大きな開口部１９を有している。カードリーダ２１はカードスワイプスロッ トの一端に設けられており、そしてカードリーダの出力はインタフェース回路に よって読み取られる。記号書き直し可能ＬＣＤキースイッチの４Ｘ３マトリック スまたは標準キースイッチ１３の５Ｘ４マトリックスは開口部の１領域内に交換 可能に収容されている。前記開口部内には３個までのマトリックスを収容出来る 。各マトリックスはその各ＰＣＢであって、隣接するインタフェース回路に連結 されるものに装着されている。このインタフェース回路は、装置の背面に装着さ れたソケットコネクタを介してＰＣのパラレルポートに順次連結されている。イ ンタフェース回路は、プリンタ、現金引き出し機または別の装置を駆動するため の３個のシリアルポートＰまたはユニバーサル・アシンクロナス・レシーバ／ト ランスミッタ(UART)回路を走らせる能力を有している。成型された手首パッドＷ が、ユーザの快適さと、反復性捻挫傷害(RSI)の発生軽減を図るためにキースイ ッチの 前面に設けられている。ロックもまた、許可されていない使用を阻止するために 設けられている。 図８ａおよび８ｂは、書き直し可能ＬＣＤキースイッチの単一４Ｘ３マトリッ クスを有するポイント・オブ・セール装置を示している。第一の実施態様（図８ ａ）において、２個所の付加的領域が一対のブランキングプレートにより占有さ れており、そしてノートパッドが設けられている。第二実施態様は１個のプラン キングプレートのみを有しており、そして中央のマトリックス開口部は標準の記 号書き直し不能キースイッチの５Ｘ４マトリックスによって占められている。 これら実施態様の別なアレンジメントはＬＣＤキースイッチまたは標準キース イッチの第二マトリックスをブランクトアウト領域中に挿入することによって実 現可能であることが察知されるであろう。他の設備、たとえば小さなレシートプ リンタもまた設けることが出来る。 ＬＣＤキースイッチの単一マトリックスを有する第一実施態様のポイント・オ ブ・セール装置の更に別のアレンジメントには、たとえば盗難カード番号のよう な重要な情報表示するためのＬＣＤスクリーンが含まれる。ポイント・オブ・セ ール装置の他の特徴と共にスクリーンはモジュラープラグイン装置であって、こ れはＰＣを介してプログラム可能であるか、あるいはインタフェース回路メモリ 内に予めプログラムされたプログラムインストラクションを有するものである。 モデム回路をバンキングサービスとのコミュニケーションのために利用して、盗 難クレジットカード番号および現在の外国為替交換レートのようなデータを保持 することが出来る。 図９ａおよび９ｂ中に示すポイント・オブ・セール装置の第三および第四実施 態様はそれぞれ２個の４Ｘ３記号書き直し可能ＬＣＤキースイッチマトリックス を含んで成る。第三実施態様はブランキングプレートを有しており、これはノー トパッドをサポートするために使用可能であり、あるいは別のＬＣＤキースイッ チマトリックス、レシートプリンタまたは関連データを表示するための小さなＬ ＣＤスクリーンによって置換し得るものである。第四実施態様は標準の５Ｘ４キ ースイッチマトリックスを包含している。 ポイント・オブ・セール装置の各上記実施態様において、手首パッドは交換可 能であり、そして親指受容グローブまたはコイン・レセプタクルを設けることも 出来る。 説明したポイント・オブ・セール装置は上に記載したデータ入力装置と略同等 に機能し、そしてそれらが接続されているコンピュータ上で展開されているプロ グラムとインタフェースするようにされている。このようにして、データ入力用 またはファンクション実行のコマンド用に、そして消費者／ユーザー補助のため にＬＣＤキースイッチ上にポイント・オブ・セールデータが選択的に呈示可能で ある。予め定めた期間内の個別の取引および全ての取引の詳細はこのようにして 、コンピュータ上に展開している在庫制御プログラムに対して利用可能である。 上に詳述したポイント・オブ・セール装置は、マイクロプロセサを組み込んでイ ンタフェース回路CPUおよび任意のネットワークならびにUART回路を制御するこ とによるスタンドアローン操作にとって特に適切である。 インタフェース回路によって提供される実装設備は複雑な自己診断ルーチンを 各ＬＣＤキースイッチに対し実行させる。たとえば、ピクセルの個々の水平およ び垂直線は個別にイルミネートされるか、あるいは個々のピクセルがテストのた めにランダムまたは逐次的にイルミネートされる。ＬＣＤスクリーンイメージの スクローリングおよびフラッシングもまた、ＬＣＤキースイッチスクリーンの迅 速なリフレッシュによって容易になる。 勿論、発明はここに記載された具体的な詳細に限定されるものではなく、それ らは単に例として示されたものであること、また添付した請求の範囲内に定義さ れるような発明の範囲内で各種の変形および変更が可能であることが理解されよ う。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ， ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＭＷ，ＳＤ，ＳＺ)，ＡＭ， ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，Ｃ Ｎ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ ，ＨＵ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ， ＬＲ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＮ，ＭＷ，Ｎ Ｌ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ ，ＳＩ，ＳＫ，ＴＪ，ＴＴ，ＵＡ，ＵＳ，ＵＺ，ＶＮ (72)発明者 コールドウェル、ジョン アイルランド国 ダブリン郡 キリニー ストラットモア ロード ベルフォート （番地なし)

Claims (1)

1. 【特許請求の範囲】 １．記号書き直し可能液晶ディスプレー（ＬＣＤ）キースイッチを制御プロセ サにインタフェースする回路であって、ＬＣＤキースイッチをアドレスする手段 と、データをＬＣＤキースイッチに転送する手段と、ＬＣＤキースイッチからデ ータを読取る手段とを備えるインタフェース回路において、キースイッチの所望 の機能を表すイメージデータをＬＣＤキースイッチ上に表示するため該イメージ データが制御プロセサからインタフェース回路に転送され、それによって、キー スイッチが作動されるとき、キースイッチからデータ信号が該インタフェース回 路によって読取られ、該インタフェース回路はＬＣＤキースイッチ上のイメージ によって表わされる指定された機能を制御プロセサが実行することを許容するこ とを特徴とするインタフェース回路。 ２．記号書き直し可能液晶ディスプレー（ＬＣＤ）キースイッチを制御プロセ サにインタフェースする回路であって、ＬＣＤキースイッチをアドレスする手段 と、データをＬＣＤキースイッチに転送する手段と、ＬＣＤキースイッチからデ ータを読取る手段とを備えるインタフェース回路において、該インタフェース回 路は、ＬＣＤキースイッチが実質的に直ちにリフレッシングすることを容易にす るため、ＬＣＤキースイッチと制御プロセサ間の高速オンライン対話手段をさら に備えることを特徴 とするインタフェース回路。 ３．記号書き直しＬＣＤキースイッチを制御プロセサにインタフェースする回 路であって、少なくとも１個のＬＣＤキースイッチマトリックスをアドレスする 手段と、該マトリックス内のＬＣＤキースイッチをアドレスする手段と、ＬＣＤ キースイッチ上に表示すべきデータを転送する手段と、キースイッチの動作を検 出する手段とを備えるインタフェース回路において、マトリックス内の各ＬＣＤ キースイッチは別個に記号書き直しが可能であり、かつ複数の機能を果すために プログラムすることができることを特徴とするインタフェース回路。 ４．少くとも１個のＬＣＤキースイッチはキースイッチの１回のキーストロー クによって実行可能な複数の機能を含むマクロを割当てられている請求項１〜３ のいずれかに記載のインタフェース回路。 ５．各キースイッチイメージは、キースイッチが作動された時操作用として制 御プロセサによって受取られる情報を表すものである請求項１〜３のいずれかに 記載のインタフェース回路。 ６．記号書き直し可能ＬＣＤキースイッチのマトリックスと制御プロセサ間に 接続可能なインタフェース回路において、該インタフェース回路は、マトリック ス内の各キースイッチの現在の機能を設定し、現在のまたは所望のキースイッチ 機能を表す英数字（アルファニューメリック）、画像または絵文字のイメージを 表示するため 記号書き直し可能ＬＣＤにデータを転送し、キースイッチが作動された時当該機 能を実行する高速オンライン対話手段を備えることを特徴とするインタフェース 回路。 ７．少くとも１個の記号書き直し可能ＬＣＤキースイッチと制御プロセサとを 接続することができるインタフェース回路であって、導入すべきデータまたは実 行すべき命令を表すイメージをＬＣＤキースイッチ上に表示する手段と、キース イッチを選択しまたは実行する手段と、キースイッチが作動された時間を読取り または検出する手段と、該データまたは命令を制御プロセサに転送する手段と、 表現イメージおよびＬＣＤキースイッチによって導入されるべきデータまたは実 行されるべき命令をさらなる機能のために変更する手段とを備えるインタフェー ス回路。 ８．初期化命令および開始データを保持し、かつＬＣＤキースイッチ上に表示 するためのイメージを表すプログラム命令および／またはデータを記憶する記憶 回路を含む請求項１〜７のいずれかに記載のインタフェース回路。 ９．初期またはデフォルトキースイッチ機能のために用いられるイメージを表 す初期または開始データを保持するためリードオンリーメモリー（ＲＯＭ）が設 けられている請求項８記にインタフェース回路。 10．制御プロセサ上で動作する特定のアプリケーショ ンまたはプログラムのために使用されるイメージを表すデータを記憶するためラ ンダムアクセスメモリー（ＲＡＭ）が設けられている請求項８または９記載のイ ンタフェース回路。 11．該インタフェース回路の中央制御装置（ＣＰＵ）が制御プロセサから独立 であるために、該ＲＡＭにはアプリケーションまたはプログラムが予め記憶され ている前記各請求項のいずれかに記載されたインタフェース回路。 12．制御プロセサはコンピュータの並列ポートを介して該インタフェース回路 と通信するコンピュータを備えている前記各請求項のいずれかに記載されたイン タフェース回路。 13．制御プロセサはインタフェース回路のＣＰＵと直接通信するオンボードマ イクロプロセサを備える請求項１〜１２のいずれか記載のインタフェース回路。 14．記号書き直し可能ＬＣＤキースイッチのマトリックスおよびデータ入力装 置とコンピュータをインタフェースするインタフェース回路を備えるデータ入力 装置であって、キースイッチはキースイッチ機能を表すイメージを表示するＬＣ Ｄを含むデータ入力装置において、マトリックスの各キースイッチは、該インタ フェース回路によってアドレスすることが可能でありかつ表示のため該インタフ ェース回路からデータを受取るようになされたＬＣＤドライバー回路を備えてい ることを特徴とする データ入力装置。 15．該ドライバー回路は表示されるイメージを表すデータを記憶する記憶回路 を備え、リセット信号または新しいデータが受領されるまでディスプレイ上のイ メージを保留するリフレッシュ機能を有する請求項１４記載のデータ入力装置。 16．請求項１，２または６記載のインタフェース回路および複数のＬＣＤキー スイッチを備え、各キースイッチはいずれか一つのキースイッチを操作すること により変更可能な特定の機能を割り当てられているデータ入力装置。 17．データ入力装置はキーボード、キーパッドまたはキーストリップを備える 請求項１４〜１６のいずれかに記載のデータ入力装置。 18．データ入力装置はポインター装置を備える請求項１４〜１７のいずれかに 記載のデータ入力装置。 19．遠隔操作で受領されたデータを記録するためのデータ入力装置であって、 記録すべきデータはＬＣＤキースイッチ上で表示され、該データは該キースイッ チを動作させることによって記憶装置に入力される請求項１４〜１８のいずれか に記載のデータ入力装置。 20．ソフトウェア内に内蔵される命令または機能がＬＣＤキースイッチ上のイ メージによって表わされ該キースイッチの作動によって実行されるように、制御 プロセサ上で実行されるソフトウェアと対話する請求項１４〜 １９のいずれかに記載のデータ入力装置。 21．通常コンピュータビデオ表示ユニット（ＶＤＵ）上で表示される視覚上の 指示がＬＣＤキースイッチ上に表示されまたは記号で示される請求項２０記載の データ入力装置。 22．命令または指示がＬＣＤキースイッチ上に表示されまたは記号で示される ユーザー・ヘルプ・システムを備える請求項２０または２１記載のデータ入力装 置。 23．指示はＶＤＵに同時に表示される請求項２１または２２記載のデータ入力 装置。 24．オプション・ボタン・アイコンがＬＣＤキースイッチ上に表示されるグラ フイカルユーザインタフェース（ＧＵＴ）環境を動作させるコンピュータととも に使用される請求項２０記載のデータ入力装置。 25．記号書き直し可能ＬＣＤキースイッチのマトリックスおよび該マトリック スと制御プロセサとの間に接続可能なインタフェース回路を備えるポイント・オ ブ・セール装置であって、キースイッチが作動された時ポイント・オブ・セール ・データが取引の一部として入力されるようにポイント・オブ・セール・データ をＬＣＤキースイッチ上に選択的に提示することができるポイント・オブ・セー ル装置。 26．ＬＣＤキースイッチ上に提示されたデータはポイント・オブ・セール機能 を表すものである請求項２５記載のポイント・オブ・セール装置。 27．ＬＣＤキースイッチ上に提示されたデータは取引における販売項目に関連 するパラメータを表すものである請求項２５記載のポイント・オブ・セール装置 。 28．カード読取り装置およびインタフェース回路と通信するカード読取り装置 インタフェースを備え、カードから読取られたデータが取引に使用される請求項 ２５〜２７のいずれかに記載のポイント・オブ・セール装置。 29．保安上の詳細を照合または比較することができるようにカードから読取ら れたデータがスクリーン上に表示される請求項２８記載のポイント・オブ・セー ル装置。 30．少くとも２つの入力／出力（Ｉ／Ｏ）ポートを備え、第１のポートはポイ ント・オブ・セール装置とコンピュータとの間の通信リンクを備え、第２のポー トは周辺装置に対するローカル・エリア・ネットワーク（ＬＡＮ）等のネットワ ークを含む通信リンクを備えている請求項２５から２９のいずれかに記載のポイ ント・オブ・セール装置。 31．周辺装置はモデム、現金引出ドライバー、プリンタまたは第２のポイント ・オブ・セール装置から選択される請求項３０に記載のポイント・オブ・セール 装置。 32．第２以降のＩ／Ｏポートにはデータ転送のためユニバーサル・アシンクロ ナス・レシーバー／トランスミ ッタ（ＵＡＲＴ）回路が設けられている請求項３０または３１記載のポイント・ オブ・セール装置。 33．記号書き直し可能ＬＣＤキースイッチまたは標準スイッチのマトリックス ，ＬＣＤスクリーン、印刷装置、磁気ストリップカード読取り装置およびＩ／Ｏ ポートドライバー回路の互換性を容易にするためのハウジングを備えるポイント ・オブ・セール装置。 34．ポイント・オブ・セール装置の構成に適したハウジングであって、上部プ レートおよび下部プレートを備え、該上部プレートはカードスワイプガイドを受 けるための第１の透孔と装置の機能的部分を形成する１以上のＬＣＤキースイッ チモジュールを受けるための第２の透孔を有し、該下部プレートはサーキットボ ードを受ける手段および上部プレートをスナップ保持するレシーバーを有するハ ウジング。 35．Ｉ／Ｏポート用透孔を含み、該Ｉ／Ｏポートの中第１のポートは装置のコ ンピュータへの接続を容易にし、第２以降のポートはＵＡＲＴまたはドライバ回 路の周辺装置への接続を容易にする請求項３４記載のハウジング。 36．添付図面中、図１，１ａ〜１ｄ、３，３ａ〜３ｄ、４，４ａ〜４ｄを参照 して実質的に説明されかつこれら図面に示されるように記号書き直し可能ＬＣＤ を制御プロセサにインタフェースするインタフェース回路。 37．添付図面中、図１，１ａ〜１ｄ、３，３ａ〜３ｄ 、４，４ａ〜４ｄを参照して実質的に説明されかつこれら図面に示されるように 記号書き直し可能ＬＣＤキースイッチのマトリックスと制御プロセサとの間に接 続可能なインタフェース回路。 38．添付画面中、図５を参照して実質的に説明されかつ示されるデータ入力装 置。 39．添付画面中、図８ａ〜９ｂを参照して実質的に説明されかつ示されるポイ ント・オブ・セール装置。 40 添付図面中、図６および７を参照して実質的に説明されかつ示されるハウ ジング。