JPH0936358A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】ゲ−ト配線の低抵抗化とＭＯＳトランジスタの
信頼性向上を同時に実現することができる半導体装置の
製造方法を提供する。 【解決手段】半導体基板１上に形成されたゲ−ト絶縁膜
２上に多結晶シリコン膜３を形成し、多結晶シリコン膜
３を所望のパタ−ンに加工し、この多結晶シリコン膜３
を被覆するように絶縁膜５と絶縁膜６を形成し、絶縁膜
５と絶縁膜６をエッチングして多結晶シリコン膜３の表
面を露出し、露出した多結晶シリコン膜３上に少なくと
も一部が重なるように高融点金属膜等の導電膜７を形成
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ポリサイド（多結
晶シリコン膜と高融点金属膜の積層構造）をゲ−ト電極
に用いたＭＯＳトランジスタの信頼性向上に関する。

【０００２】

【従来の技術】ＭＯＳトランジスタのゲ−ト電極のエッ
ジ部分は電界が集中するため、この部分においてゲ−ト
酸化膜の耐圧破壊が生じやすい。この対策として、従
来、ゲ−ト電極加工後に酸化工程を追加して、ゲ−トエ
ッジ部におけるゲ−ト酸化膜厚を厚くすることにより、
トランジスタの信頼性向上を図っている。

【０００３】一方、素子の微細化に伴い、ゲ−ト配線幅
が狭くなったため、ゲ−ト配線抵抗が増大するという問
題がある。このため、タングステン等の高融点金属膜あ
るいはそのシリサイド膜、ポリサイド膜をゲ−ト電極と
して用いることにより、ゲ−ト配線の抵抗を低減する方
法が一般に用いられている。

【０００４】ポリサイドゲ−ト構造を用いた従来のＭＯ
Ｓトランジスタの製造方法を説明する。図３は各工程に
おけるＭＯＳトランジスタの断面図である。シリコン
（Ｓｉ）基板１を酸化してゲ−ト酸化膜２を形成する。
この後、ゲ−ト酸化膜２上に例えばＬＰＣＶＤ法により
多結晶シリコン膜３を堆積し、さらにこの多結晶シリコ
ン膜３に熱拡散法により不純物としてリンを添加する。
次に多結晶シリコン膜３上に例えばスパッタによりタン
グステンシリサイド膜７を形成する（図３の（ａ））。

【０００５】次に、通常の写真食刻技術によりレジスト
のパタ−ニングを行い、加工されたレジスト４をマスク
としてドライエッチング法を用いて、タングステンシリ
サイド膜７、多結晶シリコン膜３およびゲ−ト酸化膜２
を基板が露出するまでエッチング加工してゲ−ト電極を
形成する（図３の（ｂ））。レジスト４を除去した後、
酸素雰囲気中において熱処理を行い、後酸化膜５を形成
する（図３の（ｃ））。

【０００６】この後は通常の方法によりソ−スまたはド
レイン拡散層および配線等を形成しＭＯＳトランジスタ
が完成する。しかし、タングステンのような高融点金属
膜は、高温酸化工程を経ると異常酸化しやすいという特
性を有しているため、従来のようにゲ−ト電極を加工し
た後に酸化を行うと、タングステンシリサイド膜７が異
常に酸化されて消滅してしまったり、多結晶シリコン膜
３から分離してしまう。このため、後酸化工程を行うこ
とができない、もしくは温度や時間等の後酸化の条件が
制限されることにより、ゲ−トエッジ部におけるゲ−ト
酸化膜を十分に厚くできないという問題があった。すな
わち、ポリサイドゲ−ト構造トランジスタにおいて、ゲ
−トエッジ部における耐圧破壊に起因したＭＯＳトラジ
スタの信頼性劣化という問題が生じている。

【０００７】これに対して、後酸化工程におけるシリサ
イド膜の異常酸化を防止するために、シリサイド中のシ
リコン濃度を高くするという方法も可能であるが、この
場合には、ゲ−ト配線の抵抗を十分に低減することがで
きない。

【０００８】

【発明が解決しようとする課題】このように、従来の半
導体装置の製造方法では、ゲ−ト配線の抵抗を低減する
ためにポリサイド構造をゲ−ト電極に使用し、この高融
点金属膜の異常酸化を防止し、さらに後酸化によりゲ−
トエッジ部におけるゲ−ト酸化膜を十分に厚くすること
ができない。すなわち、ゲ−ト配線の低抵抗化とＭＯＳ
トランジスタの信頼性向上を同時に実現することが困難
であった。

【０００９】本発明の目的は、十分な後酸化を行うこと
によりゲ−ト酸化膜の耐圧を改善し、ゲ−ト電極に使用
される高融点金属膜あるいはそのシリサイド膜の異常酸
化を防止することにより、ゲ−ト配線の低抵抗化とＭＯ
Ｓトランジスタの信頼性向上を同時に実現することがで
きる半導体装置の製造方法を提供することである。

【００１０】

【課題を解決するための手段】上記課題を解決し目的を
達成するために、本発明の半導体装置の製造方法は、半
導体基板上に形成されたゲ−ト絶縁膜上に多結晶シリコ
ン膜を形成する工程と、前記多結晶シリコン膜を所望の
パタ−ンに加工する工程と、前記多結晶シリコン膜を被
覆するように１種類以上からなる絶縁膜を形成する工程
と、前記絶縁膜をエッチングして前記多結晶シリコン膜
の表面を露出する工程と、露出した前記多結晶シリコン
膜上に少なくとも一部が重なるように導電膜を形成する
工程とを具備することを特徴とする。

【００１１】また、特に一般的なＭＯＳトランジスタの
製造に適用される本発明の製造方法は、半導体基板上に
形成されたゲ−ト絶縁膜上に多結晶シリコン膜を形成す
る工程と、前記多結晶シリコン膜を所望のパタ−ンに加
工する工程と、前記多結晶シリコン膜を被覆するように
第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に
第２の絶縁膜を形成する工程と、前記第２の絶縁膜およ
び前記第１の絶縁膜をエッチングして前記多結晶シリコ
ン膜の表面を露出し前記多結晶シリコン膜の間の空間部
分に前記第２の絶縁膜および前記第１の絶縁膜を残存さ
せる工程と、露出した前記多結晶シリコン膜および残存
する前記第２の絶縁膜上に導電膜を形成する工程と、前
記導電膜を前記所望のパタ−ンに重なるように加工する
工程とを具備している。

【００１２】さらに、特に一般的なＥＥＰＲＯＭの製造
に適用される本発明の製造方法は、半導体基板上に形成
された第１のゲ−ト絶縁膜上に第１の多結晶シリコン膜
を形成する工程と、前記第１の多結晶シリコン膜上に第
２のゲ−ト絶縁膜を形成する工程と、前記第２のゲ−ト
絶縁膜上に第２の多結晶シリコン膜を形成する工程と、
前記第２の多結晶シリコン膜を所望のパタ−ンに加工す
る工程と、前記第２の多結晶シリコン膜を被覆するよう
に１種類以上からなる絶縁膜を形成する工程と、前記絶
縁膜をエッチングして前記第２の多結晶シリコン膜の表
面を露出する工程と、露出した前記第２の多結晶シリコ
ン膜上に少なくとも一部が重なるように導電膜を形成す
る工程とを具備している。

【００１３】上記手段を講じた結果、本発明による半導
体装置の製造方法では、多結晶シリコン膜を加工した
後、例えば高融点金属膜等の導電膜を堆積する前に、こ
の多結晶シリコン膜を覆うように絶縁膜を形成するた
め、この絶縁膜形成工程における熱処理により例えば高
融点金属膜の異常酸化が発生することがない。また、こ
のように異常酸化に関係なく絶縁膜の形成条件を設定で
きるため、例えばゲ−トエッジ部分のように高電界領域
における絶縁膜の膜厚を確保することができる。このた
め、ゲ−ト絶縁膜の耐圧に優れ、信頼性の高いトランジ
スタを実現することができる。

【００１４】また、高融点金属膜等の導電膜を堆積する
前に、多結晶シリコン膜が除去された空間部分に絶縁膜
を埋め込むことにより、加工された多結晶シリコン膜に
よる段差がなくなるため、導電膜の加工が非常に容易に
なる。このため、低抵抗で信頼性の高いゲ−ト配線を有
するトランジスタを実現することができる。

【００１５】

【実施の形態】以下、本発明の実施の形態について図面
を参照して説明する。第１の実施の形態として、ＭＯＳ
トランジスタのゲ−ト電極の製造方法を、図１を用いて
説明する。図１は各工程におけるトランジスタの断面図
である。

【００１６】シリコン（Ｓｉ）基板１を例えばＨClを含
有した酸素雰囲気中で酸化して２０ｎｍのシリコン酸化
膜２を形成する。次にシリコン酸化膜２上に、モノシラ
ン（ＳｉＨ₄ ）を原料ガスとするＬＰＣＶＤ法により、
多結晶シリコン膜３を例えば４００ｎｍ堆積する。例え
ばリンを含有した雰囲気中において９００℃の温度で熱
処理を行うことにより、この多結晶シリコン膜３に不純
物としてリンを添加する（図１の（ａ））。

【００１７】この後、通常のリソグラフィ−技術を用い
て多結晶シリコン膜３上にレジスト４を形成する。この
レジスト４をマスクとして、ドライエッチング法により
多結晶シリコン膜３、シリコン酸化膜２をシリコン基板
１が露出するまでエッチングする（図１の（ｂ））。そ
の後、レジスト４を除去する。

【００１８】次に、例えばＨClを含有した酸素雰囲気中
で熱処理を行うことにより、後酸化膜５を２０ｎｍ形成
する。さらに、例えばＣＶＤ法によりシリコン酸化膜６
を堆積し、加工された多結晶シリコン膜３の間の空間部
分における堆積高さが多結晶シリコン膜３よりも高くな
るようにする（図１の（ｃ））。

【００１９】この後、例えばＣＭＰ法（機械化学研磨）
を用いて、シリコン酸化膜６をエッチングし、多結晶シ
リコン膜３の表面を露出し、多結晶シリコン膜３の間の
空間部分にシリコン酸化膜６を埋め込む。次に、露出し
た多結晶シリコン膜３と埋め込まれたシリコン酸化膜６
の上に、高融点金属膜であるタングステンシリサイド膜
７を例えばスパッタ法を用いて４００ｎｍ堆積する（図
１の（ｄ））。

【００２０】通常のリソグラフィ−技術を用いて、タン
グステンシリサイド膜７上にレジスト８を形成する。こ
のレジスト８をマスクとして、ドライエッチング法によ
りタングステンシリサイド膜７をシリコン酸化膜６が露
出するまでエッチングする（図１の（ｅ））。

【００２１】その後、レジスト８を除去して、シリコン
酸化膜２によるゲ−ト酸化膜と、このゲ−ト酸化膜上に
形成された多結晶シリコン膜３とタングステンシリサイ
ド膜７から構成されるゲ−ト電極が完成する（図１の
（ｆ））。

【００２２】このように、上記第１の実施の形態におい
ては、高融点金属膜であるタングステンシリサイド膜７
を形成する前に、ゲ−トエッジ部の酸化膜耐圧の向上の
ための後酸化工程を行うため、従来のように後酸化工程
による高融点金属膜の異常酸化を防止することができ
る。さらに異常酸化の問題に関係なく酸化条件を設定で
きるため、ゲ−トエッジ部の酸化膜厚を充分厚くするこ
とが可能となり、このため、ＭＯＳトランジスタの信頼
性を向上することができる。

【００２３】また、上記第１の実施の形態においては、
高融点金属膜７を堆積する前に、多結晶シリコン膜３の
間の開口部分に絶縁膜６を埋め込み、加工された多結晶
シリコン膜３による段差をなくしている。このため、高
融点金属膜７の加工が容易になる。

【００２４】すなわち、多結晶シリコン膜３を加工し後
酸化を行った後に、埋め込み絶縁膜６を形成しないで高
融点金属膜７を堆積した場合には、この高融点金属膜７
をエッチングする時に、この高融点金属膜７が多結晶シ
リコン膜３の側壁部分に残存して、基板１との間にＭＯ
Ｓ構造を形成することによりトランジスタの電気特性を
変化させてしまう。しかし、本実施の形態によれば、高
融点金属膜７を堆積する前に、多結晶シリコン膜３の間
の開口部分に絶縁膜６が埋め込まれているため、多結晶
シリコン膜３による段差は無視できる程度となり、高融
点金属膜７が多結晶シリコン膜３の側壁に残存すること
はない。

【００２５】また同様に、後酸化後、埋め込み絶縁膜６
を形成しないで高融点金属膜７を堆積した場合には、狭
いゲ−ト電極３の間に高融点金属膜７が充分に堆積され
ないため、基板１上の堆積膜厚がゲ−ト電極３上に比べ
て薄くなり、この高融点金属膜７をエッチングする時
に、同時に基板１までエッチングしてしまう可能性があ
る。しかし、本実施の形態によれば、高融点金属膜７を
堆積する前に、多結晶シリコン膜３の間の開口部分に絶
縁膜６が埋め込まれているため、多結晶シリコン膜３に
よる段差は無視できる程度となり、高融点金属膜７の堆
積膜厚に差は生じない。さらに基板１上には厚い埋め込
み絶縁膜６が存在するため、オ−バ−エッチング時間が
長い場合にも基板１がエッチングされることはない。

【００２６】このように、本実施の形態によれば、先に
加工された多結晶シリコン膜３の段差を埋め込み絶縁膜
６により緩和して、高融点金属膜７の加工を容易にする
ことができる。

【００２７】次に、第２の実施の形態としてＥＥＰＲＯ
Ｍ（電気的にデ−タの書き込み消去が可能なメモリ−）
のメモリセル製造方法について図２を用いて説明する。
図２は各工程におけるＥＥＰＲＯＭのメモリセルの断面
図である。

【００２８】シリコン（Ｓｉ）基板１を例えばＨClを含
有した酸素雰囲気中で酸化して１０ｎｍのシリコン酸化
膜２を形成する。次にシリコン酸化膜２上に、モノシラ
ン（ＳｉＨ₄ ）を原料ガスとするＬＰＣＶＤ法により、
多結晶シリコン膜３を例えば３００ｎｍ堆積する。例え
ばリンを含有した雰囲気中において９００℃の温度で熱
処理を行うことにより、この多結晶シリコン膜３に不純
物としてリンを添加する。この後多結晶シリコン膜３上
に例えばＬＰＣＶＤ法を用いてＯＮＯ（SiＯ₂−Si₃ Ｎ₄
−SiＯ₂ ）絶縁膜９を堆積し、さらに多結晶シリコン
膜１０を４００ｎｍ堆積する。例えばリンを含有した雰
囲気中において９００℃の温度で熱処理を行うことによ
り、この多結晶シリコン膜１０に不純物としてリンを添
加する。（図２の（ａ））。

【００２９】この後、通常のリソグラフィ−技術を用い
て多結晶シリコン膜１０上にレジスト４を形成する。こ
のレジスト４をマスクとして、ドライエッチング法によ
り多結晶シリコン膜１０、ＯＮＯ絶縁膜９、多結晶シリ
コン膜３およびシリコン酸化膜２をシリコン基板１が露
出するまでエッチングし、浮遊ゲ−ト電極３および制御
ゲ−ト電極１０が完成する（図２の（ｂ））。その後、
レジスト４を除去する。

【００３０】次に、例えばＨClを含有した酸素雰囲気中
で熱処理を行うことにより、後酸化膜５を２０ｎｍ形成
する。さらに、加工された浮遊ゲ−ト電極３および制御
ゲ−ト電極１０の間の空間部分が完全に埋め込まれるま
で、例えばＣＶＤ法によりシリコン酸化膜６を堆積する
（図２の（ｃ））。

【００３１】この後、通常の平坦化技術を用いて平坦化
を行った後、例えばＣＭＰ法（機械化学研磨）を用い
て、シリコン酸化膜６をエッチングし、制御ゲ−ト電極
１０の表面を露出し、浮遊ゲ−ト電極３および制御ゲ−
ト電極１０の間の空間部分にシリコン酸化膜６を残存さ
せる。次に、露出した制御ゲ−ト電極１０と埋め込まれ
たシリコン酸化膜６の上に、高融点金属膜であるタング
ステンシリサイド膜７を例えばスパッタ法を用いて４０
０ｎｍ堆積する（図２の（ｄ））。

【００３２】通常のリソグラフィ−技術を用いて、タン
グステンシリサイド膜７上にレジスト８を形成する。こ
のレジスト８をマスクとして、ドライエッチング法によ
りタングステンシリサイド膜７をシリコン酸化膜６が露
出するまでエッチングする（図２の（ｅ））。

【００３３】その後、レジスト８を除去して、シリコン
酸化膜２による第１のゲ−ト酸化膜と、このゲ−ト酸化
膜上に形成された浮遊ゲ−ト電極３、ＯＮＯ絶縁膜９に
よる第２のゲ−ト絶縁膜，制御ゲ−ト電極１０およびタ
ングステンシリサイド膜７から構成されるＥＥＰＲＯＭ
のメモリセルが完成する（図２の（ｆ））。

【００３４】このように、上記第２の実施例によれば、
第１の実施の形態と同様に、高融点金属膜であるタング
ステンシリサイド膜７を形成する前に、ゲ−トエッジ部
の酸化膜耐圧の向上のための後酸化工程を行うため、従
来のように後酸化工程による高融点金属膜の異常酸化を
防止することができる。

【００３５】さらに異常酸化の問題に関係なく酸化条件
を設定できるため、高温で後酸化を行うことにより、後
酸化膜５の品質を向上させるが可能となる。このため、
浮遊ゲ−ト電極３を高品質の後酸化膜により覆うことに
より、浮遊ゲ−ト電極３に蓄積された電荷の保持特性を
向上し、高性能なＥＥＰＲＯＭを製造することが可能と
なる。

【００３６】また、第１の実施の形態と同様に、異常酸
化の問題に関係なく酸化条件を設定できるため、基板１
上のゲ−トエッジ部における酸化膜厚を充分に厚くする
ことができる。ＥＥＰＲＯＭは、第１のゲ−ト酸化膜２
にトンネル電流を流して基板１より浮遊ゲ−ト電極３へ
電荷を注入し、または抜き去ることにより、デ−タの書
き込み、消去を行う。この動作を繰り返すことによる第
１のゲ−ト酸化膜２の劣化は、特に電界の集中するゲ−
トエッジ部分において激しい。本実施の形態によれば、
このような高電界領域の酸化膜厚を充分に厚くすること
により、第１のゲ−ト酸化膜２の劣化を抑制し、書き替
え可能回数がより多いＥＥＰＲＯＭを製造することがで
きる。

【００３７】また、第１の実施の形態と同様に、高融点
金属膜７を堆積する前に、多結晶シリコン膜３および１
０の間の開口部分に絶縁膜６を埋め込み、加工された多
結晶シリコン膜３による段差をなくしている。このた
め、高融点金属膜７の加工が容易になる。特に、本実施
の形態においては、浮遊ゲ−ト電極３と制御ゲ−ト電極
１０の２層の電極を加工した後に、高融点金属膜７の堆
積と加工を行なうため、先に加工されたゲ−ト電極によ
る段差は、第１の実施の形態に比べて大きい。すなわ
ち、本発明による埋め込み絶縁膜６の効果は、本実施の
形態においてより顕著である。

【００３８】さらに上記いずれの実施の形態において
も、高融点金属膜７はその下のゲ−ト電極（第一の実施
の形態では３、第二の実施の形態では１０）と一部が接
触していれば配線抵抗は低減されるので、高融点金属膜
７のパタ−ニングはその下のゲ−ト電極のパタ−ニング
と合せ余裕を大きく取ることができる。このため、本発
明による製造方法においては、ゲ−ト電極を形成するた
めに、多結晶シリコン膜と高融点金属膜をそれぞれパタ
−ニングして加工する必要があるが、合わせ余裕が大き
い本発明によれば、充分に安定した製造方法を提供する
ことができる。

【００３９】なお、上記２つの実施の形態において、後
酸化工程はＨClを含有した酸素雰囲気中で熱処理を行な
うことにより行なっているが、この方法に限らない。前
述したように、高融点金属膜７の異常酸化に関係なく、
高品質の後酸化膜を形成するための酸化雰囲気、温度、
時間等を適宜設定することができる。

【００４０】また、高融点金属膜として、上記実施の形
態においてはタングステンシリサイドを用いたが、モリ
ブデンシリサイド、チタンシリサイド等の高融点金属膜
とシリコンの合金、またはタングステン、モリブデン、
チタン等の単体の高融点金属膜を使用することも可能で
ある。これら単体の高融点金属膜は、配線抵抗をより低
減することができるが、異常酸化しやすいため、従来は
ゲ−ト配線として用いることができなかった。本発明の
製造方法によれば、金属膜を堆積する前に酸化工程を行
なうため、このように異常酸化しやすい金属膜も用いる
ことが可能となる。すなわち、後酸化の条件だけでな
く、配線材料の選択範囲も拡がるために、より高性能な
半導体装置を製造することが可能になる。すなわち、本
発明によれば多結晶シリコン層３または１０上に形成さ
れる金属膜７は高融点金属膜またはそのシリサイド膜に
限らず、ゲ−ト配線の抵抗を低減できる金属膜であれば
よい。

【００４１】さらに、上記の実施の形態においては、埋
め込み絶縁膜として酸化膜６を用いたが、配線容量低減
のために誘電率が低く、埋め込み特性の優れた絶縁膜で
あれば他の材料を用いることも可能である。上記実施の
形態はＮＭＯＳについて説明したが、本発明による半導
体装置の製造方法はＰＭＯＳおよびＣＭＯＳに適用する
ことも可能である。

【００４２】

【発明の効果】以上のように本発明による半導体装置の
製造方法では、高融点金属膜あるいはそのシリサイド膜
等の導電膜を堆積する前に充分な後酸化を行うことによ
り、ゲ−ト酸化膜の膜質を改善することができ、後酸化
後に形成される高融点金属膜あるいはそのシリサイド膜
等の異常酸化が生じることがなくなり、ゲ−ト配線の低
抵抗化とＭＯＳトランジスタの信頼性向上を同時に実現
することができる。

【図面の簡単な説明】

【図１】本発明の半導体製造方法よる第１の実施の形態
の説明図。

【図２】本発明の半導体製造方法よる第１の実施の形態
の説明図。

【図３】従来の半導体製造方法の説明図。

【符号の説明】

１…シリコン基板、２…ゲ−ト酸化膜、３、１０…多結
晶シリコン膜、４、８…レジスト、５…シリコン酸化
膜、６…絶縁膜、７…高融点金属膜、９…ＯＮＯ絶縁膜

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 英行 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内

Claims (6)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に形成されたゲ−ト絶縁膜
   上に多結晶シリコン膜を形成する工程と、前記多結晶シ
   リコン膜を所望のパタ−ンに加工する工程と、前記多結
   晶シリコン膜を被覆するように１種類以上からなる絶縁
   膜を形成する工程と、前記絶縁膜をエッチングして前記
   多結晶シリコン膜の表面を露出する工程と、露出した前
   記多結晶シリコン膜上に少なくとも一部が重なるように
   導電膜を形成する工程とを具備することを特徴とする半
   導体装置の製造方法。
2. 【請求項２】 半導体基板上に形成されたゲ−ト絶縁膜
   上に多結晶シリコン膜を形成する工程と、前記多結晶シ
   リコン膜を所望のパタ−ンに加工する工程と、前記多結
   晶シリコン膜を被覆するように第１の絶縁膜を形成する
   工程と、前記第１の絶縁膜上に第２の絶縁膜を形成する
   工程と、前記第２の絶縁膜および前記第１の絶縁膜をエ
   ッチングして前記多結晶シリコン膜の表面を露出し前記
   多結晶シリコン膜の間の空間部分に前記第２の絶縁膜お
   よび前記第１の絶縁膜を残存させる工程と、露出した前
   記多結晶シリコン膜および残存する前記第２の絶縁膜上
   に導電膜を形成する工程と、前記導電膜を前記所望のパ
   タ−ンに重なるように加工する工程とを具備することを
   特徴とする半導体装置の製造方法。
3. 【請求項３】 前記第１の絶縁膜は酸化により形成され
   る前記請求項２記載の半導体装置の製造方法。
4. 【請求項４】 半導体基板上に形成された第１のゲ−ト
   絶縁膜上に第１の多結晶シリコン膜を形成する工程と、
   前記第１の多結晶シリコン膜上に第２のゲ−ト絶縁膜を
   形成する工程と、前記第２のゲ−ト絶縁膜上に第２の多
   結晶シリコン膜を形成する工程と、前記第２の多結晶シ
   リコン膜を所望のパタ−ンに加工する工程と、前記第２
   の多結晶シリコン膜を被覆するように１種類以上からな
   る絶縁膜を形成する工程と、前記絶縁膜をエッチングし
   て前記第２の多結晶シリコン膜の表面を露出する工程
   と、露出した前記第２の多結晶シリコン膜上に少なくと
   も一部が重なるように導電膜を形成する工程とを具備す
   ることを特徴とする半導体装置の製造方法。
5. 【請求項５】 半導体基板上に形成された第１のゲ−ト
   絶縁膜上に第１の多結晶シリコン膜を形成する工程と、
   前記第１の多結晶シリコン膜上に第２のゲ−ト絶縁膜を
   形成する工程と、前記第２のゲ−ト絶縁膜上に第２の多
   結晶シリコン膜を形成する工程と、前記第２の多結晶シ
   リコン膜を所望のパタ−ンに加工する工程と、前記第２
   の多結晶シリコン膜を被覆するように第１の絶縁膜を形
   成する工程と、前記第１の絶縁膜上に第２の絶縁膜を形
   成する工程と、前記第２の絶縁膜および前記第１の絶縁
   膜をエッチングして前記第２の多結晶シリコン膜の表面
   を露出し前記第２の多結晶シリコン膜の間の空間部分に
   前記第２の絶縁膜および前記第１の絶縁膜を残存させる
   工程と、露出した前記第２の多結晶シリコン膜上および
   残存する前記第２の絶縁膜上に導電膜を形成する工程
   と、前記導電膜を前記所望のパタ−ンに重なるように加
   工する工程とを具備することを特徴とする半導体装置の
   製造方法。
6. 【請求項６】 前記導電膜は高融点金属膜である前記請
   求項１乃至５記載の半導体装置の製造方法。