JPH0934728A - データ処理装置および方法 - Google Patents
データ処理装置および方法Info
- Publication number
- JPH0934728A JPH0934728A JP7207414A JP20741495A JPH0934728A JP H0934728 A JPH0934728 A JP H0934728A JP 7207414 A JP7207414 A JP 7207414A JP 20741495 A JP20741495 A JP 20741495A JP H0934728 A JPH0934728 A JP H0934728A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- circuit
- timing
- count value
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Position Input By Displaying (AREA)
Abstract
を、簡単かつ正確に検出、保持する。 【解決手段】 複数の割込要求信号A乃至Dを、対応す
る割込ラッチレジスタ1A乃至1Dにラッチさせる。条
件選択レジスタ2A乃至2Dの所定のものに、高レベル
の信号を書き込むことで、割込ラッチレジスタ1A乃至
1Dの出力のうち、所定のものを、アンド回路3A乃至
3Dを介して、オア回路4に出力する。オア回路4より
出力された信号の低レベルから高レベルに変化するエッ
ジをエッジ検出回路5で検出し、検出タイミングで発生
されるパルスがカウント値保持レジスタ6に入力された
とき、カウント値保持レジスタ6は、カウンタ7のその
ときのカウント値を保持する。
Description
よび方法に関し、特に任意の複数の割り込み要求のタイ
ミングを、簡単かつ正確に検出し、保持することができ
るようにしたデータ処理装置および方法に関する。
率的に行うことができるように、所定のプログラムを実
行中に他のプログラムを実行させたい場合、CPUに対
して割り込み要求を入力するようにしている。CPU
は、割り込み要求を受けたとき、現在実行中のプログラ
ムを中断し、優先順位および緊急性のより高い処理を実
行する。
べての割り込み要求を緊急に実行することはできない。
例えば、時間的に連続している必要がある一連の処理を
実行中の場合、割り込み処理は禁止される。また、割り
込み処理Aが割り込み処理Bよりも優先される場合、割
り込み処理Aが終了するまで割り込み処理Bの処理は禁
止される。
ラなどの別のデバイスにバス権を委ねている場合、CP
Uは、割り込みを受け付けても、そのプログラムを読み
込むことができないことがある。さらに、割り込みプロ
グラムが大きい場合、その中の所定の処理に到達するま
での時間が無視できないほど長くなることもある。
必ずしも緊急に処理されるとは限らない。従って、例え
ば、割り込み処理ルーチン内で、カウンタの値を読み取
り、その割り込みの発生したタイミングを検出しようと
しても、誤差が発生し、しかも、その誤差は一定ではな
い。
て、計時動作を行っているカウンタのカウント値をレジ
スタに保持したり、あるいはカウント動作を停止するこ
とにより、割り込み信号の発生タイミングを正確に検出
し、保存するようにすることが行われている。
の発光を検知した瞬間の画面の縦方向および横方向の座
標値(水平ラインの数およびピクセルの数)を読み取る
といったような用途に適用されている。
うなカウンタのカウント値を割り込み要求に対応して保
持する従来のシステムは、カウンタの用途がプログラム
毎に変化するため、汎用性を持たせることが困難である
課題があった。また、2以上の割り込みのタイミング
を、簡単かつ正確に検出し、保持することが困難である
課題があった。
ものであり、任意のかつ複数の割り込みの発生タイミン
グを、簡単かつ正確に検出し、保持することができるよ
うにするものである。
処理装置は、複数の割り込み要求のうちの所定のものを
選択する選択手段と、計数動作を行う計数手段と、計数
手段の計数動作を、選択手段により選択された割り込み
要求に対応して制御する計数制御手段とを備えることを
特徴とする。
の割り込み要求のうちの所定のものを選択し、計数動作
を行い、選択された割り込み要求に対応して計数動作を
制御することを特徴とする。
は、選択手段が、複数の割り込み要求のうちの所定のも
のを選択し、計数手段が、計数動作を行い、計数制御手
段が、計数手段の計数動作を、選択手段により選択され
た割り込み要求に対応して制御する。
は、計数動作が、選択された割り込み要求に対応して制
御される。
の一実施例の構成を示すブロック図である。この実施例
においては、図示せぬ装置から出力された複数(この実
施例の場合、4個)の割込要求信号A乃至Dが、対応す
る4個の割込ラッチレジスタ1A乃至1D(割込要求保
持手段)に供給され、ラッチされるようになされてい
る。割込ラッチレジスタ1A乃至1D(以下、適宜、こ
れらを総称して、割込ラッチレジスタ1と称する)の出
力は、タイミング記憶回路21のアンド回路3A乃至3
D(以下、適宜、これらを総称して、アンド回路3と称
する)の一方の入力に供給されている。アンド回路3A
乃至3Dの他方の入力には、条件選択レジスタ2A乃至
2D(以下、適宜、これらを総称して、条件選択レジス
タ2と称する)(選択手段)の出力が、それぞれ供給さ
れている。
は、オア回路4により論理和演算が施された後、エッジ
検出回路5に出力されている。エッジ検出回路5は、オ
ア回路4の出力の低レベルから高レベルへの立ち上がり
エッジを検出したとき、パルスを出力するようになされ
ている。カウント値保持レジスタ6(計数制御手段)
は、エッジ検出回路5よりパルスが入力されたとき、カ
ウンタ7(計数手段)のカウント値を保持するようにな
されている。
るクロックを計数するようになされている。また、その
カウント値は、図示せぬ回路から供給される制御信号に
対応してリセットされるようになされている(但し、こ
のような処理を、CPU8に実行させるように構成する
ことも可能である)。
また、オア回路10に入力され、論理和演算が施された
後、その演算結果が割込要求信号として、CPU8に出
力されるようになされている。CPU8は、アドレスバ
ス12を介して、アドレスデコーダ9に所定のアドレス
を供給することで、アドレスデコーダ9に、割込ラッチ
レジスタ1A乃至1Dを選択する割込ラッチレジスタ選
択信号、条件選択レジスタ2A乃至2Dを選択する条件
選択レジスタ選択信号、カウント値保持レジスタ6を選
択するカウント値保持レジスタ選択信号、または、カウ
ンタ7を選択するカウンタ選択信号を出力させることが
できるようになされている。
割込ラッチレジスタ1A乃至1Dまたは条件選択レジス
タ2A乃至2Dに、それぞれ所定値(所定のレベルの信
号)を書き込ませる(ラッチさせる)ことができるよう
になされている。また、CPU8は、リード信号を出力
し、割込ラッチラッチレジスタ1A乃至1D、条件選択
レジスタ2A乃至2D、カウント値保持レジスタ6また
はカウンタ7のカウント値を、データバス11を介して
読み込むことができるようになされている。
に応用した場合の構成例を表している。この実施例にお
いては、銃41Aの受光素子42Aの出力が、割込要求
信号Cとして割込ラッチレジスタ1Cに供給され、その
引き金スイッチ43Aの操作に対応して発生する信号
が、割込要求信号Aとして割込ラッチレジスタ1Aに供
給されるようになされている。また、同様に、銃41B
の受光素子42Bの出力が、割込要求信号Dとして割込
ラッチレジスタ1Dに供給され、引き金スイッチ43B
の操作に対応して発生する信号が、割込要求信号Bとし
て割込ラッチレジスタ1Bに供給されるようになされて
いる。
Bは、鋭い指向性を有するように構成されている。従っ
て、モニタ51がグラフィックエンジン31からの画像
信号に対応して図中左上から右下方向に走査されている
とき、指向された位置の画素(指向点の画素)が光った
とき、検出信号を出力し、それ以外の残像の光が入力さ
れた場合においては、検出信号を出力しないようになさ
れている。
に、条件選択レジスタ2、アンド回路3、オア回路4、
エッジ検出回路5、カウント値保持レジスタ6およびカ
ウンタ7を有するタイミング記憶回路21が、タイミン
グ記憶回路21−1乃至21−4として4個設けられて
いる。そして、これらのタイミング記憶回路21−1乃
至21−4には、割込ラッチレジスタ1A乃至1Dの出
力が、それぞれ供給されている。
画像データを発生し、モニタ51に出力表示させるグラ
フィックエンジン31が設けられている。そして、この
グラフィックエンジン31が、モニタ51に表示する画
像の画素(ピクセル)単位で発生するピクセルクロック
が、タイミング記憶回路21−3と21−4のカウンタ
7にクロックとして供給されている。また、グラフィッ
クエンジン31は、モニタ51に表示する画像の水平走
査線の終了のタイミングにおいて発生する水平ブランク
信号を、タイミング記憶回路21−1乃至21−4のカ
ウンタ7に出力するとともに、各フィールドの終了のタ
イミングにおいて発生する垂直ブランク信号を、タイミ
ング記憶回路21−1と21−2のカウンタ7に出力す
るようになされている。
カウンタ7は、水平ブランク信号をクロックとしてカウ
ントし、そのカウント値を垂直ブランク信号によりリセ
ットするようになされている。
−4のカウンタ7は、ピクセルクロックをカウントし、
そのカウント値を、垂直ブランク信号によりリセットす
るようになされている。
ィックエンジン31は、所定の画像データを発生し、モ
ニタ51に出力し、表示させる。モニタ51は、グラフ
ィックエンジン31からの画像データに対応して、左上
から右下方向に走査点を順次移動させることで画像を表
示する。人間の目には走査点の光だけでなく、走査点が
通り過ぎた後の残像も光として感知されるため、モニタ
51に表示された画像を1枚の画像として認識すること
ができる。
A,41Bは、鋭い指向性を有するように構成されてお
り、銃41A,41Bが指向している(狙っている)範
囲内のピクセルが走査点として光った場合においての
み、受光素子42A,42Bが検出信号を出力する。例
えば、NTSC方式の映像信号の場合、1フィールドの
走査時間は、1/60秒とされている。従って、使用者
が、銃41A,41Bをモニタ51の表示画像の所定の
表示位置に狙いを定めると、その狙っている位置が、1
/60秒周期で検出され、、受光素子42A,42Bが
その検出信号としては割込要求信号Cまたは割込要求信
号Dを出力することになる。割込要求信号Cは、割込ラ
ッチレジスタ1Cによりラッチされ、割込要求信号D
は、割込ラッチレジスタ1Dにラッチされる。
タは、タイミング記憶回路21−1乃至21−4のいず
れにも供給される。そして、上述したように、この4つ
のタイミング記憶回路21−1乃至21−4は、基本的
に、図1に示したように、同様の構成を有するものとさ
れている(すなわち、汎用性を有するものとされてい
る)。そこで、CPU8は、4つのタイミング記憶回路
21−1乃至21−4に、それぞれ所定のタイミングを
記憶させるようにするために、それぞれの条件選択レジ
スタ2に対して、所定の設定を行う。
21−1に、銃41Aのモニタ51の表示面に対する指
向点のY座標を検出させるようにする場合、その4個の
条件検出レジスタ2A乃至2Dのうちの条件選択レジス
タ2Cに対して、ライト信号を出力し、データバス11
を介して高レベルの信号を供給し、これを保持させる。
その他の3つの条件選択レジスタ2A,2B,2Dに
は、低レベルの信号を保持させるようにする。
ンド回路3A,3B,3Dの出力は、割込ラッチレジス
タ1A,1B,1Dより、高レベルの信号が供給された
としても、常に低レベルのままとなる。これに対して、
アンド回路3Cは、割込ラッチレジスタ1Cが高レベル
の信号を出力したとき、高レベルの信号を出力する。こ
れにより、タイミング記憶回路21−1は、割込要求信
号Cに対するタイミング検出動作を行うようになる。
して、エッジ検出回路5に供給される。従って、割込要
求信号Cが割込ラッチレジスタ1Cによりラッチされ、
その出力が低レベルから高レベルに変化したとき、アン
ド回路3Cの出力も低レベルから高レベルに変化し、エ
ッジ検出回路5は、この低レベルから高レベルに変化す
るエッジを検出する。そして、エッジ検出回路5は、検
出したタイミングにおいてパルスを発生し、カウント値
保持レジスタ6に出力する。カウント値保持レジスタ6
は、エッジ検出回路5よりパルスが入力されたとき、そ
のときのカウンタ7のカウント値を保持する。
は、グラフィックエンジン31が出力する水平ブランク
信号をクロックとしてその数を計数し、垂直ブランク信
号が入力されるとそのカウント値をリセットする動作を
繰り返している。すなわち、カウンタ7は、上から数え
た水平走査線の数を計数していることになる。その結
果、カウント値保持レジスタ6が、エッジ検出回路5よ
りパルスが入力されたタイミングにおいてカウンタ7の
カウント値を保持すると、その値は、銃41Bの指向点
における水平走査線の上から順番に数えた数、すなわ
ち、その指向点のY座標YCに対応している。
41Aの指向点のX座標XCを検出する目的で用いられ
る。このため、CPU8は、タイミング記憶回路21−
3の条件選択レジスタ2A乃至2Dのうち、条件選択レ
ジスタ2Cに、上述した場合と同様にして、高レベルの
信号を保持させ、その他の条件選択レジスタ2A,2
B,2Dには、低レベルの信号を保持させる。これによ
り、タイミング記憶回路21−1における場合と同様
に、タイミング記憶回路21−3のアンド回路3A,3
B,3Dは、常にその出力が低レベルとなり、タイミン
グ記憶回路21−3は、割込要求信号Cのみを受け付け
ることになる。
ジスタ1Cによりラッチされ、その出力が、アンド回路
3C、オア回路4を介して、エッジ検出回路5に入力さ
れ、そのエッジが検出されたとき、カウント値保持レジ
スタ6は、エッジ検出回路5がパルスを出力するタイミ
ングにおいて、カウンタ7のカウント値を保持する。
タ7は、グラフィックエンジン31が発生するピクセル
クロックを計数し、水平走査の終了のタイミングにおい
て発生する水平ブランク信号が入力されたとき、その計
数値をリセットする動作を繰り返している。従って、カ
ウント値保持レジスタ6に保持されるカウント値は、銃
41Aの指向点のX座標XCに対応している。
41Bの指向点のY座標YDを検出するために用いら
れ、タイミング記憶回路21−4は、銃41Bの指向点
のX座標XDを検出するために用いられる。このため、
CPU8は、タイミング記憶回路21−2と21−4の
条件選択レジスタ2Dに高レベルの信号を保持させ、そ
の他の条件選択レジスタ2A乃至2Cには、低レベルの
信号を保持させる。これにより、アンド回路3A乃至3
Cの出力は、常に低レベルとなり、アンド回路3Dの出
力のみが、割込ラッチレジスタ1Dが割込要求信号Dを
ラッチしたとき、高レベルの信号を出力することにな
る。
は、タイミング記憶回路21−1のカウンタ7と同様
に、グラフィックエンジン31が出力する水平走査線の
数をカウントしている。また、タイミング記憶回路21
−4のカウンタ7は、ピクセルクロックの数をカウント
している。従って、タイミング記憶回路21−2のカウ
ント値保持レジスタ6は、銃41Bの指向点のY座標
(水平走査線の数)YDを保持し、タイミング記憶回路
21−4のカウント値保持レジスタ6は、銃41Bの指
向点のX座標(ピクセルの数)XDを保持することにな
る。
Dが発生したタイミングの座標が、タイミング記憶回路
21−1乃至21−4に記憶されるため、オア回路10
を介してCPU8に割込要求信号が入力されたとして
も、CPU8は、割込要求信号CおよびDに対する処理
を緊急に行う必要がなくなり、それ以外の割り込みを優
先して処理することが可能となる。
要求信号CまたはDに対応する割込要求信号の入力を受
けたとき、この割込要求信号に対応して、それぞれの銃
41A,41Bの指向点に対して、カーソルを表示させ
る割り込みルーチン処理を実行する。
ィックエンジン31を制御し、モニタ51に、銃41A
の指向点(XC,YC)にカーソルKCを、また、銃41
Bの指向点(XD,YD)にカーソルKDを、それぞれ表
示させる。これにより、銃41A,41Bの使用者は、
自分が使用している銃を向けている(狙っている)点を
確認することができる。
憶回路21−1乃至21−4は、引き金スイッチ43
A,43Bが操作されたとき発生する割込要求信号A,
Bのタイミング検出には用いられない。引き金スイッチ
43A,43Bの操作に対応して割込要求信号Aまたは
Bが発生したとき、これが割り込みラッチレジスタ1A
または1Bでそれぞれラッチされ、それぞれに対応する
割込要求信号が、オア回路10を介してCPU8に入力
される。CPU8は、この入力に対応して、別のプログ
ラムで引き金がひかれた場合における画像処理ルーチン
を呼び出し、実行する。
回路21−1乃至21−4により、銃41A,41Bの
指向点の座標を検出するようにしたが、それぞれの銃が
発砲されたタイミングを記憶するようにすることも可能
もある。この場合においては、タイミング記憶回路21
−1と21−3の条件選択レジスタ2Aに、高レベルの
信号を書き込み、条件選択レジスタ2B乃至2Dに、低
レベルの信号を書き込む。また、タイミング記憶回路2
1−2と21−4の条件選択レジスタ2Bに、高レベル
の信号を書き込み、それ以外の条件選択レジスタ2A,
2C,2Dには低レベルの信号を書き込む。
路21−1は、銃41Aの引き金スイッチ43Aが操作
された時刻を、水平走査線の数として検出、記憶し、タ
イミング記憶回路21−3は、引き金スイッチ43Aの
操作された時刻を、各水平走査において、水平走査が開
始されたときからのピクセルの数として検出、記憶する
ことになる。同様に、タイミング記憶回路21−2に
は、銃41Bの引き金スイッチ43Bを操作したタイミ
ングが、水平走査線の数として検出、記憶され、タイミ
ング記憶回路21−4には、引き金スイッチ43Bの操
作したタイミングが、水平走査開始点からのピクセルの
数として検出、記憶される。
タイミング記憶回路21の条件選択レジスタ2に所定の
設定を行うことで、タイミング記憶回路21に種々の割
込要求信号に対応する計数値を保持させることが可能と
なる。
出力するパルスに同期してカウンタ7のカウント値を保
持するようにしたが、カウンタ7の計数動作を直接制御
するようにすることもできる。
を例として説明したが、本発明はその他のデータ処理装
置に応用することができる。
理装置および請求項3に記載のデータ処理方法によれ
ば、複数の割り込み要求のうちの所定のものを選択し、
選択された割り込み要求に対応して計数動作を制御する
ようにしたので、任意の、かつ複数の割込要求のタイミ
ングを、簡単かつ正確に検出、保持することが可能とな
る。その結果、割込プログラムの構成を簡略化すること
ができる。また、割込処理の優先順位の自由度が高くな
り、システムの応答性を向上させることができる。
ク図である。
示すブロック図である。
Claims (3)
- 【請求項1】 複数の割り込み要求を保持する割込要求
保持手段と、 複数の前記割り込み要求のうちの所定のものを選択する
選択手段と、 計数動作を行う計数手段と、 前記計数手段の計数動作を、前記選択手段により選択さ
れた前記割り込み要求に対応して制御する計数制御手段
とを備えることを特徴とするデータ処理装置。 - 【請求項2】 前記選択手段は、前記割込要求保持手段
により保持された複数の前記割り込み要求の中から所定
のものを選択することを特徴とする請求項1に記載のデ
ータ処理装置。 - 【請求項3】 複数の割り込み要求を保持し、 複数の前記割り込み要求のうちの所定のものを選択し、 計数動作を行い、 選択された前記割り込み要求に対応して計数動作を制御
することを特徴とするデータ処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20741495A JP3599437B2 (ja) | 1995-07-21 | 1995-07-21 | データ処理装置および方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20741495A JP3599437B2 (ja) | 1995-07-21 | 1995-07-21 | データ処理装置および方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0934728A true JPH0934728A (ja) | 1997-02-07 |
JP3599437B2 JP3599437B2 (ja) | 2004-12-08 |
Family
ID=16539359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20741495A Expired - Lifetime JP3599437B2 (ja) | 1995-07-21 | 1995-07-21 | データ処理装置および方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3599437B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000134591A (ja) * | 1998-10-28 | 2000-05-12 | Sony Computer Entertainment Inc | データ生成装置及びデータ生成方法、データ受信装置及びデータ受信方法、並びにデータ通信システム及びデータ通信方法 |
-
1995
- 1995-07-21 JP JP20741495A patent/JP3599437B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000134591A (ja) * | 1998-10-28 | 2000-05-12 | Sony Computer Entertainment Inc | データ生成装置及びデータ生成方法、データ受信装置及びデータ受信方法、並びにデータ通信システム及びデータ通信方法 |
US6999603B1 (en) | 1998-10-28 | 2006-02-14 | Sony Computer Entertainment Inc. | Data generation device and data generation method, data receiver and data reception method, and data communication system and data communication method |
Also Published As
Publication number | Publication date |
---|---|
JP3599437B2 (ja) | 2004-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4821030A (en) | Touchscreen feedback system | |
US5025411A (en) | Method which provides debounced inputs from a touch screen panel by waiting until each x and y coordinates stop altering | |
KR900002950B1 (ko) | 멀티윈도우 표시장치 | |
US9459789B2 (en) | Information processing apparatus and operation method thereof for determining a flick operation of a pointer | |
JPS63163622A (ja) | 波形表示装置の波形選択方法 | |
EP2824562B1 (en) | Method and apparatus to reduce display lag of soft keyboard presses | |
US5530458A (en) | Image memory control device | |
JPH0934728A (ja) | データ処理装置および方法 | |
JPH03189693A (ja) | カーソル表示方法と表示画面を有するコンピュータ | |
JPH0290194A (ja) | 表示装置 | |
EP0470768B1 (en) | Scheduling drawing operations of moving images | |
JP2821121B2 (ja) | 表示制御装置 | |
JP3365284B2 (ja) | タッチパネルの押圧位置検出方法およびその装置 | |
JP2623592B2 (ja) | 表示制御装置 | |
JPH05313625A (ja) | カーソル表示制御方法 | |
JPH01295323A (ja) | ライトペンの検知方式 | |
JPH0424748B2 (ja) | ||
CN116048238A (zh) | 显示控制方法、装置、电子设备及存储介质 | |
JPH11161255A (ja) | 画像表示装置 | |
JP5309875B2 (ja) | ポインタ表示制御装置及び表示装置 | |
JPS63113592A (ja) | 画像処理装置 | |
JPH0311396A (ja) | 文字表示システム | |
JPH05204547A (ja) | カーソル位置制御装置 | |
JPH0268672A (ja) | 画像処理プロセッサのアドレス発生部 | |
JPH08179919A (ja) | カーソル表示位置の制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040607 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040914 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |