JPH0934601A - コンピュータ・システムの電力を管理する方法およびそのコンピュータ・システム - Google Patents
コンピュータ・システムの電力を管理する方法およびそのコンピュータ・システムInfo
- Publication number
- JPH0934601A JPH0934601A JP8099597A JP9959796A JPH0934601A JP H0934601 A JPH0934601 A JP H0934601A JP 8099597 A JP8099597 A JP 8099597A JP 9959796 A JP9959796 A JP 9959796A JP H0934601 A JPH0934601 A JP H0934601A
- Authority
- JP
- Japan
- Prior art keywords
- computer system
- processor module
- module
- state
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3209—Monitoring remote activity, e.g. over telephone lines or network connections
Abstract
(57)【要約】
【課題】 互いに接続した複数のコンピュータ・システ
ムを含むコンピュータ・ネットワークの全電力消費量を
能動的に管理する方法と装置を提供する。 【解決手段】 各コンピュータ・システムは１つまたは
複数のモジュールを備えている。コンピュータ・ネット
ワークの各コンピュータ・システムは、そのネットワー
ク・インタフェースを「活動状態」で完全に作動可能な
状態に保ちながら、電力保存モード、すなわち「休眠」
状態への移行を独立に開始できる。本発明はネットワー
ク全体が常に完全に作動可能な状態にある。そのため、
選択されたモジュールと周辺装置は電源が低下されてい
るが、各コンピュータ・システムのシステム・コントロ
ーラと相互接続とネットワーク・インタフェースが完全
に作動可能状態を保っている。
ムを含むコンピュータ・ネットワークの全電力消費量を
能動的に管理する方法と装置を提供する。 【解決手段】 各コンピュータ・システムは１つまたは
複数のモジュールを備えている。コンピュータ・ネット
ワークの各コンピュータ・システムは、そのネットワー
ク・インタフェースを「活動状態」で完全に作動可能な
状態に保ちながら、電力保存モード、すなわち「休眠」
状態への移行を独立に開始できる。本発明はネットワー
ク全体が常に完全に作動可能な状態にある。そのため、
選択されたモジュールと周辺装置は電源が低下されてい
るが、各コンピュータ・システムのシステム・コントロ
ーラと相互接続とネットワーク・インタフェースが完全
に作動可能状態を保っている。
Description
【０００１】
【発明の属する技術分野】本発明は電力管理の分野に関
する。特に、本発明は、数多くのコンピュータ・システ
ムを有するコンピュータ・ネットワークの全電力の保存
に関する。
する。特に、本発明は、数多くのコンピュータ・システ
ムを有するコンピュータ・ネットワークの全電力の保存
に関する。
【０００２】
【従来の技術】高速のクロック速度で動作し、ハード・
ディスク・ドライブのようなパワー・ハングリー周辺装
置を搭載するコンピュータ・システムの出現により、コ
ンピュータ・ネットワークにおけるコンピュータ・シス
テムの数が増加し、かつコンピュータ・システムの各の
機能が増加するにつれて、数多くのコンピュータ・シス
テムを具備するコンピュータ・ネットワークの全電力消
費量を減少させることがますます重要になってきてい
る。
ディスク・ドライブのようなパワー・ハングリー周辺装
置を搭載するコンピュータ・システムの出現により、コ
ンピュータ・ネットワークにおけるコンピュータ・シス
テムの数が増加し、かつコンピュータ・システムの各の
機能が増加するにつれて、数多くのコンピュータ・シス
テムを具備するコンピュータ・ネットワークの全電力消
費量を減少させることがますます重要になってきてい
る。
【０００３】従来のコンピュータ・システムの電力保存
技術として、ディスク・ドライブのような周辺入力／出
力（Ｉ／Ｏ）装置の電源を低下させることや、プロセッ
サ・クロックを停止させることがある。例えば、非駆動
間隔タイマが所定の時間内にキーボード上にキーストロ
ークがないと感知すると、信号がディスク・ドライブ・
コントローラに送られて、節電モードに入る、例えば、
駆動モータの電源を低下させる。そのうえ、プロセッサ
と結合したシステム・クロックが停止する。後で、ユー
ザは、ディスク・ドライブ・コントローラに駆動モータ
の電源を上昇させてシステム・クロックを再びスタート
させるスイッチを押して、コンピュータ・システムを再
始動する。
技術として、ディスク・ドライブのような周辺入力／出
力（Ｉ／Ｏ）装置の電源を低下させることや、プロセッ
サ・クロックを停止させることがある。例えば、非駆動
間隔タイマが所定の時間内にキーボード上にキーストロ
ークがないと感知すると、信号がディスク・ドライブ・
コントローラに送られて、節電モードに入る、例えば、
駆動モータの電源を低下させる。そのうえ、プロセッサ
と結合したシステム・クロックが停止する。後で、ユー
ザは、ディスク・ドライブ・コントローラに駆動モータ
の電源を上昇させてシステム・クロックを再びスタート
させるスイッチを押して、コンピュータ・システムを再
始動する。
【０００４】Ｃａｒｔｅｒなどに発行された米国特許第
４，９８０，８３６号にバッテリ式ポータブル・コンピ
ュータが開示されており、このコンピュータでは、電力
制御論理回路が、キーボードなど選択された周辺装置を
連続してモニタし、選択した周辺装置の作動が所定の時
間間隔内にない場合に、システム・クロックを停止する
か、またはモデムやディスク・ドライブなど周辺装置の
電源をオフさせるか、あるいはその両方を行っている。
後で、ユーザは、待機スイッチを押し電力制御論理回路
に信号を送って、モデムとディスク・ドライブの電源を
回復させて、システム・クロックを再びスタートさせ
る。
４，９８０，８３６号にバッテリ式ポータブル・コンピ
ュータが開示されており、このコンピュータでは、電力
制御論理回路が、キーボードなど選択された周辺装置を
連続してモニタし、選択した周辺装置の作動が所定の時
間間隔内にない場合に、システム・クロックを停止する
か、またはモデムやディスク・ドライブなど周辺装置の
電源をオフさせるか、あるいはその両方を行っている。
後で、ユーザは、待機スイッチを押し電力制御論理回路
に信号を送って、モデムとディスク・ドライブの電源を
回復させて、システム・クロックを再びスタートさせ
る。
【０００５】
【発明が解決しようとする課題】前述の従来の電力保存
方法の欠点は、コンピュータ・システムの再覚醒または
再始動ためにユーザが介在する必要があること、および
コンピュータ・システムが節電モードすなわち休眠状態
にある時に、入力データを処理できないことにある。例
えば、Ｃａｒｔｅｒのコンピュータは、ネットワーク・
パケットがそのネットワーク・インタフェースすなわち
モデムに到着した時に、自動的に電源をオンにしてネッ
トワークの接続を確立することができない。何故なら
ば、コンピュータ・システムが節電モードにある時、モ
デムの電源は切れているからである。その結果、Ｃａｒ
ｔｅｒの電源が低下した時は、ユーザがたとえば、キー
ボードを押して再びそれを覚醒させるまで、そのネット
ワーク・インタフェースにとって休眠しているように見
える。
方法の欠点は、コンピュータ・システムの再覚醒または
再始動ためにユーザが介在する必要があること、および
コンピュータ・システムが節電モードすなわち休眠状態
にある時に、入力データを処理できないことにある。例
えば、Ｃａｒｔｅｒのコンピュータは、ネットワーク・
パケットがそのネットワーク・インタフェースすなわち
モデムに到着した時に、自動的に電源をオンにしてネッ
トワークの接続を確立することができない。何故なら
ば、コンピュータ・システムが節電モードにある時、モ
デムの電源は切れているからである。その結果、Ｃａｒ
ｔｅｒの電源が低下した時は、ユーザがたとえば、キー
ボードを押して再びそれを覚醒させるまで、そのネット
ワーク・インタフェースにとって休眠しているように見
える。
【０００６】したがって、互いに結合した複数のコンピ
ュータ・システムを具備するコンピュータ・ネットワー
クにおいて、そのネットワーク内のコンピュータ・シス
テムの１つまたは複数のプロセッサがネットワーク内で
休眠モードに入った時、コンピュータ・ネットワーク全
体は動作状態を保ち、休眠状態のプロセッサを含めて全
てのプロセッサが、常に覚醒状態にあり、Ｉ／Ｏ動作に
応答できる状態にあり、例えばコンピュータ・ネットワ
ーク内の別のコンピュータ・システムからイーサネット
・パケットを受信できるようにして、なおかつネットワ
ーク全体の電力消費を減少させる方法が必要になる。
ュータ・システムを具備するコンピュータ・ネットワー
クにおいて、そのネットワーク内のコンピュータ・シス
テムの１つまたは複数のプロセッサがネットワーク内で
休眠モードに入った時、コンピュータ・ネットワーク全
体は動作状態を保ち、休眠状態のプロセッサを含めて全
てのプロセッサが、常に覚醒状態にあり、Ｉ／Ｏ動作に
応答できる状態にあり、例えばコンピュータ・ネットワ
ーク内の別のコンピュータ・システムからイーサネット
・パケットを受信できるようにして、なおかつネットワ
ーク全体の電力消費を減少させる方法が必要になる。
【０００７】
【課題を解決するための手段】本発明は、互いに接続し
た複数のコンピュータ・システムを具備するコンピュー
タ・ネットワークの全電力消費量を能動的に管理する方
法と装置を提供する。各コンピュータ・システムは、１
つまたは複数のプロセッサ・モジュールと１つまたは複
数のＩ／Ｏインタフェース・モジュールとを備えてい
る。各コンピュータ・システムのモジュールを結合する
適切な相互接続には、パケット交換相互接続と回路交換
システム・バスが含まれている。ネットワークのコンピ
ュータ・システムを結合する適切なネットワーク接続に
は、高速クラスター接続と、イーサネットなどのローカ
ル・エリア・ネットワーク（ＬＡＮ）と、非同期転送モ
ード（ＡＴＭ）などの広域ネットワーク（ＷＡＮ）が含
まれる。
た複数のコンピュータ・システムを具備するコンピュー
タ・ネットワークの全電力消費量を能動的に管理する方
法と装置を提供する。各コンピュータ・システムは、１
つまたは複数のプロセッサ・モジュールと１つまたは複
数のＩ／Ｏインタフェース・モジュールとを備えてい
る。各コンピュータ・システムのモジュールを結合する
適切な相互接続には、パケット交換相互接続と回路交換
システム・バスが含まれている。ネットワークのコンピ
ュータ・システムを結合する適切なネットワーク接続に
は、高速クラスター接続と、イーサネットなどのローカ
ル・エリア・ネットワーク（ＬＡＮ）と、非同期転送モ
ード（ＡＴＭ）などの広域ネットワーク（ＷＡＮ）が含
まれる。
【０００８】本発明によれぱ、コンピュータ・ネットワ
ークの各コンピュータ・システムは、各ネットワーク・
インタフェースを「活動状態」かつ完全な動作可能に保
ちながら、電力保存モード、すなわち「休眠」状態への
移行を独立に開始できる。後で、各コンピュータ・シス
テムは、決定的事象または非同期事象によってトリガさ
れた時に、完全に動作可能な状態、すなわち「動作」状
態に独立に戻ることができる。その結果、コンピュータ
・システムの休眠状態がコンピュータ・ネットワークに
は分からないようになる。
ークの各コンピュータ・システムは、各ネットワーク・
インタフェースを「活動状態」かつ完全な動作可能に保
ちながら、電力保存モード、すなわち「休眠」状態への
移行を独立に開始できる。後で、各コンピュータ・シス
テムは、決定的事象または非同期事象によってトリガさ
れた時に、完全に動作可能な状態、すなわち「動作」状
態に独立に戻ることができる。その結果、コンピュータ
・システムの休眠状態がコンピュータ・ネットワークに
は分からないようになる。
【０００９】決定事象とは、コンピュータ・システムに
よって内部で生じる事象であり、例えば、毎日のテープ
・バックアップなどハウスキーピング業務を行うために
内部タイマが深夜にコンピュータ・システムを覚醒させ
ることである。逆に、非同期事象の発生源は本質的に外
部にある。非同期事象の例としては、キーボード・コン
トローラからのキーボード割り込みを引き起こす入力／
出力（Ｉ／Ｏ）動作や、コンピュータ・システムのネッ
トワーク・インタフェース・コントローラに到着するデ
ータ・パケットの到着がある。
よって内部で生じる事象であり、例えば、毎日のテープ
・バックアップなどハウスキーピング業務を行うために
内部タイマが深夜にコンピュータ・システムを覚醒させ
ることである。逆に、非同期事象の発生源は本質的に外
部にある。非同期事象の例としては、キーボード・コン
トローラからのキーボード割り込みを引き起こす入力／
出力（Ｉ／Ｏ）動作や、コンピュータ・システムのネッ
トワーク・インタフェース・コントローラに到着するデ
ータ・パケットの到着がある。
【００１０】ある実施態様では、コンピュータ・システ
ムはパケット交換式であり、コンピュータ・システムの
相互接続はクロスバー交換機である。パッチ・スイッチ
およびそれに関連するパケット交換プロトコルについて
の詳細は、Ｓｕｎ Ｍｉｃｒｏｓｙｓｔｅｍｓ，Ｉｎｃ
に譲渡された、当方参照番号Ｐ７３１、「Ｐａｃｋｅｔ
Ｓｗｉｔｃｈｅｄ Ｃａｃｈｅ Ｃｏｈｅｒｅｎｔ
Ｍｕｌｔｉｐｒｏｃｅｓｓｏｒ Ｓｙｓｔｅｍ」という
名称の相互参照した同時係属の特許出願を参照のこと。
システム・コントローラ（ＳＣ）は、パケットの流れを
各コンピュータ・システムの相互接続に向ける制御信号
を提供する。あるいは、ＳＣが提供する制御機構を分散
式にする、すなわち、ＳＣの機能を幾つかのプロセッサ
・モジュールの間に分散させることもできる。システム
・コントローラは、その１つまたは複数のモジュールの
電源が低下している時に覚醒状態を保つ。
ムはパケット交換式であり、コンピュータ・システムの
相互接続はクロスバー交換機である。パッチ・スイッチ
およびそれに関連するパケット交換プロトコルについて
の詳細は、Ｓｕｎ Ｍｉｃｒｏｓｙｓｔｅｍｓ，Ｉｎｃ
に譲渡された、当方参照番号Ｐ７３１、「Ｐａｃｋｅｔ
Ｓｗｉｔｃｈｅｄ Ｃａｃｈｅ Ｃｏｈｅｒｅｎｔ
Ｍｕｌｔｉｐｒｏｃｅｓｓｏｒ Ｓｙｓｔｅｍ」という
名称の相互参照した同時係属の特許出願を参照のこと。
システム・コントローラ（ＳＣ）は、パケットの流れを
各コンピュータ・システムの相互接続に向ける制御信号
を提供する。あるいは、ＳＣが提供する制御機構を分散
式にする、すなわち、ＳＣの機能を幾つかのプロセッサ
・モジュールの間に分散させることもできる。システム
・コントローラは、その１つまたは複数のモジュールの
電源が低下している時に覚醒状態を保つ。
【００１１】休眠状態に入ると、コンピュータ・システ
ムは、そのプロセッサ・モジュールに対応する適切な状
態／セマフォ・ビットをセットする。カーネル状態情報
を含むプロセッサ・モジュールの重要なデータが安定な
記憶装置に記憶される。プロセッサ・モジュールのキャ
ッシュ・メモリがコンピュータ・システムの主記憶装置
に送られる。最後に、コンピュータ・システムのプロセ
ッサ・モジュールの電源が低下する。セマフォ・ビット
は、電源が低下している間に、プロセッサ・モジュール
がクリティカル・コードを実行している時、プロセッサ
・モジュールの電源上昇を禁止する。
ムは、そのプロセッサ・モジュールに対応する適切な状
態／セマフォ・ビットをセットする。カーネル状態情報
を含むプロセッサ・モジュールの重要なデータが安定な
記憶装置に記憶される。プロセッサ・モジュールのキャ
ッシュ・メモリがコンピュータ・システムの主記憶装置
に送られる。最後に、コンピュータ・システムのプロセ
ッサ・モジュールの電源が低下する。セマフォ・ビット
は、電源が低下している間に、プロセッサ・モジュール
がクリティカル・コードを実行している時、プロセッサ
・モジュールの電源上昇を禁止する。
【００１２】前述のように、コンピュータ・システム
は、決定事象または非同期事象によって覚醒され、ＳＣ
は、ＳＣにリセット信号を電源が低下したモジュールへ
送らせる覚醒割込み要求を受信する。リセット信号を受
信すると、電源が低下しているモジュールが電源高シー
ケンスを実行する。次に、プロセッサ・モジュールは、
ＳＣステータス・ビットをポーリングして、リセット信
号の原因を決定する。既に記憶されていた重要なデータ
は、リセット信号の原因が、システム規模の電源オン・
リセットではなく、コンピュータ・システムの覚醒割込
みである場合に回復される。最後に、状態／セマフォ・
ビットがクリアされて、コンピュータ・システムのプロ
セッサ・モジュールがこのとき、電源がオンであること
を示す。コンピュータ・システムは、このれによって上
記それぞれの事象の原因に対処できる。
は、決定事象または非同期事象によって覚醒され、ＳＣ
は、ＳＣにリセット信号を電源が低下したモジュールへ
送らせる覚醒割込み要求を受信する。リセット信号を受
信すると、電源が低下しているモジュールが電源高シー
ケンスを実行する。次に、プロセッサ・モジュールは、
ＳＣステータス・ビットをポーリングして、リセット信
号の原因を決定する。既に記憶されていた重要なデータ
は、リセット信号の原因が、システム規模の電源オン・
リセットではなく、コンピュータ・システムの覚醒割込
みである場合に回復される。最後に、状態／セマフォ・
ビットがクリアされて、コンピュータ・システムのプロ
セッサ・モジュールがこのとき、電源がオンであること
を示す。コンピュータ・システムは、このれによって上
記それぞれの事象の原因に対処できる。
【００１３】本コンピュータ・ネットワークの電力保存
は、各コンピュータ・システムが、実際に休眠している
間にも連続して覚醒しているように見え、実際には１つ
または複数のコンピュータ・システムが休眠状態にある
時に、コンピュータ・ネットワーク全体が連続して「活
動状態」にあるという幻覚をもたらすことができる。こ
の幻覚が可能になるのは、プロセッサ・モジュールと周
辺装置の電源が低下している間でも、各モジュールのシ
ステム・コントローラと相互接続とネットワーク・イン
タフェースが、完全に動作可能なままであるからであ
る。従って、各プロセッサ・モジュールの電源低下状態
は、コンピュータ・ネットワークの他のコンピュータ・
システムには分からない。
は、各コンピュータ・システムが、実際に休眠している
間にも連続して覚醒しているように見え、実際には１つ
または複数のコンピュータ・システムが休眠状態にある
時に、コンピュータ・ネットワーク全体が連続して「活
動状態」にあるという幻覚をもたらすことができる。こ
の幻覚が可能になるのは、プロセッサ・モジュールと周
辺装置の電源が低下している間でも、各モジュールのシ
ステム・コントローラと相互接続とネットワーク・イン
タフェースが、完全に動作可能なままであるからであ
る。従って、各プロセッサ・モジュールの電源低下状態
は、コンピュータ・ネットワークの他のコンピュータ・
システムには分からない。
【００１４】その結果、本発明の電力管理により、選択
されたモジュールの電源を低下させることによって、コ
ンピュータ・システムが刺激に応答して休眠状態から瞬
時に覚醒できるので、コンピュータ・ネットワークの静
的遮断を必要とせずに、すなわち、コンピュータ・ネッ
トワークの全体的な性能と応答に影響を及ぼさずに、電
力の保存を実現できるので、有利である。
されたモジュールの電源を低下させることによって、コ
ンピュータ・システムが刺激に応答して休眠状態から瞬
時に覚醒できるので、コンピュータ・ネットワークの静
的遮断を必要とせずに、すなわち、コンピュータ・ネッ
トワークの全体的な性能と応答に影響を及ぼさずに、電
力の保存を実現できるので、有利である。
【００１５】本発明のシステムの目的、特徴および長所
は、次に示す説明から明らかになろう。
は、次に示す説明から明らかになろう。
【００１６】
表記法と用語 非同期事象： コンピュータ・システムに対して外部か
らトリガされる事象。 決定事象： コンピュータ・システムによってトリガさ
れる事象、例えば、内部タイマの満了。 休眠状態： その１つまたは複数のモジュールの電源が
低下しているコンピュータ・システムの状態。 覚醒状態： その全てのモジュールの電源が高になって
いるコンピュータ・システムの状態。 覚醒シーケンス： 休眠状態から覚醒状態に移行するた
めに、コンピュータ・システムが実行するシーケンス。 電源高シーケンス： 電源低下状態から電源高状態に移
行するために、モジュールが実行するシーケンス。 電源低下シーケンス： 電源高状態から電源低下状態に
移行するために、モジュールが実行するシーケンス。 Ｉ／Ｏ＿Ｗａｋｅｕｐ＿Ｅｎａｂｌｅビット： Ｉ／Ｏ
インタフェース・モジュールに結合されているＩ／Ｏバ
スからのＤＭＡ要求を禁止する、Ｉ／Ｏインタフェース
・モジュール中の制御ビット。このビットは、Ｉ／Ｏイ
ンタフェース・モジュールに、システム・コントローラ
のための割込み要求（Ｉｎｔ＿Ｒｅｑ）を発行させる。
その後、システム・コントローラは、リセット信号を任
意の電源オフ・モジュールに送って、コンピュータ・シ
ステムを覚醒させる。 Ｓ＿Ｓｌｅｅｐ＿ＥｎｔｅｒとＳ＿Ｗａｋｅｕｐ＿Ｅｎ
ａｂｌｅセマフォ・ビット： システム・コントローラ
のＳ＿Ｓｌｅｅｐ＿Ｅｎｔｅｒセマフォ・ビットは、コ
ンピュータ・システムが休眠状態に入りつつあるとの指
示を与え、対応するＳ＿Ｗａｋｅｕｐ＿Ｅｎａｂｌｅセ
マフォ・ビットがセットされるまで、プロセッサ・モジ
ュールの電源上昇を禁止する。Ｓ＿Ｗａｋｅｕｐ＿Ｅｎ
ａｂｌｅセマフォ・ビットがセットされると、コンピュ
ータ・システムのプロセッサ・モジュールが電源低下シ
ーケンスを完了し、プロセッサ・モジュールの電源上昇
を開始しても安全であることを示す。 Ｗａｋｅｕｐ＿Ｒｅｓｅｔビット： リセット信号の原
因が、システム規模の電源オン・リセットではなく、コ
ンピュータ・システムの覚醒であることを示すための、
システム・コントローラの状況ビット。
らトリガされる事象。 決定事象： コンピュータ・システムによってトリガさ
れる事象、例えば、内部タイマの満了。 休眠状態： その１つまたは複数のモジュールの電源が
低下しているコンピュータ・システムの状態。 覚醒状態： その全てのモジュールの電源が高になって
いるコンピュータ・システムの状態。 覚醒シーケンス： 休眠状態から覚醒状態に移行するた
めに、コンピュータ・システムが実行するシーケンス。 電源高シーケンス： 電源低下状態から電源高状態に移
行するために、モジュールが実行するシーケンス。 電源低下シーケンス： 電源高状態から電源低下状態に
移行するために、モジュールが実行するシーケンス。 Ｉ／Ｏ＿Ｗａｋｅｕｐ＿Ｅｎａｂｌｅビット： Ｉ／Ｏ
インタフェース・モジュールに結合されているＩ／Ｏバ
スからのＤＭＡ要求を禁止する、Ｉ／Ｏインタフェース
・モジュール中の制御ビット。このビットは、Ｉ／Ｏイ
ンタフェース・モジュールに、システム・コントローラ
のための割込み要求（Ｉｎｔ＿Ｒｅｑ）を発行させる。
その後、システム・コントローラは、リセット信号を任
意の電源オフ・モジュールに送って、コンピュータ・シ
ステムを覚醒させる。 Ｓ＿Ｓｌｅｅｐ＿ＥｎｔｅｒとＳ＿Ｗａｋｅｕｐ＿Ｅｎ
ａｂｌｅセマフォ・ビット： システム・コントローラ
のＳ＿Ｓｌｅｅｐ＿Ｅｎｔｅｒセマフォ・ビットは、コ
ンピュータ・システムが休眠状態に入りつつあるとの指
示を与え、対応するＳ＿Ｗａｋｅｕｐ＿Ｅｎａｂｌｅセ
マフォ・ビットがセットされるまで、プロセッサ・モジ
ュールの電源上昇を禁止する。Ｓ＿Ｗａｋｅｕｐ＿Ｅｎ
ａｂｌｅセマフォ・ビットがセットされると、コンピュ
ータ・システムのプロセッサ・モジュールが電源低下シ
ーケンスを完了し、プロセッサ・モジュールの電源上昇
を開始しても安全であることを示す。 Ｗａｋｅｕｐ＿Ｒｅｓｅｔビット： リセット信号の原
因が、システム規模の電源オン・リセットではなく、コ
ンピュータ・システムの覚醒であることを示すための、
システム・コントローラの状況ビット。
【００１７】以下の説明では、本発明を完全に理解でき
るように、種々の細部について説明する。これらの細部
には、コンピュータ・システムの「休眠」状態をコンピ
ュータ・ネットワークの残りの部分には分からないよう
にする、コンピュータ・ネットワーク用の効率的な能動
的電力管理方式を構築する際に設計者を支援する、機能
ブロックと例示的コンピュータ・ネットワークが含まれ
る。電力管理方式が具体的実施形態を用いて例示してあ
るが、本発明は多種多様なネットワーク構成と環境に適
用できる。他の例では、周知の回路、構造、プログラム
・コードは、必要以上に本発明を不明確にしないため
に、詳細には述べていない。したがって、本発明の原理
を示すために不可欠な要素でない、実施上の細部を与え
るために、同時係属出願の引例を含めてある。
るように、種々の細部について説明する。これらの細部
には、コンピュータ・システムの「休眠」状態をコンピ
ュータ・ネットワークの残りの部分には分からないよう
にする、コンピュータ・ネットワーク用の効率的な能動
的電力管理方式を構築する際に設計者を支援する、機能
ブロックと例示的コンピュータ・ネットワークが含まれ
る。電力管理方式が具体的実施形態を用いて例示してあ
るが、本発明は多種多様なネットワーク構成と環境に適
用できる。他の例では、周知の回路、構造、プログラム
・コードは、必要以上に本発明を不明確にしないため
に、詳細には述べていない。したがって、本発明の原理
を示すために不可欠な要素でない、実施上の細部を与え
るために、同時係属出願の引例を含めてある。
【００１８】本発明の一実施例によれば、図１のブロッ
ク図に示すように、この電力管理方式を実施するための
コンピュータ・ネットワーク１００は、ローカル・エリ
ア・ネットワーク（ＬＡＮ）１９２と複数のコンピュー
タ・システム１１０、１２０、．．．１７０を含んでい
る。ＬＡＮ １９２は、コンピュータ・システム１１
０、１２０、．．．１７０間の高速データ・リンクを提
供する。当業者には周知のように、コンピュータ・シス
テムは、高速ローカル・バス、イーサネットなどのロー
カル・エリア・ネットワーク（ＬＡＮ）、非同期転送モ
ード（ＡＴＭ）などの広域ネットワーク（ＷＡＮ）、お
よびそれぞれの組合せを含めた、多種多様なネットワー
キング・トポロジで互いに結合できる。この実施例で
は、コンピュータ・システム１１０、１２０、．．．１
７０は類似のものであり、したがって以下に示すコンピ
ュータ・システム１１０の説明がコンピュータ・システ
ム１２０、．．．１７０にも適用できる。
ク図に示すように、この電力管理方式を実施するための
コンピュータ・ネットワーク１００は、ローカル・エリ
ア・ネットワーク（ＬＡＮ）１９２と複数のコンピュー
タ・システム１１０、１２０、．．．１７０を含んでい
る。ＬＡＮ １９２は、コンピュータ・システム１１
０、１２０、．．．１７０間の高速データ・リンクを提
供する。当業者には周知のように、コンピュータ・シス
テムは、高速ローカル・バス、イーサネットなどのロー
カル・エリア・ネットワーク（ＬＡＮ）、非同期転送モ
ード（ＡＴＭ）などの広域ネットワーク（ＷＡＮ）、お
よびそれぞれの組合せを含めた、多種多様なネットワー
キング・トポロジで互いに結合できる。この実施例で
は、コンピュータ・システム１１０、１２０、．．．１
７０は類似のものであり、したがって以下に示すコンピ
ュータ・システム１１０の説明がコンピュータ・システ
ム１２０、．．．１７０にも適用できる。
【００１９】ここで図２を参照すると、コンピュータ・
システム１１０は、複数のモジュール１１１ａ、１１１
ｂ、．．．１１１ｚと、相互接続（ＩＣ）１１２と、シ
ステム・コントローラ（ＳＣ）１１４と、主記憶装置１
１５とを備えている。モジュール１１１ａ、１１１
ｂ、．．．１１１ｚは相互接続１１２に個々に結合して
いる。主記憶装置１１５も相互接続１１２に結合してい
る。制御線が、システム・コントローラ１１４を、モジ
ュール１１１ａ、１１１ｂ、．．．１１１ｚの各と相互
接続１１２、および主記憶装置１１５に結合している。
複数のモジュール１１１ａ、１１１ｂ、．．．１１１ｚ
には、１つまたは複数のプロセッサ・モジュール、およ
び１つまたは複数の入出力（Ｉ／Ｏ）インタフェース・
モジュールが含まれる。Ｓｕｎ Ｍｉｃｒｏｓｙｓｔｅ
ｍｓ，Ｉｎｃに譲渡された、当方参照番号Ｐ７３１、
「Ｐａｃｋｅｔ Ｓｗｉｔｃｈｅｄ Ｃａｃｈｅ Ｃｏ
ｈｅｒｅｎｔ Ｍｕｌｔｉｐｒｏｃｅｓｓｏｒ Ｓｙｓ
ｔｅｍ」という名称の同時係属の特許出願に、この実施
例のコンピュータ・システム１１０の詳細な説明があ
る。この例では、モジュール１１１ａがプロセッサ・モ
ジュールであり、モジュール１１１ｂがＩ／Ｏインタフ
ェース・モジュールであり、モジュール１１１ｚがグラ
フィック・インタフェース・モジュールである。モジュ
ール１１１ｂは、Ｉ／Ｏバス１１６とＩ／Ｏコントロー
ラ１１８ａを介してＬＡＮ １９２に結合している。
システム１１０は、複数のモジュール１１１ａ、１１１
ｂ、．．．１１１ｚと、相互接続（ＩＣ）１１２と、シ
ステム・コントローラ（ＳＣ）１１４と、主記憶装置１
１５とを備えている。モジュール１１１ａ、１１１
ｂ、．．．１１１ｚは相互接続１１２に個々に結合して
いる。主記憶装置１１５も相互接続１１２に結合してい
る。制御線が、システム・コントローラ１１４を、モジ
ュール１１１ａ、１１１ｂ、．．．１１１ｚの各と相互
接続１１２、および主記憶装置１１５に結合している。
複数のモジュール１１１ａ、１１１ｂ、．．．１１１ｚ
には、１つまたは複数のプロセッサ・モジュール、およ
び１つまたは複数の入出力（Ｉ／Ｏ）インタフェース・
モジュールが含まれる。Ｓｕｎ Ｍｉｃｒｏｓｙｓｔｅ
ｍｓ，Ｉｎｃに譲渡された、当方参照番号Ｐ７３１、
「Ｐａｃｋｅｔ Ｓｗｉｔｃｈｅｄ Ｃａｃｈｅ Ｃｏ
ｈｅｒｅｎｔ Ｍｕｌｔｉｐｒｏｃｅｓｓｏｒ Ｓｙｓ
ｔｅｍ」という名称の同時係属の特許出願に、この実施
例のコンピュータ・システム１１０の詳細な説明があ
る。この例では、モジュール１１１ａがプロセッサ・モ
ジュールであり、モジュール１１１ｂがＩ／Ｏインタフ
ェース・モジュールであり、モジュール１１１ｚがグラ
フィック・インタフェース・モジュールである。モジュ
ール１１１ｂは、Ｉ／Ｏバス１１６とＩ／Ｏコントロー
ラ１１８ａを介してＬＡＮ １９２に結合している。
【００２０】この実施形態では、コンピュータ・システ
ム１１０はパケット交換式であり、相互接続１１２がデ
ータパス・クロスバーである。モジュール１１１ａ、１
１１ｂ、．．．１１１ｚの相互接続インタフェースによ
り、モジュールが、相互接続１１２を介してデータと制
御パケットを互いに交換することができる。コンピュー
タ・システム１１０はパケット交換式であり、すなわ
ち、回路交換データ回線を必要としないが、本発明の原
理は、他の非パケット交換システムにも適用できる。コ
ンピュータ・システム１１０によるキャッシュ管理とデ
ータ・パケット転送についての詳細は、Ｓｕｎ Ｍｉｃ
ｒｏｓｙｓｔｅｍｓ，Ｉｎｃに譲渡された、当方参照番
号Ｐ７３１、「Ｐａｃｋｅｔ Ｓｗｉｔｃｈｅｄ Ｃａ
ｃｈｅ Ｃｏｈｅｒｅｎｔ Ｍｕｌｔｉｐｒｏｃｅｓｓ
ｏｒ Ｓｙｓｔｅｍ」という名称の同時係属特許出願を
参照のこと。
ム１１０はパケット交換式であり、相互接続１１２がデ
ータパス・クロスバーである。モジュール１１１ａ、１
１１ｂ、．．．１１１ｚの相互接続インタフェースによ
り、モジュールが、相互接続１１２を介してデータと制
御パケットを互いに交換することができる。コンピュー
タ・システム１１０はパケット交換式であり、すなわ
ち、回路交換データ回線を必要としないが、本発明の原
理は、他の非パケット交換システムにも適用できる。コ
ンピュータ・システム１１０によるキャッシュ管理とデ
ータ・パケット転送についての詳細は、Ｓｕｎ Ｍｉｃ
ｒｏｓｙｓｔｅｍｓ，Ｉｎｃに譲渡された、当方参照番
号Ｐ７３１、「Ｐａｃｋｅｔ Ｓｗｉｔｃｈｅｄ Ｃａ
ｃｈｅ Ｃｏｈｅｒｅｎｔ Ｍｕｌｔｉｐｒｏｃｅｓｓ
ｏｒ Ｓｙｓｔｅｍ」という名称の同時係属特許出願を
参照のこと。
【００２１】図３は、コンピュータ・システム１１０の
例示的プロセッサ・モジュール１１１ａを示す。プロセ
ッサ・モジュール１１１ａは、相互接続インタフェース
１１１ａ２とオプションのローカル・キャッシュ・メモ
リ１１１ａ１とを搭載している。この実施形態では、コ
ンピュータ・ネットワーク１００のプロセッサ・モジュ
ールが構造的に類似しているので、プロセッサ・モジュ
ール１１１ａの動作の説明が、コンピュータ・システム
１１０、１２０、．．．１７０の他のプロセッサ・モジ
ュールにも同様に適用できる。
例示的プロセッサ・モジュール１１１ａを示す。プロセ
ッサ・モジュール１１１ａは、相互接続インタフェース
１１１ａ２とオプションのローカル・キャッシュ・メモ
リ１１１ａ１とを搭載している。この実施形態では、コ
ンピュータ・ネットワーク１００のプロセッサ・モジュ
ールが構造的に類似しているので、プロセッサ・モジュ
ール１１１ａの動作の説明が、コンピュータ・システム
１１０、１２０、．．．１７０の他のプロセッサ・モジ
ュールにも同様に適用できる。
【００２２】図４に示すように、Ｉ／Ｏバス１１６は、
例示的にＩ／Ｏインタフェース・モジュール１１１ｂを
コンピュータ・システム１１０のＩ／Ｏコントローラ１
１８ａ、１１８ｂ、１１８ｃ、１１８ｄに結合してい
る。Ｉ／Ｏコントローラ１１８ａ、１１８ｂ、１１８
ｃ、１１８ｄは、ＬＡＮ １９２、ハード・ディスク・
ドライブ１９４などのＳＣＳＩデバイス、キーボード１
９６、および非覚醒タイマ１９８に対するインタフェー
スを提供している。Ｉ／Ｏバス１１６を実施するのに適
したシステム・バスには、ＳＢバスとＰＣＩバスが含ま
れる。コンピュータ・システム１１０は１個のＩ／Ｏイ
ンタフェース・モジュール１１１ｂを搭載するものとし
て説明してあるが、追加のＩ／Ｏ機能、例えば、ＡＴＭ
接続、ＩＳＤＮ接続、およびＰＣＭＣＩＡカードを提供
するために、追加のＩ／Ｏインタフェース・モジュール
をコンピュータ・システム１１０に追加することもでき
る。
例示的にＩ／Ｏインタフェース・モジュール１１１ｂを
コンピュータ・システム１１０のＩ／Ｏコントローラ１
１８ａ、１１８ｂ、１１８ｃ、１１８ｄに結合してい
る。Ｉ／Ｏコントローラ１１８ａ、１１８ｂ、１１８
ｃ、１１８ｄは、ＬＡＮ １９２、ハード・ディスク・
ドライブ１９４などのＳＣＳＩデバイス、キーボード１
９６、および非覚醒タイマ１９８に対するインタフェー
スを提供している。Ｉ／Ｏバス１１６を実施するのに適
したシステム・バスには、ＳＢバスとＰＣＩバスが含ま
れる。コンピュータ・システム１１０は１個のＩ／Ｏイ
ンタフェース・モジュール１１１ｂを搭載するものとし
て説明してあるが、追加のＩ／Ｏ機能、例えば、ＡＴＭ
接続、ＩＳＤＮ接続、およびＰＣＭＣＩＡカードを提供
するために、追加のＩ／Ｏインタフェース・モジュール
をコンピュータ・システム１１０に追加することもでき
る。
【００２３】図５はコンピュータ・システム１１０の例
示的グラフィック・インタフェース・モジュール１１１
ｚを示す。モジュール１１１ｚは、グラフィック・コン
トローラ１１９を介してグラフィック表示装置１９５に
結合している。追加のグラフィック表示装置をサポート
するために追加のグラフィック・コントローラを追加す
ることもできる。グラフィック・コントローラ１１９は
複数のグラフィック表示装置を制御することもできる。
示的グラフィック・インタフェース・モジュール１１１
ｚを示す。モジュール１１１ｚは、グラフィック・コン
トローラ１１９を介してグラフィック表示装置１９５に
結合している。追加のグラフィック表示装置をサポート
するために追加のグラフィック・コントローラを追加す
ることもできる。グラフィック・コントローラ１１９は
複数のグラフィック表示装置を制御することもできる。
【００２４】本発明のコンピュータ・ネットワーク１０
０の電力管理方式では、ＬＡＮ １９２の電源が高いと
きにコンピュータ・システム１１０、１２０、．．．１
７０のプロセッサ・モジュールが他に分からずに休眠状
態に入ったり出たりすることができ、したがってコンピ
ュータ・ネットワーク１００は、完全に覚醒可能な状態
を保ちながら、全消費電力を減少させることができる。
これが可能なのは、コンピュータ・ネットワーク１００
が休眠状態に入る時、１つまたは複数のプロセッサ・モ
ジュールと選択された周辺装置は電源が低下するが、コ
ンピュータ・システム１１０、１２０、．．．１７０の
各のＩ／Ｏインタフェース・モジュールは電源高の状態
を保持するからである。その理由は、一般に、プロセッ
サ・モジュールがディスク・ドライブやディスプレイ・
モニタなどの周辺装置と共に最も電力を消費するからで
ある。
０の電力管理方式では、ＬＡＮ １９２の電源が高いと
きにコンピュータ・システム１１０、１２０、．．．１
７０のプロセッサ・モジュールが他に分からずに休眠状
態に入ったり出たりすることができ、したがってコンピ
ュータ・ネットワーク１００は、完全に覚醒可能な状態
を保ちながら、全消費電力を減少させることができる。
これが可能なのは、コンピュータ・ネットワーク１００
が休眠状態に入る時、１つまたは複数のプロセッサ・モ
ジュールと選択された周辺装置は電源が低下するが、コ
ンピュータ・システム１１０、１２０、．．．１７０の
各のＩ／Ｏインタフェース・モジュールは電源高の状態
を保持するからである。その理由は、一般に、プロセッ
サ・モジュールがディスク・ドライブやディスプレイ・
モニタなどの周辺装置と共に最も電力を消費するからで
ある。
【００２５】この実施形態では、プロセッサ・モジュー
ルの電源は独立に低下するが、電源が低下しているモジ
ュールは、コンピュータ・システム１１０の単一のリセ
ット信号によって、電源が上昇する。他の実施形態で
は、個々のモジュールの電源を上昇させるために別々の
リセット信号が使用できる。
ルの電源は独立に低下するが、電源が低下しているモジ
ュールは、コンピュータ・システム１１０の単一のリセ
ット信号によって、電源が上昇する。他の実施形態で
は、個々のモジュールの電源を上昇させるために別々の
リセット信号が使用できる。
【００２６】本発明の一態様によれば、コンピュータ・
システム１１０は次に示す例示的条件の１つのもとで休
眠状態に入る。第１に、コンピュータ・システム１１０
は、非覚醒タイマ１９８からタイムアウト通知を受け取
るたびに休眠状態に入る。非覚醒タイマ１９８は、キー
ボード１９６の非覚醒状態やプロセッサ・モジュール１
１１ａ上で実行しているユーザ・プロセスの非覚醒状態
など、種々の基準を使用できる。第２に、コンピュータ
・システム１１０は、特定の作業の完了時に休眠状態に
入ることができる。例えば、プロセッサ・モジュール１
１１ａは、定期的な記憶装置のバックアップなどのハウ
スキーピング業務やユーザによるチャージバック調整な
どの発生順作業の完了時に、コンピュータ・システム１
１０が休眠状態に入るのを開始させることができる。第
３に、ＬＡＮ １９２を介してネットワーク・マネージ
ャーからコンピュータ・システム１１０に、休眠状態に
入るのを開始させるネットワーク・メッセージが届くこ
とがある。第４に、コンピュータ・システム１１０のユ
ーザが待機パワー・スイッチを押して、コンピュータ・
システム１１０が休眠状態に入るのを開始させることが
できる。第５に、コンピュータ・システム１１０の節電
／電源異常検出器は、コンピュータ・システム１１０の
主電源の緊急停電を検出すると、休眠状態に入るのを開
始させる。コンピュータ・ネットワーク１００、特にコ
ンピュータ・システム１１０のトポロジにより、システ
ムの設計者とエンドユーザに、休眠状態に入るための異
なる条件を実施する際に、大きな柔軟性を有利に与えら
れるので、休眠状態に入るための他の条件も可能であ
る。
システム１１０は次に示す例示的条件の１つのもとで休
眠状態に入る。第１に、コンピュータ・システム１１０
は、非覚醒タイマ１９８からタイムアウト通知を受け取
るたびに休眠状態に入る。非覚醒タイマ１９８は、キー
ボード１９６の非覚醒状態やプロセッサ・モジュール１
１１ａ上で実行しているユーザ・プロセスの非覚醒状態
など、種々の基準を使用できる。第２に、コンピュータ
・システム１１０は、特定の作業の完了時に休眠状態に
入ることができる。例えば、プロセッサ・モジュール１
１１ａは、定期的な記憶装置のバックアップなどのハウ
スキーピング業務やユーザによるチャージバック調整な
どの発生順作業の完了時に、コンピュータ・システム１
１０が休眠状態に入るのを開始させることができる。第
３に、ＬＡＮ １９２を介してネットワーク・マネージ
ャーからコンピュータ・システム１１０に、休眠状態に
入るのを開始させるネットワーク・メッセージが届くこ
とがある。第４に、コンピュータ・システム１１０のユ
ーザが待機パワー・スイッチを押して、コンピュータ・
システム１１０が休眠状態に入るのを開始させることが
できる。第５に、コンピュータ・システム１１０の節電
／電源異常検出器は、コンピュータ・システム１１０の
主電源の緊急停電を検出すると、休眠状態に入るのを開
始させる。コンピュータ・ネットワーク１００、特にコ
ンピュータ・システム１１０のトポロジにより、システ
ムの設計者とエンドユーザに、休眠状態に入るための異
なる条件を実施する際に、大きな柔軟性を有利に与えら
れるので、休眠状態に入るための他の条件も可能であ
る。
【００２７】図７は、休眠状態に入るために、コンピュ
ータ・システム１１０が実行するステップを示す流れ図
を示す。最初に、プロセッサ・モジュール１１１ａは、
Ｉ／Ｏインタフェース・モジュール１１１ｂのＩ／Ｏ＿
Ｗａｋｅｕｐ＿Ｅｎａｂｌｅステータス・ビットをセッ
トする（ステップ２１０）。Ｉ／Ｏ＿Ｗａｋｅｕｐ＿Ｅ
ｎａｂｌｅビットがセットされると、システム・バス３
９０上の全ての直接メモリ・アクセス（ＤＭＡ）調停が
禁止されて、休止する可能性のある主記憶装置１１５に
対するＤＭＡを妨げる。したがって、ＤＭＡに対するど
んなバス調停要求も、プロセッサ・モジュール１１１ａ
の電源を上昇させる割込み要求（Ｉｎｔ＿Ｒｅｑ）をト
リガすることになる。例えば、Ｉ／Ｏインタフェース・
モジュール１１１ｂからのＤＭＡ要求があると、プロセ
ッサ・モジュール１１１ａの電源を上昇させてＤＭＡを
処理するために、システム・コントローラ１１４に対す
るＩｎｔ＿Ｒｅｑが発行される。その後、Ｉ／Ｏ＿Ｗａ
ｋｅｕｐ＿Ｅｎａｂｌｅビットがクリアされるまで、シ
ステム・コントローラ１１４は、相互接続１１２を介し
てトラフィックを統制し、必要が生じたときにプロセッ
サ・モジュール１１１ａの電源を上昇させる責任を負
う。
ータ・システム１１０が実行するステップを示す流れ図
を示す。最初に、プロセッサ・モジュール１１１ａは、
Ｉ／Ｏインタフェース・モジュール１１１ｂのＩ／Ｏ＿
Ｗａｋｅｕｐ＿Ｅｎａｂｌｅステータス・ビットをセッ
トする（ステップ２１０）。Ｉ／Ｏ＿Ｗａｋｅｕｐ＿Ｅ
ｎａｂｌｅビットがセットされると、システム・バス３
９０上の全ての直接メモリ・アクセス（ＤＭＡ）調停が
禁止されて、休止する可能性のある主記憶装置１１５に
対するＤＭＡを妨げる。したがって、ＤＭＡに対するど
んなバス調停要求も、プロセッサ・モジュール１１１ａ
の電源を上昇させる割込み要求（Ｉｎｔ＿Ｒｅｑ）をト
リガすることになる。例えば、Ｉ／Ｏインタフェース・
モジュール１１１ｂからのＤＭＡ要求があると、プロセ
ッサ・モジュール１１１ａの電源を上昇させてＤＭＡを
処理するために、システム・コントローラ１１４に対す
るＩｎｔ＿Ｒｅｑが発行される。その後、Ｉ／Ｏ＿Ｗａ
ｋｅｕｐ＿Ｅｎａｂｌｅビットがクリアされるまで、シ
ステム・コントローラ１１４は、相互接続１１２を介し
てトラフィックを統制し、必要が生じたときにプロセッ
サ・モジュール１１１ａの電源を上昇させる責任を負
う。
【００２８】次に、システム・コントローラ１１４のＳ
＿Ｓｌｅｅｐ＿Ｅｎｔｅｒセマフォ・ビットがセットさ
れる（ステップ２２０）。Ｓ＿Ｓｌｅｅｐ＿Ｅｎｔｅｒ
ビットをセットすると、電源上昇リセット信号がプロセ
ッサ・モジュール１１１ａに到着しなくてもプロセッサ
・モジュール１１１ａが電源低下シーケンスのクリティ
カル部分を実行できることが保証される。Ｓ＿Ｓｌｅｅ
ｐ＿Ｅｎｔｅｒビットは、プロセッサ・モジュール１１
１ａが電源低下の最中であることを示すインジケータ
を、システム・コントローラ１１４に与え、システム・
コントローラ１１４の第２のセマフォ・ビットであるＳ
＿Ｗａｋｅｕｐ＿Ｅｎａｂｌｅビットがプロセッサ・モ
ジュール１１１ａによってセットされて、モジュール１
１１ａがその電源低下シーケンスを完了し、電源を上昇
できることを示すまで、プロセッサ・モジュール１１１
ａの電源を上昇させるどんな試みも禁止する。休眠セマ
フォを実施するための構成レジスタの説明と、割込み禁
止およびデータ・パケットの説明については、Ｓｕｎ
Ｍｉｃｒｏｓｙｓｔｅｍｓ，Ｉｎｃに譲渡された、当方
参照番号Ｐ７３１、「Ｐａｃｋｅｔ Ｓｗｉｔｃｈｅｄ
Ｃａｃｈｅ Ｃｏｈｅｒｅｎｔ Ｍｕｌｔｉｐｒｏｃ
ｅｓｓｏｒ Ｓｙｓｔｅｍ」という名称の同時係属特許
出願を参照のこと。
＿Ｓｌｅｅｐ＿Ｅｎｔｅｒセマフォ・ビットがセットさ
れる（ステップ２２０）。Ｓ＿Ｓｌｅｅｐ＿Ｅｎｔｅｒ
ビットをセットすると、電源上昇リセット信号がプロセ
ッサ・モジュール１１１ａに到着しなくてもプロセッサ
・モジュール１１１ａが電源低下シーケンスのクリティ
カル部分を実行できることが保証される。Ｓ＿Ｓｌｅｅ
ｐ＿Ｅｎｔｅｒビットは、プロセッサ・モジュール１１
１ａが電源低下の最中であることを示すインジケータ
を、システム・コントローラ１１４に与え、システム・
コントローラ１１４の第２のセマフォ・ビットであるＳ
＿Ｗａｋｅｕｐ＿Ｅｎａｂｌｅビットがプロセッサ・モ
ジュール１１１ａによってセットされて、モジュール１
１１ａがその電源低下シーケンスを完了し、電源を上昇
できることを示すまで、プロセッサ・モジュール１１１
ａの電源を上昇させるどんな試みも禁止する。休眠セマ
フォを実施するための構成レジスタの説明と、割込み禁
止およびデータ・パケットの説明については、Ｓｕｎ
Ｍｉｃｒｏｓｙｓｔｅｍｓ，Ｉｎｃに譲渡された、当方
参照番号Ｐ７３１、「Ｐａｃｋｅｔ Ｓｗｉｔｃｈｅｄ
Ｃａｃｈｅ Ｃｏｈｅｒｅｎｔ Ｍｕｌｔｉｐｒｏｃ
ｅｓｓｏｒ Ｓｙｓｔｅｍ」という名称の同時係属特許
出願を参照のこと。
【００２９】他の実施形態も可能なことに留意された
い。例えば、図６に示すように、コンピュータ・システ
ム１２０の別の実施例では、各モジュールが分散システ
ム・コントローラと分散記憶装置に結合している。例え
ば、モジュール１２１ａは分散システム・コントローラ
１２４ａと分散記憶装置１２５ａに結合している。した
がって、モジュール１２１ａ．．．１２１ｚのプロセッ
サ・モジュールは、別々のセマフォ・ビット対、すなわ
ち、各プロセッサ・モジュールごとに提供されるＳ＿Ｓ
ｌｅｅｐ＿ＥｎｔｅｒビットおよびＳ＿Ｗａｋｅｕｐ＿
Ｅｎａｂｌｅビットによって、個々に電源を低下させる
ことができる。
い。例えば、図６に示すように、コンピュータ・システ
ム１２０の別の実施例では、各モジュールが分散システ
ム・コントローラと分散記憶装置に結合している。例え
ば、モジュール１２１ａは分散システム・コントローラ
１２４ａと分散記憶装置１２５ａに結合している。した
がって、モジュール１２１ａ．．．１２１ｚのプロセッ
サ・モジュールは、別々のセマフォ・ビット対、すなわ
ち、各プロセッサ・モジュールごとに提供されるＳ＿Ｓ
ｌｅｅｐ＿ＥｎｔｅｒビットおよびＳ＿Ｗａｋｅｕｐ＿
Ｅｎａｂｌｅビットによって、個々に電源を低下させる
ことができる。
【００３０】プロセッサ・モジュール１１１ａの重要な
状態データが、安定した記憶装置、例えば、不揮発性記
憶装置に記憶される（ステップ２３０）。ローカル・キ
ャッシュ・メモリ１１１ａ１の内容が、主記憶装置１１
５に送られる（ステップ２４０）。任意選択で、主記憶
装置１１５のＤＲＡＭの電源オフがサポートされる場
合、主記憶装置１１５の内容を、ハード・ドライブ１９
４にコピーすることができる（ステップ２４５）。
状態データが、安定した記憶装置、例えば、不揮発性記
憶装置に記憶される（ステップ２３０）。ローカル・キ
ャッシュ・メモリ１１１ａ１の内容が、主記憶装置１１
５に送られる（ステップ２４０）。任意選択で、主記憶
装置１１５のＤＲＡＭの電源オフがサポートされる場
合、主記憶装置１１５の内容を、ハード・ドライブ１９
４にコピーすることができる（ステップ２４５）。
【００３１】この実施形態では、１つのプロセッサ・モ
ジュール、プロセッサ・モジュール１１１ａが、コンピ
ュータ・システム１１０の共有資源、例えば、ディスク
・ドライブ１９４やグラフィック表示装置１９５などの
周辺装置の電源低下を開始する責任を負っている（ステ
ップ２５０）。例えば、グラフィック・コントローラ１
１９は、垂直／水平同期信号を休止し、表示装置１９５
に対するビデオ信号をブランクにすることができる。あ
るいは、表示装置１９５の電源を低下させることもでき
る。
ジュール、プロセッサ・モジュール１１１ａが、コンピ
ュータ・システム１１０の共有資源、例えば、ディスク
・ドライブ１９４やグラフィック表示装置１９５などの
周辺装置の電源低下を開始する責任を負っている（ステ
ップ２５０）。例えば、グラフィック・コントローラ１
１９は、垂直／水平同期信号を休止し、表示装置１９５
に対するビデオ信号をブランクにすることができる。あ
るいは、表示装置１９５の電源を低下させることもでき
る。
【００３２】この段階で、第２のセマフォ・ビット、Ｓ
＿Ｗａｋｅｕｐ＿Ｅｎａｂｌｅビットがセットされる
（ステップ２６０）。Ｓ＿Ｗａｋｅｕｐ＿Ｅｎａｂｌｅ
ビットがセットされると、プロセッサ１１１ａがその電
源オフ・シーケンスを終了したことを示すインジケータ
が提供される。システム・コントローラ１１４は、この
とき、プロセッサ・モジュール１１１ａの電源を上昇さ
せるためのリセット信号を生成することができる。
＿Ｗａｋｅｕｐ＿Ｅｎａｂｌｅビットがセットされる
（ステップ２６０）。Ｓ＿Ｗａｋｅｕｐ＿Ｅｎａｂｌｅ
ビットがセットされると、プロセッサ１１１ａがその電
源オフ・シーケンスを終了したことを示すインジケータ
が提供される。システム・コントローラ１１４は、この
とき、プロセッサ・モジュール１１１ａの電源を上昇さ
せるためのリセット信号を生成することができる。
【００３３】最後に、ＳｈｕｔＤｏｗｎ命令がプロセッ
サ・モジュール１１１ａによって実行されて、コンピュ
ータ・システム１１０が休眠状態に入るのが完了する
（ステップ２７０）。プロセッサ・モジュール、例え
ば、プロセッサ・モジュール１１１ａの電源が低下する
と、プロセッサ・モジュール１１１ａの内部クロック
が、基礎となる半導体技術と整合する形で非覚醒状態に
なる。例えば、ＣＭＯＳ技術では、内部プロセッサ・ク
ロックを停止して、電力消費量を最小限にできて有利で
ある。この実施形態では、プロセッサ・モジュール１１
１ａの電源が低下すると、コンピュータ・システム１１
０の主システム・クロックは覚醒し続けるが、プロセッ
サ・モジュール１１１ａの内部プロセッサ・クロックは
プロセッサ・モジュール１１１ａによって内部で抑制さ
れる。
サ・モジュール１１１ａによって実行されて、コンピュ
ータ・システム１１０が休眠状態に入るのが完了する
（ステップ２７０）。プロセッサ・モジュール、例え
ば、プロセッサ・モジュール１１１ａの電源が低下する
と、プロセッサ・モジュール１１１ａの内部クロック
が、基礎となる半導体技術と整合する形で非覚醒状態に
なる。例えば、ＣＭＯＳ技術では、内部プロセッサ・ク
ロックを停止して、電力消費量を最小限にできて有利で
ある。この実施形態では、プロセッサ・モジュール１１
１ａの電源が低下すると、コンピュータ・システム１１
０の主システム・クロックは覚醒し続けるが、プロセッ
サ・モジュール１１１ａの内部プロセッサ・クロックは
プロセッサ・モジュール１１１ａによって内部で抑制さ
れる。
【００３４】本発明の別の形態によれば、コンピュータ
・システム１１０が休眠状態にある時に、コンピュータ
・システム１１０は、他のコンピュータ・システム１２
０、．．．１７０にとって覚醒しているように見える。
この幻覚が可能となるのは、システム・コントローラ１
１４と相互接続１１２とＩ／Ｏインタフェース・モジュ
ール１１１ｂが電源高の状態を保っているからである。
電源高の状態を保つことによって、Ｉ／Ｏインタフェー
ス・モジュール１１１ｂがデータ・パケットをＬＡＮ
１９２から連続して受信できる状態になる。従って、デ
ータ・パケットがＬＡＮ １９２からＩ／Ｏコントロー
ラ１１８ａに到着すると、Ｉ／Ｏインタフェース・モジ
ュール１１１ｂが、システム・コントローラ１１４のた
めにＩｎｔ＿Ｒｅｑを生成して、コンピュータ・システ
ム１１０を覚醒状態に入らせる。
・システム１１０が休眠状態にある時に、コンピュータ
・システム１１０は、他のコンピュータ・システム１２
０、．．．１７０にとって覚醒しているように見える。
この幻覚が可能となるのは、システム・コントローラ１
１４と相互接続１１２とＩ／Ｏインタフェース・モジュ
ール１１１ｂが電源高の状態を保っているからである。
電源高の状態を保つことによって、Ｉ／Ｏインタフェー
ス・モジュール１１１ｂがデータ・パケットをＬＡＮ
１９２から連続して受信できる状態になる。従って、デ
ータ・パケットがＬＡＮ １９２からＩ／Ｏコントロー
ラ１１８ａに到着すると、Ｉ／Ｏインタフェース・モジ
ュール１１１ｂが、システム・コントローラ１１４のた
めにＩｎｔ＿Ｒｅｑを生成して、コンピュータ・システ
ム１１０を覚醒状態に入らせる。
【００３５】この実施形態では、データ・パケットが、
ネットワーク・レベルで廃棄される、すなわち、システ
ム・コントローラ１１４によって無視されることがあ
る。一部のネットワーク・レベル・パケットは失われる
かも知れないが、ＴＣＰのような堅固な高レベルのプロ
トコルは、ネットワーク接続を失わずに、このような消
失から回復することができ、そのためコンピュータ・ネ
ットワーク１００上で実行しているユーザ・アプリケー
ションによって伝送されたデータ・パケットの終端間の
完全性が維持される。本発明のこの有利な形態は、実際
には休眠状態にあるのに「覚醒している」ように見える
幻覚をコンピュータ・システム１１０、１２０、．．．
１７０に与える。他の実施形態では、着信したデータ・
パケットは、データ・パケットの同期の宛先、例えば、
プロセッサ・モジュール１１１ａの電源が上昇するま
で、Ｉ／Ｏインタフェース・モジュール１１１ｂでバッ
ファされる。
ネットワーク・レベルで廃棄される、すなわち、システ
ム・コントローラ１１４によって無視されることがあ
る。一部のネットワーク・レベル・パケットは失われる
かも知れないが、ＴＣＰのような堅固な高レベルのプロ
トコルは、ネットワーク接続を失わずに、このような消
失から回復することができ、そのためコンピュータ・ネ
ットワーク１００上で実行しているユーザ・アプリケー
ションによって伝送されたデータ・パケットの終端間の
完全性が維持される。本発明のこの有利な形態は、実際
には休眠状態にあるのに「覚醒している」ように見える
幻覚をコンピュータ・システム１１０、１２０、．．．
１７０に与える。他の実施形態では、着信したデータ・
パケットは、データ・パケットの同期の宛先、例えば、
プロセッサ・モジュール１１１ａの電源が上昇するま
で、Ｉ／Ｏインタフェース・モジュール１１１ｂでバッ
ファされる。
【００３６】本発明の更に別の態様によれば、コンピュ
ータ・システム１１０が休眠状態にある時、コンピュー
タ・システム１１０は、事象と呼ばれる所定の条件のも
とで覚醒できる。事象には２つのクラス、すなわち、決
定事象と非同期事象がある。決定事象と非同期事象に関
する次の定義は、コンピュータ・システム１１０の異な
る事象に応答した休眠状態から覚醒状態への移行が類似
しているので、種々の事象をよりよく例示するために示
したものであることに留意されたい。
ータ・システム１１０が休眠状態にある時、コンピュー
タ・システム１１０は、事象と呼ばれる所定の条件のも
とで覚醒できる。事象には２つのクラス、すなわち、決
定事象と非同期事象がある。決定事象と非同期事象に関
する次の定義は、コンピュータ・システム１１０の異な
る事象に応答した休眠状態から覚醒状態への移行が類似
しているので、種々の事象をよりよく例示するために示
したものであることに留意されたい。
【００３７】決定事象は、コンピュータ・システム１１
０によって内部でトリガされる事象である。決定事象の
例は、コンピュータ・システム１１０がハード・ディス
クの内容を毎日磁気テープにバック・アップするなどの
ハウスキーピング業務を実行する必要がある時、内部タ
イマが、例えば、深夜に満了する時である。このような
事象は、コンピュータ・システム１１０が、事象の始動
源であり、ハウスキーピング業務の開始と終了を制御す
るので決定事象である。同様に、プロセッサ・モジュー
ル１１１ａがデータ構造の「書込み可能な」オーナであ
り、そのデータ構造の最新のコピーがプロセッサ・モジ
ュール１１１ａのローカル・キャッシュ１１１ａ１に記
憶され、コンピュータ・システム１１０の第２のプロセ
ッサ・モジュールがそのデータ構造を読み取って重ね書
きする必要がある時に、第２のプロセッサ・モジュール
によって開始されるデータ構造の読取りも、コンピュー
タ・システム１１０に対して決定事象である。
０によって内部でトリガされる事象である。決定事象の
例は、コンピュータ・システム１１０がハード・ディス
クの内容を毎日磁気テープにバック・アップするなどの
ハウスキーピング業務を実行する必要がある時、内部タ
イマが、例えば、深夜に満了する時である。このような
事象は、コンピュータ・システム１１０が、事象の始動
源であり、ハウスキーピング業務の開始と終了を制御す
るので決定事象である。同様に、プロセッサ・モジュー
ル１１１ａがデータ構造の「書込み可能な」オーナであ
り、そのデータ構造の最新のコピーがプロセッサ・モジ
ュール１１１ａのローカル・キャッシュ１１１ａ１に記
憶され、コンピュータ・システム１１０の第２のプロセ
ッサ・モジュールがそのデータ構造を読み取って重ね書
きする必要がある時に、第２のプロセッサ・モジュール
によって開始されるデータ構造の読取りも、コンピュー
タ・システム１１０に対して決定事象である。
【００３８】逆に、非同期事象は、コンピュータ・シス
テム１１０の外部の発生源によってトリガされる事象で
ある。非同期事象の一例は、コンピュータ・システム１
１０のプロセッサ・モジュールを宛先とするネットワー
ク・パケットの、ネットワーク・コントローラ１１８ａ
への到着である。非同期事象の別の例は、ユーザがキー
ボード１９６のキーを押し下げる、またはコンピュータ
・システム１１０の待機ボタンを押し下げることであ
る。
テム１１０の外部の発生源によってトリガされる事象で
ある。非同期事象の一例は、コンピュータ・システム１
１０のプロセッサ・モジュールを宛先とするネットワー
ク・パケットの、ネットワーク・コントローラ１１８ａ
への到着である。非同期事象の別の例は、ユーザがキー
ボード１９６のキーを押し下げる、またはコンピュータ
・システム１１０の待機ボタンを押し下げることであ
る。
【００３９】図８および図９がそれぞれ非同期事象と決
定事象の処理を示す流れ図である。図１０は、休眠状態
から覚醒状態に移行するために、コンピュータ・システ
ム１１０が実行する覚醒シーケンスを示す流れ図であ
る。図１は、コンピュータ・システム１１０を覚醒させ
るためのリセット信号の対を示すコンピュータ・システ
ム１１０の実施形態を示す。リセット信号は、電源高で
あるモジュール、例えばＩ／Ｏインタフェース・モジュ
ール１１１ｂの状態を保ちながら、モジュール１１１
ａ、１１１ｃ、．．．１１１ｚのうちで電源が低下した
任意のモジュールの電源を上昇させる。システム・コン
トローラ１１４が使用する２つのリセット信号は、ＵＰ
Ａ＿Ｒｅｓｅｔ信号とＵＰＡ＿Ａｒｂ＿Ｒｅｓｅｔ信号
であり、ＵＰＡ＿Ａｒｂ＿Ｒｅｓｅｔ信号は、電源が低
下していないモジュール、例えばＩ／Ｏインタフェース
・モジュール１１１ｂに送られ、ＵＰＡ＿Ｒｅｓｅｔ信
号は、電源が低下しているモジュール、例えばプロセッ
サ・モジュール１１１ａとグラフィック・モジュール１
１１ｚに送られる。選択されたプロセッサ・モジュール
だけが電源低下状態にある他の実施形態では、ＵＰＡ＿
Ａｒｂ＿Ｒｅｓｅｔ信号は、電源高の状態を保っている
プロセッサ・モジュールに送られる。
定事象の処理を示す流れ図である。図１０は、休眠状態
から覚醒状態に移行するために、コンピュータ・システ
ム１１０が実行する覚醒シーケンスを示す流れ図であ
る。図１は、コンピュータ・システム１１０を覚醒させ
るためのリセット信号の対を示すコンピュータ・システ
ム１１０の実施形態を示す。リセット信号は、電源高で
あるモジュール、例えばＩ／Ｏインタフェース・モジュ
ール１１１ｂの状態を保ちながら、モジュール１１１
ａ、１１１ｃ、．．．１１１ｚのうちで電源が低下した
任意のモジュールの電源を上昇させる。システム・コン
トローラ１１４が使用する２つのリセット信号は、ＵＰ
Ａ＿Ｒｅｓｅｔ信号とＵＰＡ＿Ａｒｂ＿Ｒｅｓｅｔ信号
であり、ＵＰＡ＿Ａｒｂ＿Ｒｅｓｅｔ信号は、電源が低
下していないモジュール、例えばＩ／Ｏインタフェース
・モジュール１１１ｂに送られ、ＵＰＡ＿Ｒｅｓｅｔ信
号は、電源が低下しているモジュール、例えばプロセッ
サ・モジュール１１１ａとグラフィック・モジュール１
１１ｚに送られる。選択されたプロセッサ・モジュール
だけが電源低下状態にある他の実施形態では、ＵＰＡ＿
Ａｒｂ＿Ｒｅｓｅｔ信号は、電源高の状態を保っている
プロセッサ・モジュールに送られる。
【００４０】次に図８を参照すると、コンピュータ・シ
ステム１１０が非同期事象、例えば、電源が低下してい
るプロセッサ・モジュール１１１ａ用のＩ／Ｏバス１１
６にネットワーク・パケットが到着したことを検出する
と（ステップ３１０）、Ｉ／Ｏバス１１６は、その非同
期事象から生じた任意のＤＭＡ要求をドロップする（ス
テップ３２０）。対応する割込み要求（Ｉｎｔ＿Ｒｅ
ｑ）が、システム・コントローラ（ＳＣ）１１４用のＩ
／Ｏインタフェース・モジュール１１１ｂによって生成
される（ステップ３２５）。システム・コントローラ１
１４は、Ｉ／Ｏインタフェース・モジュール１１１ｂか
らのＩｎｔ＿ＲｅｑをＮＡＣＫ（否定応答）する（ステ
ップ３３０）。システム・コントローラ１１４は、次
に、Ｗａｋｅｕｐ＿Ｒｅｓｅｔビットをセットし、また
Ｒｅｓｅｔ＿Ｃａｌｌビットをアサートして、コンピュ
ータ・システム１１０の覚醒シーケンスを開始する（ス
テップ３４０）。その間、Ｉ／Ｏインタフェース・モジ
ュール１１１ｂは、Ｉｎｔ＿ＲｅｑをＳＣ１１４に再び
送り続ける（ステップ３５０）。ＳＣ １１４は、コン
ピュータ・システム１１０が覚醒シーケンスを完了する
まで（ステップ３６０）、再びＮＡＣＫして応答する
（ステップ３７０）。この実施形態では、Ｉ／Ｏ＿Ｗａ
ｋｅｕｐ＿Ｅｎａｂｌｅビットがクリアされて、コンピ
ュータ・システム１１０のプロセッサ・モジュールが今
や電源高の状態にある、例えば、プロセッサ・モジュー
ル１１１ａが今や電源高の状態であり、Ｉｎｔ＿Ｒｅｑ
の原因を処理できることを示している。リセット信号と
ＡＣＫ／ＮＡＣＫプロトコルについての詳細な説明は、
Ｓｕｎ Ｍｉｃｒｏｓｙｓｔｅｍｓ，Ｉｎｃに譲渡され
た、当方参照番号Ｐ７３１、「Ｐａｃｋｅｔ Ｓｗｉｔ
ｃｈｅｄ Ｃａｃｈｅ Ｃｏｈｅｒｅｎｔ Ｍｕｌｔｉ
ｐｒｏｃｅｓｓｏｒ Ｓｙｓｔｅｍ」という名称の同時
係属特許出願を参照のこと。
ステム１１０が非同期事象、例えば、電源が低下してい
るプロセッサ・モジュール１１１ａ用のＩ／Ｏバス１１
６にネットワーク・パケットが到着したことを検出する
と（ステップ３１０）、Ｉ／Ｏバス１１６は、その非同
期事象から生じた任意のＤＭＡ要求をドロップする（ス
テップ３２０）。対応する割込み要求（Ｉｎｔ＿Ｒｅ
ｑ）が、システム・コントローラ（ＳＣ）１１４用のＩ
／Ｏインタフェース・モジュール１１１ｂによって生成
される（ステップ３２５）。システム・コントローラ１
１４は、Ｉ／Ｏインタフェース・モジュール１１１ｂか
らのＩｎｔ＿ＲｅｑをＮＡＣＫ（否定応答）する（ステ
ップ３３０）。システム・コントローラ１１４は、次
に、Ｗａｋｅｕｐ＿Ｒｅｓｅｔビットをセットし、また
Ｒｅｓｅｔ＿Ｃａｌｌビットをアサートして、コンピュ
ータ・システム１１０の覚醒シーケンスを開始する（ス
テップ３４０）。その間、Ｉ／Ｏインタフェース・モジ
ュール１１１ｂは、Ｉｎｔ＿ＲｅｑをＳＣ１１４に再び
送り続ける（ステップ３５０）。ＳＣ １１４は、コン
ピュータ・システム１１０が覚醒シーケンスを完了する
まで（ステップ３６０）、再びＮＡＣＫして応答する
（ステップ３７０）。この実施形態では、Ｉ／Ｏ＿Ｗａ
ｋｅｕｐ＿Ｅｎａｂｌｅビットがクリアされて、コンピ
ュータ・システム１１０のプロセッサ・モジュールが今
や電源高の状態にある、例えば、プロセッサ・モジュー
ル１１１ａが今や電源高の状態であり、Ｉｎｔ＿Ｒｅｑ
の原因を処理できることを示している。リセット信号と
ＡＣＫ／ＮＡＣＫプロトコルについての詳細な説明は、
Ｓｕｎ Ｍｉｃｒｏｓｙｓｔｅｍｓ，Ｉｎｃに譲渡され
た、当方参照番号Ｐ７３１、「Ｐａｃｋｅｔ Ｓｗｉｔ
ｃｈｅｄ Ｃａｃｈｅ Ｃｏｈｅｒｅｎｔ Ｍｕｌｔｉ
ｐｒｏｃｅｓｓｏｒ Ｓｙｓｔｅｍ」という名称の同時
係属特許出願を参照のこと。
【００４１】覚醒シーケンスが完了すると、システム・
コントローラ１１４は、ＡＣＫをＩ／Ｏインタフェース
・モジュール１１１ｂに送り、対応する割込みパケット
をプロセッサ・モジュール１１１ａに送る（ステップ３
８０）。プロセッサ・モジュール１１１ａは、このとき
電源が高になっており、ＳＣ １１４からの割込みパケ
ットを処理することができる（ステップ３９０）。コン
ピュータ・システム１１０はこのとき覚醒状態である。
コントローラ１１４は、ＡＣＫをＩ／Ｏインタフェース
・モジュール１１１ｂに送り、対応する割込みパケット
をプロセッサ・モジュール１１１ａに送る（ステップ３
８０）。プロセッサ・モジュール１１１ａは、このとき
電源が高になっており、ＳＣ １１４からの割込みパケ
ットを処理することができる（ステップ３９０）。コン
ピュータ・システム１１０はこのとき覚醒状態である。
【００４２】図９に示すように、コンピュータ・システ
ム１１０が決定事象、例えば、タイマの満了を検出する
と、システム・コントローラ１１４に対するＩｎｔ＿Ｒ
ｅｑが生成される（ステップ３２２）。システム・コン
トローラ１１４は、Ｉｎｔ＿ＲｅｑをＮＡＣＫする（ス
テップ３３２）。次に、システム・コントローラ１１４
は、Ｗａｋｅｕｐ＿Ｒｅｓｅｔビットをセットし、また
Ｒｅｓｅｔ＿Ｃａｌｌビットをアサートして、コンピュ
ータ・システム１１０の覚醒シーケンスを開始する（ス
テップ３４０）。覚醒シーケンスが完了すると（ステッ
プ３６０）、システム・コントローラは、対応する割込
みパケットをプロセッサ・モジュール１１１ａに送る
（ステップ３８２）。プロセッサ・モジュール１１１ａ
は、電源が高になっており、割込みパケットを処理する
ことができる、例えば、タイマの満了に対処ことができ
る（ステップ３９２）。コンピュータ・システム１１０
はこのとき覚醒状態である。
ム１１０が決定事象、例えば、タイマの満了を検出する
と、システム・コントローラ１１４に対するＩｎｔ＿Ｒ
ｅｑが生成される（ステップ３２２）。システム・コン
トローラ１１４は、Ｉｎｔ＿ＲｅｑをＮＡＣＫする（ス
テップ３３２）。次に、システム・コントローラ１１４
は、Ｗａｋｅｕｐ＿Ｒｅｓｅｔビットをセットし、また
Ｒｅｓｅｔ＿Ｃａｌｌビットをアサートして、コンピュ
ータ・システム１１０の覚醒シーケンスを開始する（ス
テップ３４０）。覚醒シーケンスが完了すると（ステッ
プ３６０）、システム・コントローラは、対応する割込
みパケットをプロセッサ・モジュール１１１ａに送る
（ステップ３８２）。プロセッサ・モジュール１１１ａ
は、電源が高になっており、割込みパケットを処理する
ことができる、例えば、タイマの満了に対処ことができ
る（ステップ３９２）。コンピュータ・システム１１０
はこのとき覚醒状態である。
【００４３】次に図１０を参照して、コンピュータ・シ
ステム１１０の覚醒シーケンスを更に詳細に説明する。
この実施例では、リセット信号が下記の方式でプロセッ
サ・モジュール１１１ａに送られる。最初に、システム
・コントローラ１１４が、システム・バス４９０のマス
タになりたいとの要求をアリートする。システム・コン
トローラ１１４にシステム・バス４９０が許可される
と、ＳＣ １１４は、電源がオンのモジュール用のＵＰ
Ａ＿Ａｒｂ＿Ｒｅｓｅｔ信号、および電源がオフのモジ
ュール用、例えば、Ｉ／Ｏインタフェース・モジュール
１１１ｂとプロセッサ・モジュール１１１ａ用のＵＰＡ
＿Ｒｅｓｅｔ信号をアサートする（ステップ３４１）。
ＵＰＡ＿Ａｒｂ＿Ｒｅｓｅｔ信号により、電源高のモジ
ュールはその内部調停状態を同期させる、すなわち、そ
の全ての内部状態を完全にクリアせずに、調停状態を選
択的にクリアすることができる。システム・コントロー
ラ１１４は、ＵＰＡ＿Ｒｅｓｅｔ信号と同じ期間、ＵＰ
Ａ＿Ａｒｂ＿Ｒｅｓｅｔ信号をローに保持する。ＵＰＡ
＿Ａｒｂ＿Ｒｅｓｅｔ信号のアサートを解除する前に、
ＳＣ １１４は、そのシステム・バス４９０に対する要
求のアサートを解除し、それ自体の内部調停状態をリセ
ットして、プロセッサ・モジュール１１１ａと１１１ｃ
のそれぞれのステータス・ビットを更新することに留意
されたい。
ステム１１０の覚醒シーケンスを更に詳細に説明する。
この実施例では、リセット信号が下記の方式でプロセッ
サ・モジュール１１１ａに送られる。最初に、システム
・コントローラ１１４が、システム・バス４９０のマス
タになりたいとの要求をアリートする。システム・コン
トローラ１１４にシステム・バス４９０が許可される
と、ＳＣ １１４は、電源がオンのモジュール用のＵＰ
Ａ＿Ａｒｂ＿Ｒｅｓｅｔ信号、および電源がオフのモジ
ュール用、例えば、Ｉ／Ｏインタフェース・モジュール
１１１ｂとプロセッサ・モジュール１１１ａ用のＵＰＡ
＿Ｒｅｓｅｔ信号をアサートする（ステップ３４１）。
ＵＰＡ＿Ａｒｂ＿Ｒｅｓｅｔ信号により、電源高のモジ
ュールはその内部調停状態を同期させる、すなわち、そ
の全ての内部状態を完全にクリアせずに、調停状態を選
択的にクリアすることができる。システム・コントロー
ラ１１４は、ＵＰＡ＿Ｒｅｓｅｔ信号と同じ期間、ＵＰ
Ａ＿Ａｒｂ＿Ｒｅｓｅｔ信号をローに保持する。ＵＰＡ
＿Ａｒｂ＿Ｒｅｓｅｔ信号のアサートを解除する前に、
ＳＣ １１４は、そのシステム・バス４９０に対する要
求のアサートを解除し、それ自体の内部調停状態をリセ
ットして、プロセッサ・モジュール１１１ａと１１１ｃ
のそれぞれのステータス・ビットを更新することに留意
されたい。
【００４４】次に、プロセッサ・モジュール１１１ａは
電源上昇ブート・シーケンスを実行する（ステップ３４
２）。ブート・シーケンス・コードは、ブートＰＲＯＭ
など適切な不揮発性記憶装置内にある。
電源上昇ブート・シーケンスを実行する（ステップ３４
２）。ブート・シーケンス・コードは、ブートＰＲＯＭ
など適切な不揮発性記憶装置内にある。
【００４５】次にシステム・コントローラ１１４のＷａ
ｋｅｕｐ＿Ｒｅｓｅｔビットが、リセット信号の原因を
決定するためにポーリングされる（ステップ３４３）。
コンピュータ・システム１１０の電源が低下しているモ
ジュール、例えば、プロセッサ・モジュール１１１ａに
ＵＰＡ＿Ｒｅｓｅｔ信号が与えられている時に、モジュ
ール１１１ａは、リセット信号の出所または原因につい
て知らない、すなわち、ＵＰＡ＿Ｒｅｓｅｔ信号が覚醒
シーケンスによって生じたのか、それともコンピュータ
・システム１１０のシステム規模の電源上昇シーケンス
によって生じたのか知らない。したがって、Ｗａｋｅｕ
ｐ＿Ｒｅｓｅｔビットがセットされていない場合に、コ
ンピュータ・システム１１０はシステム規模の電源上昇
シーケンスを実行する（ステップ３４５）。逆に、Ｗａ
ｋｅｕｐ＿Ｒｅｓｅｔビットがセットされている場合
は、コンピュータ・システム１１０は覚醒シーケンスの
実行を続行する。
ｋｅｕｐ＿Ｒｅｓｅｔビットが、リセット信号の原因を
決定するためにポーリングされる（ステップ３４３）。
コンピュータ・システム１１０の電源が低下しているモ
ジュール、例えば、プロセッサ・モジュール１１１ａに
ＵＰＡ＿Ｒｅｓｅｔ信号が与えられている時に、モジュ
ール１１１ａは、リセット信号の出所または原因につい
て知らない、すなわち、ＵＰＡ＿Ｒｅｓｅｔ信号が覚醒
シーケンスによって生じたのか、それともコンピュータ
・システム１１０のシステム規模の電源上昇シーケンス
によって生じたのか知らない。したがって、Ｗａｋｅｕ
ｐ＿Ｒｅｓｅｔビットがセットされていない場合に、コ
ンピュータ・システム１１０はシステム規模の電源上昇
シーケンスを実行する（ステップ３４５）。逆に、Ｗａ
ｋｅｕｐ＿Ｒｅｓｅｔビットがセットされている場合
は、コンピュータ・システム１１０は覚醒シーケンスの
実行を続行する。
【００４６】原因がコンピュータ・システム１１０の覚
醒にあると決定されると、周辺装置など、電源が低下し
ている任意の共有資源の電力が回復される（ステップ３
４６）。重要なデータが安定した記憶装置から回復され
る（ステップ３４７）。最後に、システム・コントロー
ラ１１４のＳ＿Ｓｌｅｅｐ＿Ｅｎａｂｌｅビット、Ｓ＿
Ｗａｋｅｕｐ＿Ｅｎａｂｌｅビット、およびＷａｋｅｕ
ｐ＿Ｒｅｓｅｔビットがクリアされ（ステップ３４
８）、それと共にＩ／Ｏインタフェース・モジュール１
１１ｂのＩ／Ｏ＿Ｗａｋｅｕｐ＿Ｅｎａｂｌｅ制御ビッ
トもクリアされ（ステップ３４９）、コンピュータ・シ
ステム１１０がその覚醒シーケンスを完了したことを示
す。制御ビットとセマフォ・ビットのクリアの順序は、
プロセッサ・モジュール１１１ａが電源上昇リセット
と、システム規模の電源上昇リセットとを区別するため
に重要である。コンピュータ・システム１１０はこのと
き覚醒状態にあり、プロセッサ・モジュール１１１ａは
事象の原因を処理できる状態にある。
醒にあると決定されると、周辺装置など、電源が低下し
ている任意の共有資源の電力が回復される（ステップ３
４６）。重要なデータが安定した記憶装置から回復され
る（ステップ３４７）。最後に、システム・コントロー
ラ１１４のＳ＿Ｓｌｅｅｐ＿Ｅｎａｂｌｅビット、Ｓ＿
Ｗａｋｅｕｐ＿Ｅｎａｂｌｅビット、およびＷａｋｅｕ
ｐ＿Ｒｅｓｅｔビットがクリアされ（ステップ３４
８）、それと共にＩ／Ｏインタフェース・モジュール１
１１ｂのＩ／Ｏ＿Ｗａｋｅｕｐ＿Ｅｎａｂｌｅ制御ビッ
トもクリアされ（ステップ３４９）、コンピュータ・シ
ステム１１０がその覚醒シーケンスを完了したことを示
す。制御ビットとセマフォ・ビットのクリアの順序は、
プロセッサ・モジュール１１１ａが電源上昇リセット
と、システム規模の電源上昇リセットとを区別するため
に重要である。コンピュータ・システム１１０はこのと
き覚醒状態にあり、プロセッサ・モジュール１１１ａは
事象の原因を処理できる状態にある。
【００４７】コンピュータ・システム１１０の一部の実
施形態では、追加の状態、例えば、「保留」状態や「待
機」状態が提供される。保留状態は、休眠レベルよりも
準備終了レベルが低い。保留状態では、コンピュータ・
システム１１０はネットワークから使用可能ではない、
すなわち、コンピュータ・ネットワーク１００の残りの
部分にとって休眠しているように見える。コンピュータ
・システム１１０の主電源は低電力の「待機」モードに
ある。バックアップ・バッテリが、コンピュータ・シス
テム１１０を覚醒させるために、警報タイマに電力を与
える。警報タイマの満了時に、主電源は再び作動可能に
なり、コンピュータ・システム１１０を覚醒させる。更
に、キーボード１９６の「パワー」キーまたはメイン・
オン／オフ・パワー・スイッチを押し下げると、コンピ
ュータ・システム１１０が再始動する。保留状態は、
「ネットワークが活動状態」にある、すなわち、常に覚
醒状態に見えることを必要としないコンピュータ・シス
テムにとって効果的である。
施形態では、追加の状態、例えば、「保留」状態や「待
機」状態が提供される。保留状態は、休眠レベルよりも
準備終了レベルが低い。保留状態では、コンピュータ・
システム１１０はネットワークから使用可能ではない、
すなわち、コンピュータ・ネットワーク１００の残りの
部分にとって休眠しているように見える。コンピュータ
・システム１１０の主電源は低電力の「待機」モードに
ある。バックアップ・バッテリが、コンピュータ・シス
テム１１０を覚醒させるために、警報タイマに電力を与
える。警報タイマの満了時に、主電源は再び作動可能に
なり、コンピュータ・システム１１０を覚醒させる。更
に、キーボード１９６の「パワー」キーまたはメイン・
オン／オフ・パワー・スイッチを押し下げると、コンピ
ュータ・システム１１０が再始動する。保留状態は、
「ネットワークが活動状態」にある、すなわち、常に覚
醒状態に見えることを必要としないコンピュータ・シス
テムにとって効果的である。
【００４８】コンピュータ・システム１１０の待機状態
は、休眠状態と覚醒状態との間の準備レベルを有する。
待機状態では、全てのプロセッサ・モジュールは、覚醒
状態を保ち、非活動状態の周辺装置、例えば、ディスク
・ドライブや表示装置がオフになり、または低電力モー
ドに入る。
は、休眠状態と覚醒状態との間の準備レベルを有する。
待機状態では、全てのプロセッサ・モジュールは、覚醒
状態を保ち、非活動状態の周辺装置、例えば、ディスク
・ドライブや表示装置がオフになり、または低電力モー
ドに入る。
【００４９】本発明の精神から逸脱せずにその他の変更
ならびに追加が可能である。例えば、各コンピュータ・
システム内部のプロセッサ・モジュールの総数を増減す
ることできる。さらに、各コンピュータ・システムのシ
ステム・コントローラによって提供される制御機能を各
コンピュータ・システムのモジュールの間で分散でき
る。プロセッサ・モジュールの他のコンピュータ・ネッ
トワーク構成および混成も可能である。例えば、マルチ
モジュール・コンピュータ・システムのクラスタは、高
速バスを含めた種々の手段を用いて互いに結合できる。
一部のプロセッサ・モジュールが連続して電源高状態を
保ち、磁気テープ・ドライブやレーザ・ディスク・ドラ
イブなどの受動装置だけを制御する一部のＩ／Ｏインタ
フェース・モジュールの電源を低下させることも可能で
ある。従って、本発明の範囲は頭記の特許請求の範囲か
ら決定されるものである。
ならびに追加が可能である。例えば、各コンピュータ・
システム内部のプロセッサ・モジュールの総数を増減す
ることできる。さらに、各コンピュータ・システムのシ
ステム・コントローラによって提供される制御機能を各
コンピュータ・システムのモジュールの間で分散でき
る。プロセッサ・モジュールの他のコンピュータ・ネッ
トワーク構成および混成も可能である。例えば、マルチ
モジュール・コンピュータ・システムのクラスタは、高
速バスを含めた種々の手段を用いて互いに結合できる。
一部のプロセッサ・モジュールが連続して電源高状態を
保ち、磁気テープ・ドライブやレーザ・ディスク・ドラ
イブなどの受動装置だけを制御する一部のＩ／Ｏインタ
フェース・モジュールの電源を低下させることも可能で
ある。従って、本発明の範囲は頭記の特許請求の範囲か
ら決定されるものである。
【図１】 本発明の電力管理方式を構築するために、互
いに結合した複数のコンピュータ・システムを含むコン
ピュータ・ネットワークを示すブロック図である。
いに結合した複数のコンピュータ・システムを含むコン
ピュータ・ネットワークを示すブロック図である。
【図２】 図１のマルチモジュール・コンピュータ・シ
ステムの１つを示す図である。
ステムの１つを示す図である。
【図３】 図２のマルチモジュール・コンピュータ・シ
ステムの、例示的プロセッサ・モジュールを示す図であ
る。
ステムの、例示的プロセッサ・モジュールを示す図であ
る。
【図４】 図２のマルチモジュール・コンピュータ・シ
ステムの、例示的Ｉ／Ｏインタフェース・モジュールを
示す図である。
ステムの、例示的Ｉ／Ｏインタフェース・モジュールを
示す図である。
【図５】 図２のマルチモジュールコンピュータ・シス
テムの、例示的グラフィック・モジュールを示す図であ
る。
テムの、例示的グラフィック・モジュールを示す図であ
る。
【図６】 図１のマルチモジュール・コンピュータ・シ
ステムの別の１つを示す図である。
ステムの別の１つを示す図である。
【図７】 コンピュータ・システムの覚醒状態から休眠
状態への移行を示す流れ図である。
状態への移行を示す流れ図である。
【図８】 非同期事象の処理を示す流れ図である。
【図９】 決定事象の処理を示す流れ図である。
【図１０】 コンピュータ・システムの休眠状態から覚
醒状態への移行を示す流れ図である。
醒状態への移行を示す流れ図である。
【図１１】 Ｉ／Ｏインタフェース・モジュールの状態
を保ちながら、プロセッサ・モジュールの電源をオンに
するためのリセット信号を示す、４モジュール・コンピ
ュータ・システムのブロック図である。
を保ちながら、プロセッサ・モジュールの電源をオンに
するためのリセット信号を示す、４モジュール・コンピ
ュータ・システムのブロック図である。
１００ コンピュータ・ネットワーク １１０ コンピュータ・システム１ １１２ 相互接続 １１４ システム・コントローラ １１５ 主記憶装置 １１６ Ｉ／Ｏバス １２０ コンピュータ・システム２ １７０ コンピュータ・システムＭ １９２ 高速ローカル・エリア・ネットワーク（ＬＡ
Ｎ）
Ｎ）
フロントページの続き (72)発明者 サトヤナラヤナ・ニシュタラ アメリカ合衆国 95014 カリフォルニア 州・クパチーノ・カントリー スプリング コート・11522 (72)発明者 ウィリアム・シイ・ヴァン・ルー アメリカ合衆国 94301 カリフォルニア 州・パロ アルト・エマーソン ストリー ト・2330 (72)発明者 ケヴィン・ビイ・ノーモイル アメリカ合衆国 95129 カリフォルニア 州・サン ホゼ・ボリナ ドライブ・4708 (72)発明者 ルイス・エフ・コフィン，ザ サード アメリカ合衆国 95124 カリフォルニア 州・サン ホゼ・ワイン コーク ウェ イ・3444 (72)発明者 レスリー・コーン アメリカ合衆国 94539 カリフォルニア 州・フレモント・ローズメア ドライブ・ 43967 (72)発明者 チャールズ・イー・ナラド アメリカ合衆国 95051 カリフォルニア 州・サンタ クララ・ブレイク アヴェニ ュ・92
Claims (12)
- 【請求項１】 複数のコンピュータ・システムとネット
ワーク接続手段を備え、前記各コンピュータ・システム
がプロセッサ・モジュールと入力／出力（Ｉ／Ｏ）イン
タフェース・モジュールと主記憶装置を具備し、その各
Ｉ／Ｏインタフェース・モジュールが前記ネットワーク
接続手段に結合されているコンピュータ・ネットワーク
の電力を管理する方法において、 第１のコンピュータ・システムの覚醒状態から休眠状態
への移行に対応して、前記第１のプロセッサ・モジュー
ルの電源低下を指示するために、前記第１のコンピュー
タ・システムの前記第１のプロセッサ・モジュールに対
応するインジケータをセットするステップと、 前記第１のプロセッサ・モジュールの状態情報を含むデ
ータを、前記第１のコンピュータ・システムの前記第１
の主記憶装置に記憶するステップと、 前記第１のコンピュータ・システムの前記第１のＩ／Ｏ
インタフェース・モジュールを電源高の状態に保ちなが
ら、前記第１のプロセッサ・モジュールの電源を低下さ
せ、それによって前記コンピュータ・ネットワークの電
力消費量を減少させるステップとを含む方法。 - 【請求項２】 事象を検出するステップと、 リセット信号を前記第１のプロセッサ・モジュールに送
るステップと、 前記第１のプロセッサ・モジュールの電源を上昇させる
ステップとを含む請求項１に記載の方法。 - 【請求項３】 前記第１のＩ／Ｏインタフェース・モジ
ュールの調停状態を選択的にリセットする調停リセット
信号を前記第１のＩ／Ｏインタフェース・モジュールに
送るステップを更に含む請求項２に記載の方法。 - 【請求項４】 複数のコンピュータ・システムとネット
ワーク接続手段を備え、前記各コンピュータ・システム
がプロセッサ・モジュールと入力／出力（Ｉ／Ｏ）イン
タフェース・モジュールと主記憶装置を具備し、前記各
Ｉ／Ｏインタフェース・モジュールが前記ネットワーク
接続手段に結合しているコンピュータ・ネットワークの
電力を管理する方法において、 前記第１のコンピュータ・システムの前記第１のプロセ
ッサ・モジュールの電源が低下していても、前記第１の
コンピュータ・システムの第１のＩ／Ｏインタフェース
・モジュールが電源高の状態を保つ休眠状態に前記第１
のコンピュータ・システムを入らせるステップと、 事象を検出するステップと、 リセット信号を前記第１のプロセッサ・モジュールに送
るステップと、 前記第１のプロセッサ・モジュールの電源を上昇させる
ステップと、 ブート・シーケンスを前記第１のプロセッサ・モジュー
ルによって実行するステップと、 前記第１の主記憶装置から前記第１のプロセッサ・モジ
ュールの状態情報を含むデータを復元するステップとを
含む方法。 - 【請求項５】 コンピュータ・ネットワークとともに使
用され、プロセッサ・モジュールと入力／出力（Ｉ／
Ｏ）インタフェース・モジュールと主記憶装置を具備
し、そのＩ／Ｏインタフェース・モジュールが前記コン
ピュータ・ネットワークに結合しているコンピュータ・
システムの電力を管理する方法において、前記コンピュ
ータ・システムの覚醒状態から休眠状態への移行に対応
して、前記プロセッサ・モジュールの電源低下を指示す
るために、前記プロセッサ・モジュールに対応するイン
ジケータをセットするステップと、 前記プロセッサ・モジュールの状態情報を含むデータを
前記主記憶装置に記憶するステップと、 前記Ｉ／Ｏインタフェース・モジュールを電源高の状態
に保ちながら、前記プロセッサ・モジュールの電源を低
下させ、それによって前記コンピュータ・システムの電
力消費量を減少させるステップとを含む方法。 - 【請求項６】 事象を前記Ｉ／Ｏインタフェース・モジ
ュールによって検出するステップと、 リセット信号を前記プロセッサ・モジュールに送るステ
ップと、 前記プロセッサ・モジュールの電源を上昇させるステッ
プとを含む請求項５に記載の方法。 - 【請求項７】 前記第１のＩ／Ｏインタフェース・モジ
ュールの調停状態を選択的にリセットする調停リセット
信号を前記第１のＩ／Ｏインタフェース・モジュールに
送るステップを更に含む請求項６に記載の方法。 - 【請求項８】 コンピュータ・ネットワークとともに使
用され、プロセッサ・モジュールと入力／出力（Ｉ／
Ｏ）インタフェース・モジュールと主記憶装置を具備
し、そのＩ／Ｏインタフェース・モジュールが前記コン
ピュータ・ネットワークに結合しているコンピュータ・
システムの電力を管理する方法において、 前記プロセッサ・モジュールの電源が低下していても、
前記Ｉ／Ｏインタフェース・モジュールが電源高の状態
を保つ休眠状態に、前記コンピュータ・システムを入ら
せるステップと、 事象を検出するステップと、 リセット信号を前記プロセッサ・モジュールに送るステ
ップと、 前記プロセッサ・モジュールの電源を上昇させるステッ
プと、 ブート・シーケンスを前記プロセッサ・モジュールによ
って実行するステップと、 前記主記憶装置から前記プロセッサ・モジュールの状態
情報を含むデータを復元するステップとを含む方法。 - 【請求項９】 前記Ｉ／Ｏインタフェース・モジュール
の調停状態を選択的にリセットする調停リセット信号を
前記第１のＩ／Ｏインタフェース・モジュールに送るス
テップを更に含む請求項８に記載の方法。 - 【請求項１０】 複数のコンピュータ・システムとネッ
トワーク接続手段を有するコンピュータ・ネットワーク
のコンピュータ・システムにおいて、 プロセッサ・モジュールと、 前記ネットワーク接続手段に結合され、ネットワーク・
パケットを受信する入力／出力（Ｉ／Ｏ）インタフェー
ス・モジュールと、 前記プロセッサ・モジュールの状態情報を含むデータを
記憶する主記憶装置と、 前記コンピュータ・システムの覚醒状態から休眠状態へ
の移行に対応して、前記プロセッサ・モジュールの電源
低下を指示する前記プロセッサ・モジュールに対応する
インジケータとを備えており、 前記Ｉ／Ｏインタフェース・モジュールを電源高の状態
にして、前記プロセッサ・モジュールの前記電源を低下
させ、それによって前記コンピュータ・ネットワークの
電力消費量を減少させるコンピュータ・システム。 - 【請求項１１】 プロセッサ・モジュールと、 ネットワーク接続手段に結合された、ネットワーク・パ
ケットを受信する入力／出力（Ｉ／Ｏ）インタフェース
・モジュールと、 前記プロセッサ・モジュールの状態情報を含むデータを
記憶する主記憶装置と、 前記コンピュータ・システムの覚醒状態から休眠状態へ
の移行に対応して、前記プロセッサ・モジュールの電源
低下を指示する前記プロセッサ・モジュールに対応する
インジケータとを備え、 前記Ｉ／Ｏインタフェース・モジュールが電源高の状態
にして、前記プロセッサ・モジュールの前記電源を低下
させ、それによって前記コンピュータ・システムの電力
消費量を減少させるコンピュータ・システム。 - 【請求項１２】 プロセッサ・モジュールと、ネットワ
ーク接続手段に結合した入力／出力（Ｉ／Ｏ）モジュー
ルとを具備するコンピュータ・システムに使用されるイ
ンジケータであって、前記プロセッサ・モジュールの電
源低下を指示する前記インジケータが、前記コンピュー
タ・システムの覚醒状態から休眠状態への移行に対応し
ており、前記コンピュータ・システムが休眠状態にある
時に、前記Ｉ／Ｏインタフェース・モジュールは、電源
高の状態にとどまり、それによって前記コンピュータ・
システムの電力消費量を減少させるインジケータ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/414879 | 1995-03-31 | ||
| US08/414,879 US5692197A (en) | 1995-03-31 | 1995-03-31 | Method and apparatus for reducing power consumption in a computer network without sacrificing performance |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0934601A true JPH0934601A (ja) | 1997-02-07 |
| JP3803418B2 JP3803418B2 (ja) | 2006-08-02 |
Family
ID=23643381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09959796A Expired - Lifetime JP3803418B2 (ja) | 1995-03-31 | 1996-03-29 | コンピュータ・システムの電力を管理する方法およびそのコンピュータ・システム |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5692197A (ja) |
| EP (1) | EP0735455B1 (ja) |
| JP (1) | JP3803418B2 (ja) |
| CA (1) | CA2172774A1 (ja) |
| DE (1) | DE69625405T2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000047984A (ko) * | 1998-12-14 | 2000-07-25 | 포만 제프리 엘 | 단순화된 전력 공급을 갖는 저전력 모드 컴퓨터 |
| EP1615134A2 (en) | 2004-07-05 | 2006-01-11 | Sony Corporation | System and method for distributing processing among a plurality of processors based on information regarding the temperature of each processor |
| JP2006106900A (ja) * | 2004-09-30 | 2006-04-20 | Nippon Digital Kenkyusho:Kk | ネットワークｒａｉｄシステム、その電源管理装置、およびコンピュータが実行するためのプログラム |
| KR100572307B1 (ko) * | 1998-12-04 | 2006-08-14 | 삼성전자주식회사 | 전원 관리 기능을 구비한 컴퓨터 시스템 |
| JP2013016012A (ja) * | 2011-07-04 | 2013-01-24 | Fujitsu Semiconductor Ltd | マイクロコンピュータ |
Families Citing this family (89)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1278526B1 (it) * | 1995-12-12 | 1997-11-24 | Eric Verheecke | Procedimento di automatizzazione di procedure informatiche e dispositivo per la sua attuazione |
| US5974552A (en) * | 1995-12-29 | 1999-10-26 | Samsung Electronics Co., Ltd. | Method and apparatus for executing a scheduled operation after wake up from power off state |
| JP3621497B2 (ja) * | 1996-03-01 | 2005-02-16 | 株式会社東芝 | コンピュータシステム及び同システムにおけるクロック停止信号制御方法 |
| JP3274608B2 (ja) * | 1996-07-12 | 2002-04-15 | 日本電気株式会社 | 携帯端末装置 |
| US5925131A (en) * | 1996-08-19 | 1999-07-20 | Compaq Computer Corporation | Computer and computer network having a power down inhibit |
| JP3039395B2 (ja) * | 1996-10-17 | 2000-05-08 | 日本電気株式会社 | 無線携帯端末における情報処理部の起動方式 |
| JP3763903B2 (ja) | 1996-10-29 | 2006-04-05 | 株式会社日立製作所 | 情報処理装置 |
| US5838982A (en) * | 1996-12-19 | 1998-11-17 | Intel Corporation | Power switch method and apparatus for preventing a failure in the power controller |
| US7031441B1 (en) * | 1996-12-30 | 2006-04-18 | Intel Corporation | Method and apparatus for supporting on-demand connectivity for network applications |
| EP0855718A1 (en) * | 1997-01-28 | 1998-07-29 | Hewlett-Packard Company | Memory low power mode control |
| US6260111B1 (en) * | 1997-08-15 | 2001-07-10 | International Business Machines Corporation | System and method for network power management incorporating user identity and preferences via a power managed smart card |
| US5938771A (en) * | 1997-10-30 | 1999-08-17 | Advanced Micro Devices, Inc. | Apparatus and method in a network interface for enabling power up of a host computer using magic packet and on-now power up management schemes |
| US6308278B1 (en) * | 1997-12-29 | 2001-10-23 | Intel Corporation | Supplying standby voltage to memory and wakeup circuitry to wake a computer from a low power mode |
| US6131167A (en) * | 1997-12-31 | 2000-10-10 | Intel Corporation | Method and apparatus to reduce power consumption on a bus |
| JP3563256B2 (ja) * | 1998-02-13 | 2004-09-08 | 富士通株式会社 | 省電力機能の遠隔制御方法、情報処理装置及び記憶媒体 |
| US6065122A (en) * | 1998-03-13 | 2000-05-16 | Compaq Computer Corporation | Smart battery power management in a computer system |
| US6675233B1 (en) * | 1998-03-26 | 2004-01-06 | O2 Micro International Limited | Audio controller for portable electronic devices |
| US6954804B2 (en) * | 1998-03-26 | 2005-10-11 | Micro, Inc. | Controller for portable electronic devices |
| US6895448B2 (en) | 1998-03-26 | 2005-05-17 | O2 Micro, Inc. | Low-power audio CD player for portable computers |
| JP3236563B2 (ja) * | 1998-06-19 | 2001-12-10 | ファナック株式会社 | 制御装置 |
| EP0973086B1 (en) | 1998-07-15 | 2009-11-04 | Hewlett-Packard Company, A Delaware Corporation | Computer remote power on |
| US6292890B1 (en) * | 1998-09-29 | 2001-09-18 | Compaq Computer Corporation | Computer system with dynamically configurable boot order |
| US7206849B1 (en) * | 1998-10-05 | 2007-04-17 | Symbol Technologies, Inc. | Communication in a wireless communications network when a mobile computer terminal may be unreachable |
| US6212645B1 (en) * | 1998-10-09 | 2001-04-03 | Mediaq Inc. | Programmable and flexible power management unit |
| US6088806A (en) * | 1998-10-20 | 2000-07-11 | Seiko Epson Corporation | Apparatus and method with improved power-down mode |
| US6604201B1 (en) | 1998-10-28 | 2003-08-05 | Matsushita Electric Industrial Co., Ltd. | Network unit with power saving mode inhibit based on interconnection relationship to neighboring nodes which is stored on the unit |
| US6233692B1 (en) * | 1998-12-02 | 2001-05-15 | Intel Corporation | Power share controller for providing continuous system peripheral bay access between at least two data processing systems on a data network with no interruption to peripheral bay operation |
| US6523124B1 (en) * | 1999-04-23 | 2003-02-18 | Palm, Inc. | System and method for detection of an accessory device connection status |
| US6467041B1 (en) * | 1999-05-06 | 2002-10-15 | International Business Machines Corporation | Third party host packet replication |
| US6393570B1 (en) * | 1999-05-28 | 2002-05-21 | 3Com Corporation | Low-power apparatus for power management enabling |
| EP1223500A4 (en) * | 1999-09-20 | 2006-03-22 | Matsushita Electric Ind Co Ltd | CONTROL UNIT |
| US6587950B1 (en) * | 1999-12-16 | 2003-07-01 | Intel Corporation | Cluster power management technique |
| US6499102B1 (en) * | 1999-12-29 | 2002-12-24 | Intel Corporation | Method of dynamically changing the lowest sleeping state in ACPI |
| US6701442B1 (en) | 2000-05-09 | 2004-03-02 | 3Com Corporation | Power management circuit for selectively applying power to network monitoring circuitry which monitors the receipt of network wake-up messages |
| US7890741B2 (en) * | 2000-12-01 | 2011-02-15 | O2Micro International Limited | Low power digital audio decoding/playing system for computing devices |
| US7522965B2 (en) | 2000-12-01 | 2009-04-21 | O2Micro International Limited | Low power digital audio decoding/playing system for computing devices |
| US7818443B2 (en) * | 2000-12-01 | 2010-10-19 | O2Micro International Ltd. | Low power digital audio decoding/playing system for computing devices |
| US7526349B2 (en) * | 2000-12-01 | 2009-04-28 | O2Micro International Limited | Low power digital audio decoding/playing system for computing devices |
| US7522964B2 (en) | 2000-12-01 | 2009-04-21 | O2Micro International Limited | Low power digital audio decoding/playing system for computing devices |
| US7522966B2 (en) * | 2000-12-01 | 2009-04-21 | O2Micro International Limited | Low power digital audio decoding/playing system for computing devices |
| JP2002268778A (ja) * | 2001-03-14 | 2002-09-20 | Toshiba Corp | 情報処理装置 |
| US20020169680A1 (en) * | 2001-05-10 | 2002-11-14 | International Business Machines Corporation | Method and apparatus for building commercial distributed computing networks via computer cost subsidization |
| US7139922B2 (en) * | 2001-07-30 | 2006-11-21 | Intel Corporation | Powering down a computer in response to a thermal event |
| US6993571B2 (en) * | 2001-08-16 | 2006-01-31 | International Business Machines Corporation | Power conservation in a server cluster |
| US7337333B2 (en) * | 2001-09-19 | 2008-02-26 | Dell Products L.P. | System and method for strategic power supply sequencing in a computer system with multiple processing resources and multiple power supplies |
| US7111179B1 (en) | 2001-10-11 | 2006-09-19 | In-Hand Electronics, Inc. | Method and apparatus for optimizing performance and battery life of electronic devices based on system and application parameters |
| US20030079151A1 (en) * | 2001-10-18 | 2003-04-24 | International Business Machines Corporation | Energy-aware workload distribution |
| US7017052B2 (en) * | 2001-11-16 | 2006-03-21 | Lenovo Pte. Ltd. | Method and system for reducing boot time for a computer |
| US6685334B2 (en) | 2002-04-30 | 2004-02-03 | G-5 Electronics | System and method of power management for a solar powered device |
| US6924667B2 (en) | 2002-07-19 | 2005-08-02 | O2Micro International Limited | Level shifting and level-shifting amplifier circuits |
| US20050102457A1 (en) * | 2003-11-12 | 2005-05-12 | Dell Products L.P. | System and method for interrupt processing in a multiple processor system |
| US7937557B2 (en) | 2004-03-16 | 2011-05-03 | Vns Portfolio Llc | System and method for intercommunication between computers in an array |
| US7366921B2 (en) * | 2004-04-23 | 2008-04-29 | Hewlett-Packard Development Company, L.P. | Selecting input/output devices to control power consumption of a computer system |
| US7251726B2 (en) * | 2004-09-09 | 2007-07-31 | Hewlett-Packard Development Company, L.P. | Multiple functionality associated with a computer ON/OFF pushbutton switch |
| US7636861B2 (en) * | 2005-01-27 | 2009-12-22 | Hewlett-Packard Development Company, L.P. | Bus technique for controlling power states of blades in a blade enclosure |
| EP1708411A1 (en) * | 2005-03-28 | 2006-10-04 | Canon Kabushiki Kaisha | A network device having a power saving mode, and a control method therefor |
| TWI326043B (en) * | 2005-09-05 | 2010-06-11 | Hon Hai Prec Ind Co Ltd | The system, method and electrical apparatus for data transferring |
| US7904615B2 (en) | 2006-02-16 | 2011-03-08 | Vns Portfolio Llc | Asynchronous computer communication |
| US7617383B2 (en) * | 2006-02-16 | 2009-11-10 | Vns Portfolio Llc | Circular register arrays of a computer |
| US7966481B2 (en) | 2006-02-16 | 2011-06-21 | Vns Portfolio Llc | Computer system and method for executing port communications without interrupting the receiving computer |
| TW200813744A (en) * | 2006-02-16 | 2008-03-16 | Technology Properties Ltd | Asynchronous computer communication |
| KR101266805B1 (ko) * | 2006-06-29 | 2013-05-24 | 에이알엠 리미티드 | 데이터 처리장치에서의 전력 소모 제어 |
| CN101206517B (zh) * | 2006-12-22 | 2011-06-22 | 群康科技(深圳)有限公司 | 电脑 |
| US7734942B2 (en) * | 2006-12-28 | 2010-06-08 | Intel Corporation | Enabling idle states for a component associated with an interconnect |
| US8125936B2 (en) * | 2007-03-08 | 2012-02-28 | Marvell International Ltd. | Low power data streaming |
| US7555637B2 (en) * | 2007-04-27 | 2009-06-30 | Vns Portfolio Llc | Multi-port read/write operations based on register bits set for indicating select ports and transfer directions |
| KR20090032415A (ko) * | 2007-09-28 | 2009-04-01 | 삼성전자주식회사 | 프로세서 웨이크 업 기능을 갖는 멀티포트 반도체 메모리장치 및 이를 채용한 멀티 프로세서 시스템 그리고 멀티프로세서 시스템에서의 프로세서 웨이크 업 방법 |
| US20090222832A1 (en) * | 2008-02-29 | 2009-09-03 | Dell Products, Lp | System and method of enabling resources within an information handling system |
| US20100023730A1 (en) * | 2008-07-24 | 2010-01-28 | Vns Portfolio Llc | Circular Register Arrays of a Computer |
| US8134565B2 (en) * | 2008-08-08 | 2012-03-13 | Dell Products, Lp | System, module and method of enabling a video interface within a limited resource enabled information handling system |
| US20100033433A1 (en) * | 2008-08-08 | 2010-02-11 | Dell Products, Lp | Display system and method within a reduced resource information handling system |
| US8108582B2 (en) * | 2008-08-27 | 2012-01-31 | Hewlett-Packard Development Company, L.P. | Notifying asynchronous events to a host of a data storage system and apparatus for the same |
| US8370673B2 (en) * | 2008-10-30 | 2013-02-05 | Dell Products, Lp | System and method of utilizing resources within an information handling system |
| US8533506B2 (en) * | 2010-06-04 | 2013-09-10 | Lenovo (Singapore) Pte. Ltd. | System wakeup on wireless network messages |
| WO2010077923A2 (en) * | 2008-12-16 | 2010-07-08 | The Regents Of The University Of Michigan | Computer energy conservation with a scalable psu configuration |
| EP2446671B1 (en) * | 2009-06-26 | 2013-12-25 | Nokia Solutions and Networks Oy | Wake up procedure for a base station in a communications network |
| US8392732B2 (en) | 2010-04-16 | 2013-03-05 | Comcast Cable Communications, Llc | Systems, apparatuses, and methods to monitor signals received by a paging monitor to detect an activity trigger |
| US9104499B2 (en) | 2010-12-21 | 2015-08-11 | Qualcomm Incorporated | System for minimizing resource latency between processor application states in a portable computing device by scheduling resource state set transitions |
| US9285856B2 (en) * | 2010-12-21 | 2016-03-15 | Qualcomm Incorporated | Method and system for rapid entry into and for rapid exiting from sleep states for processors of a portable computing device |
| US10324430B2 (en) | 2011-02-09 | 2019-06-18 | Vertiv It Systems, Inc. | Infrastructure control fabric system and method |
| EP2673712B1 (en) * | 2011-02-09 | 2024-01-17 | Vertiv IT Systems, Inc. | Infrastructure control fabric system and method |
| US8732506B2 (en) | 2011-05-26 | 2014-05-20 | Cisco Technology, Inc. | Method and apparatus for providing power to a server platforms by using a capacitor to provide power during a second power supply transitioning on |
| ES2663745T3 (es) | 2011-08-23 | 2018-04-16 | Philips Lighting Holding B.V. | Sistema de iluminación que comprende una unidad maestra y unidades esclavas en donde la unidad maestra puede moverse a un modo de reposo con una unidad esclava como maestra |
| US8954980B2 (en) | 2011-11-11 | 2015-02-10 | Qualcomm Incorporated | Conserving power through work load estimation for a portable computing device using scheduled resource set transitions |
| US9250685B2 (en) | 2012-11-05 | 2016-02-02 | Comcast Cable Communications, Llc | Remotely waking a sleeping device using a wake configuration file |
| US9471132B2 (en) * | 2013-09-27 | 2016-10-18 | Intel Corporation | Techniques for putting platform subsystems into a lower power state in parallel |
| DE102014215075A1 (de) * | 2014-07-31 | 2016-02-04 | Siemens Aktiengesellschaft | Steuerung mindestens eines Rechners eines Schienenfahrzeugs |
| JP5892349B1 (ja) * | 2014-11-21 | 2016-03-23 | パナソニックＩｐマネジメント株式会社 | 無線通信装置およびその制御方法 |
| CN113448907B (zh) * | 2021-08-31 | 2021-12-21 | 北京智联安科技有限公司 | 一种低功耗串行异步收发器及数据接收方法、介质 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5287537A (en) * | 1985-11-15 | 1994-02-15 | Data General Corporation | Distributed processing system having plural computers each using identical retaining information to identify another computer for executing a received command |
| US4980836A (en) * | 1988-10-14 | 1990-12-25 | Compaq Computer Corporation | Apparatus for reducing computer system power consumption |
| KR930012128B1 (ko) * | 1989-08-28 | 1993-12-24 | 가부시기가이샤 도시바 | 재개기능을 가진 컴퓨터 유니트 |
| US5148380A (en) * | 1990-08-27 | 1992-09-15 | Acer Incorporated | Method and apparatus for conserving power in a data processing system |
| EP0508685A3 (en) * | 1991-04-10 | 1992-12-23 | International Business Machines Corporation | Power-on control system for a computer |
| US5432946A (en) * | 1991-04-11 | 1995-07-11 | International Business Machines Corp. | LAN server personal computer with unattended activation capability |
| US5303171A (en) * | 1992-04-03 | 1994-04-12 | Zenith Data Systems Corporation | System suspend on lid close and system resume on lid open |
| US5283905A (en) * | 1991-06-24 | 1994-02-01 | Compaq Computer Corporation | Power supply for computer system manager |
| US5497494A (en) * | 1993-07-23 | 1996-03-05 | International Business Machines Corporation | Method for saving and restoring the state of a CPU executing code in protected mode |
| US5381414A (en) * | 1993-11-05 | 1995-01-10 | Advanced Micro Devices, Inc. | Method and apparatus for determining if a data packet is addressed to a computer within a network |
-
1995
- 1995-03-31 US US08/414,879 patent/US5692197A/en not_active Expired - Lifetime
-
1996
- 1996-03-27 CA CA002172774A patent/CA2172774A1/en not_active Abandoned
- 1996-03-28 EP EP96302149A patent/EP0735455B1/en not_active Expired - Lifetime
- 1996-03-28 DE DE69625405T patent/DE69625405T2/de not_active Expired - Fee Related
- 1996-03-29 JP JP09959796A patent/JP3803418B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100572307B1 (ko) * | 1998-12-04 | 2006-08-14 | 삼성전자주식회사 | 전원 관리 기능을 구비한 컴퓨터 시스템 |
| KR20000047984A (ko) * | 1998-12-14 | 2000-07-25 | 포만 제프리 엘 | 단순화된 전력 공급을 갖는 저전력 모드 컴퓨터 |
| EP1615134A2 (en) | 2004-07-05 | 2006-01-11 | Sony Corporation | System and method for distributing processing among a plurality of processors based on information regarding the temperature of each processor |
| US7536229B2 (en) | 2004-07-05 | 2009-05-19 | Sony Corporation | Information processing apparatus, information processing method, and computer program |
| US8086880B2 (en) | 2004-07-05 | 2011-12-27 | Sony Corporation | Information processing apparatus, information processing method, and computer program |
| JP2006106900A (ja) * | 2004-09-30 | 2006-04-20 | Nippon Digital Kenkyusho:Kk | ネットワークｒａｉｄシステム、その電源管理装置、およびコンピュータが実行するためのプログラム |
| JP4666990B2 (ja) * | 2004-09-30 | 2011-04-06 | 株式会社日本デジタル研究所 | ネットワークｒａｉｄシステム |
| JP2013016012A (ja) * | 2011-07-04 | 2013-01-24 | Fujitsu Semiconductor Ltd | マイクロコンピュータ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0735455A2 (en) | 1996-10-02 |
| US5692197A (en) | 1997-11-25 |
| EP0735455B1 (en) | 2002-12-18 |
| DE69625405T2 (de) | 2003-08-14 |
| EP0735455A3 (en) | 2000-04-19 |
| CA2172774A1 (en) | 1996-10-01 |
| JP3803418B2 (ja) | 2006-08-02 |
| DE69625405D1 (de) | 2003-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3803418B2 (ja) | コンピュータ・システムの電力を管理する方法およびそのコンピュータ・システム | |
| US6782472B2 (en) | Method of initializing a memory controller by executing software in a second memory to wake up a system | |
| US6760850B1 (en) | Method and apparatus executing power on self test code to enable a wakeup device for a computer system responsive to detecting an AC power source | |
| KR0172003B1 (ko) | 컴퓨터 시스템 및 그 제어방법 | |
| US6711691B1 (en) | Power management for computer systems | |
| US6360327B1 (en) | System with control registers for managing computer legacy peripheral devices using an advanced configuration power interface software power management system | |
| US6243831B1 (en) | Computer system with power loss protection mechanism | |
| US6336161B1 (en) | Computer configuration system and method with state and restoration from non-volatile semiconductor memory | |
| JP4612631B2 (ja) | データ処理デバイスを動作させるための方法、装置、及びシステム | |
| EP1099167B1 (en) | Method and apparatus for power mode transition in a multi-thread processor | |
| EP1508081B1 (en) | Method and apparatus for providing a decoupled power management state | |
| JP2838375B2 (ja) | Ｓｃｓｉディスクドライブパワーダウン装置 | |
| JPH10228340A (ja) | 電子装置 | |
| US7330926B2 (en) | Interruption control system | |
| US6832311B2 (en) | Information processing system and resume processing method used in the system | |
| KR20110021927A (ko) | 전력 소모를 감소시키기 위해 슬립 상태를 제공하는 제 2 메모리 컨트롤러를 구비한 집적 회로 및 그 방법 | |
| US6571341B1 (en) | Using a hardware-driven event to wake a computer from a sleeping state | |
| JPH11288334A (ja) | コンピュータ・システムのパワーダウン方法及び装置 | |
| JP3805913B2 (ja) | コンピュータシステムを待機モードからウェークアップさせる方法およびウェークアップ制御回路 | |
| CN1584847B (zh) | 在交流电源不存在时的操作状态保存的方法和系统 | |
| US6477655B1 (en) | System and method to set PME—status bit and wake up the system, and selectively load device driver by searching who set the bit without requiring clock | |
| CN1327344C (zh) | 无交流电源时保存和恢复工作状态的基本输入/输出系统 | |
| CN101281416A (zh) | 确保系统关机完成的方法 | |
| CN102594575A (zh) | 控制服务器休眠与唤醒的系统及方法 | |
| US20020124125A1 (en) | Method and apparatus to permit a peripheral device to become the default system bus master |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050920 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060508 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |