JPH09331021A - 抵抗回路及びその調整方法 - Google Patents
抵抗回路及びその調整方法Info
- Publication number
- JPH09331021A JPH09331021A JP8149527A JP14952796A JPH09331021A JP H09331021 A JPH09331021 A JP H09331021A JP 8149527 A JP8149527 A JP 8149527A JP 14952796 A JP14952796 A JP 14952796A JP H09331021 A JPH09331021 A JP H09331021A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistance
- resistors
- cut
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 内部回路に接続される抵抗値を可変できる抵
抗回路及びその調整方法に関し、抵抗値の調整を効率よ
く行える抵抗回路及びその調整方法を提供することを目
的とする。 【解決手段】 第１の抵抗と、第１の抵抗に並列に接続
された第２の抵抗と、第１の抵抗と第２の抵抗よりなる
並列回路にレーザショットにより切断可能に形成された
第２の接続線を介して並列に接続された第３の抵抗と、
第１〜第３の抵抗よりなる並列回路にレーザショットに
より切断可能に形成された第３の接続線を介して並列に
接続された第４の抵抗と、第１〜第４の抵抗よりなる並
列回路にレーザショットにより切断可能に形成された第
４の接続線を介して並列に接続された第５の抵抗と、第
１〜第５の抵抗よりなる並列回路にレーザショットによ
り切断可能に形成された第５及び第６の接続線を介して
並列に接続された第６の抵抗と、レーザショットにより
切断可能に形成され、第１〜第６の抵抗よりなる並列回
路に並列に接続された第１の接続線よりなる調整用抵抗
回路を有してなる。
抗回路及びその調整方法に関し、抵抗値の調整を効率よ
く行える抵抗回路及びその調整方法を提供することを目
的とする。 【解決手段】 第１の抵抗と、第１の抵抗に並列に接続
された第２の抵抗と、第１の抵抗と第２の抵抗よりなる
並列回路にレーザショットにより切断可能に形成された
第２の接続線を介して並列に接続された第３の抵抗と、
第１〜第３の抵抗よりなる並列回路にレーザショットに
より切断可能に形成された第３の接続線を介して並列に
接続された第４の抵抗と、第１〜第４の抵抗よりなる並
列回路にレーザショットにより切断可能に形成された第
４の接続線を介して並列に接続された第５の抵抗と、第
１〜第５の抵抗よりなる並列回路にレーザショットによ
り切断可能に形成された第５及び第６の接続線を介して
並列に接続された第６の抵抗と、レーザショットにより
切断可能に形成され、第１〜第６の抵抗よりなる並列回
路に並列に接続された第１の接続線よりなる調整用抵抗
回路を有してなる。
Description
【０００１】
【発明の属する詳細な説明】本発明は抵抗回路及びその
調整方法に係り、特に、内部回路に接続される抵抗値を
可変できる抵抗回路及びその調整方法に関する。
調整方法に係り、特に、内部回路に接続される抵抗値を
可変できる抵抗回路及びその調整方法に関する。
【０００２】
【従来の技術】ＩＣ（Integrated circuit）などの半導
体チップの内部回路に用いられる抵抗としては一般に拡
散抵抗、ポリシリコン抵抗などが知られている。この拡
散抵抗やポリシリコン抵抗はチップ毎にばらつきが生じ
易く、均一な特性を得ることはできない。そこで、半導
体装置の特性を均一にするために、レーザ光により切断
可能な調整用の抵抗回路を搭載した半導体装置が開発さ
れいる。このような半導体装置では内部回路の信号を検
出し、その検出結果に応じて抵抗を切断するいわゆるレ
ーザトリミングにより抵抗値の調整が行われている。
体チップの内部回路に用いられる抵抗としては一般に拡
散抵抗、ポリシリコン抵抗などが知られている。この拡
散抵抗やポリシリコン抵抗はチップ毎にばらつきが生じ
易く、均一な特性を得ることはできない。そこで、半導
体装置の特性を均一にするために、レーザ光により切断
可能な調整用の抵抗回路を搭載した半導体装置が開発さ
れいる。このような半導体装置では内部回路の信号を検
出し、その検出結果に応じて抵抗を切断するいわゆるレ
ーザトリミングにより抵抗値の調整が行われている。
【０００３】図４に従来の半導体装置の構成図示す。従
来のこの種の半導体装置１１は、内部回路１２及び調整
用抵抗回路１３を有してなる。抵抗調整用抵抗回路１３
は所定の抵抗値の抵抗Ｒ11〜Ｒ16を並列に接続するとと
もに、その両端を短絡する短絡線Ｌ11により構成されて
いる。第２〜第６の抵抗Ｒ12〜Ｒ16はそれぞれに切断可
能に形成された接続線Ｌ12〜Ｌ16を介して接続されてい
る。短絡線Ｌ11及び接続線Ｌ12〜Ｌ16はアルミ配線など
をチップの表面に表出させ、レーザ光により切断可能な
構成とされている。
来のこの種の半導体装置１１は、内部回路１２及び調整
用抵抗回路１３を有してなる。抵抗調整用抵抗回路１３
は所定の抵抗値の抵抗Ｒ11〜Ｒ16を並列に接続するとと
もに、その両端を短絡する短絡線Ｌ11により構成されて
いる。第２〜第６の抵抗Ｒ12〜Ｒ16はそれぞれに切断可
能に形成された接続線Ｌ12〜Ｌ16を介して接続されてい
る。短絡線Ｌ11及び接続線Ｌ12〜Ｌ16はアルミ配線など
をチップの表面に表出させ、レーザ光により切断可能な
構成とされている。
【０００４】調整用抵抗回路１３は内部回路１２の抵抗
に直列に接続されており、短絡又は抵抗Ｒ11〜Ｒ16を接
続することにより抵抗値を可変できる構成とされてい
る。調整用抵抗回路１３の調整は内部回路１２の信号を
検出し、検出した信号に応じて短絡線Ｌ11、接続線Ｌ12
〜Ｌ16上の所定の切断位置Ｐ11〜Ｐ16にレーザ光を照射
することにより短絡線Ｌ11、接続線Ｌ12〜Ｌ16を切断す
ることにより行われる。
に直列に接続されており、短絡又は抵抗Ｒ11〜Ｒ16を接
続することにより抵抗値を可変できる構成とされてい
る。調整用抵抗回路１３の調整は内部回路１２の信号を
検出し、検出した信号に応じて短絡線Ｌ11、接続線Ｌ12
〜Ｌ16上の所定の切断位置Ｐ11〜Ｐ16にレーザ光を照射
することにより短絡線Ｌ11、接続線Ｌ12〜Ｌ16を切断す
ることにより行われる。
【０００５】例えば、抵抗値０は短絡線Ｌ11及び接続線
Ｌ12〜Ｌ16は切断せず、調整用抵抗回路１３を短絡状態
とすることにより実現される。また、短絡線Ｌ11を切断
することにより、抵抗Ｒ11〜Ｒ16が並列に接続された構
成とされるため、抵抗Ｒ11〜Ｒ16の抵抗値をすべてＲと
すると、合成抵抗Ｒ／６を実現できる。
Ｌ12〜Ｌ16は切断せず、調整用抵抗回路１３を短絡状態
とすることにより実現される。また、短絡線Ｌ11を切断
することにより、抵抗Ｒ11〜Ｒ16が並列に接続された構
成とされるため、抵抗Ｒ11〜Ｒ16の抵抗値をすべてＲと
すると、合成抵抗Ｒ／６を実現できる。
【０００６】さらに、短絡線Ｌ11及び接続線Ｌ12の２カ
所を切断すると、５つの抵抗Ｒ11，Ｒ13，Ｒ14，Ｒ15，
Ｒ16が並列に接続された構成とされるため、合成抵抗Ｒ
／５を実現できる。また、短絡線Ｌ11及び接続線Ｌ12，
Ｌ13の３カ所を切断すると、４つの抵抗Ｒ11，Ｒ14，Ｒ
15，Ｒ16が並列に接続された構成とされるため、合成抵
抗Ｒ／４を実現できる。さらに、短絡線Ｌ11及び接続線
Ｌ12，Ｌ13，Ｌ14の４カ所を切断すると、３つの抵抗Ｒ
11，Ｒ15，Ｒ16が並列に接続された構成とされるため、
合成抵抗Ｒ／３を実現できる。
所を切断すると、５つの抵抗Ｒ11，Ｒ13，Ｒ14，Ｒ15，
Ｒ16が並列に接続された構成とされるため、合成抵抗Ｒ
／５を実現できる。また、短絡線Ｌ11及び接続線Ｌ12，
Ｌ13の３カ所を切断すると、４つの抵抗Ｒ11，Ｒ14，Ｒ
15，Ｒ16が並列に接続された構成とされるため、合成抵
抗Ｒ／４を実現できる。さらに、短絡線Ｌ11及び接続線
Ｌ12，Ｌ13，Ｌ14の４カ所を切断すると、３つの抵抗Ｒ
11，Ｒ15，Ｒ16が並列に接続された構成とされるため、
合成抵抗Ｒ／３を実現できる。
【０００７】また、短絡線Ｌ11及び接続線Ｌ12，Ｌ13，
Ｌ14，Ｌ15の５カ所を切断すると、２つの抵抗Ｒ11，Ｒ
16が並列に接続された構成とされるため、合成抵抗Ｒ／
２を実現できる。さらに、短絡線Ｌ11及び接続線Ｌ12，
Ｌ13，Ｌ14，Ｌ15，Ｌ16の６カ所を切断すると、１つの
抵抗Ｒ11だけが接続された構成とされるため、合成抵抗
Ｒを実現できる。
Ｌ14，Ｌ15の５カ所を切断すると、２つの抵抗Ｒ11，Ｒ
16が並列に接続された構成とされるため、合成抵抗Ｒ／
２を実現できる。さらに、短絡線Ｌ11及び接続線Ｌ12，
Ｌ13，Ｌ14，Ｌ15，Ｌ16の６カ所を切断すると、１つの
抵抗Ｒ11だけが接続された構成とされるため、合成抵抗
Ｒを実現できる。
【０００８】図５に従来の切断箇所に対する合成抵抗の
関係を示す図を示す。図５に示すように従来は接続線を
０〜６本切断することにより、７段階の調整を実現して
いた。
関係を示す図を示す。図５に示すように従来は接続線を
０〜６本切断することにより、７段階の調整を実現して
いた。
【０００９】
【発明が解決しようとする課題】しかるに、従来の半導
体装置では、複数の抵抗を並列に接続し、各抵抗に切断
可能に接続線が設けられ、抵抗値を調整する場合、接続
線を選択的に切断することにより調整を行う構成であっ
たため、抵抗値を調整する場合、図５に示すように短絡
線を切断するとともに、抵抗値が大きくなるに従って、
切断する抵抗の数が増加し、切断箇所が増加し、量産時
のスループットが低下するなどの問題点があった。
体装置では、複数の抵抗を並列に接続し、各抵抗に切断
可能に接続線が設けられ、抵抗値を調整する場合、接続
線を選択的に切断することにより調整を行う構成であっ
たため、抵抗値を調整する場合、図５に示すように短絡
線を切断するとともに、抵抗値が大きくなるに従って、
切断する抵抗の数が増加し、切断箇所が増加し、量産時
のスループットが低下するなどの問題点があった。
【００１０】本発明は上記の点に鑑みてなされたもの
で、抵抗値の調整を効率よく行える抵抗回路及びその調
整方法を提供することを目的とする。
で、抵抗値の調整を効率よく行える抵抗回路及びその調
整方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明の請求項１は、並
列に接続された複数の抵抗から所望の抵抗を選択的に内
部回路に接続して、該内部回路に接続される抵抗を調整
する抵抗回路において、前記複数の抵抗のうちｎ個の抵
抗から構成される並列回路と前記内部回路との接続を行
う共通端子との間に切断可能な接続線を有することを特
徴とする。
列に接続された複数の抵抗から所望の抵抗を選択的に内
部回路に接続して、該内部回路に接続される抵抗を調整
する抵抗回路において、前記複数の抵抗のうちｎ個の抵
抗から構成される並列回路と前記内部回路との接続を行
う共通端子との間に切断可能な接続線を有することを特
徴とする。
【００１２】請求項１によれば、複数の抵抗のうちｎ個
の抵抗から構成される並列回路と前記内部回路との接続
を行う共通端子との間に切断可能な接続線を設けること
により、ｎ段目の抵抗を一度の切断で除去できるため、
最小の切断で、所望の抵抗値に設定でき、従って、製造
時のスループットを向上させることができる。
の抵抗から構成される並列回路と前記内部回路との接続
を行う共通端子との間に切断可能な接続線を設けること
により、ｎ段目の抵抗を一度の切断で除去できるため、
最小の切断で、所望の抵抗値に設定でき、従って、製造
時のスループットを向上させることができる。
【００１３】請求項２は、前記複数の抵抗に並列に接続
され、前記複数の抵抗を短絡する短絡線を有することを
特徴とする。請求項２によれば、複数の抵抗を短絡する
短絡線を設けることにより抵抗値がゼロを実現でき、調
整範囲を拡大できる。
され、前記複数の抵抗を短絡する短絡線を有することを
特徴とする。請求項２によれば、複数の抵抗を短絡する
短絡線を設けることにより抵抗値がゼロを実現でき、調
整範囲を拡大できる。
【００１４】請求項３は、前記内部回路の信号の状態を
検出する検出手順と、前記検出手順で検出された前記内
部回路の信号の状態に応じて前記複数の抵抗を切断可能
に接続する前記接続線を切断する切断手順とを有するこ
とを特徴とする。
検出する検出手順と、前記検出手順で検出された前記内
部回路の信号の状態に応じて前記複数の抵抗を切断可能
に接続する前記接続線を切断する切断手順とを有するこ
とを特徴とする。
【００１５】請求項３によれば、検出手順で検出された
内部回路の信号の状態に応じて切断手順で短絡線及びｎ
段目の抵抗と１段目〜(n-1) 段目の抵抗から構成される
抵抗回路との接続を一箇所切断するだけで、容易に抵抗
値を所望の抵抗値に設定でき、従って、製造時のスルー
プットを向上させることができる。
内部回路の信号の状態に応じて切断手順で短絡線及びｎ
段目の抵抗と１段目〜(n-1) 段目の抵抗から構成される
抵抗回路との接続を一箇所切断するだけで、容易に抵抗
値を所望の抵抗値に設定でき、従って、製造時のスルー
プットを向上させることができる。
【００１６】請求項４は、前記切断手順が前記検出手順
で検出された前記内部回路の信号の状態に応じて前記接
続線として前記短絡線を切断する第１の切断手順と、前
記検出手順で検出された前記内部回路の信号の状態に応
じて前記複数の抵抗を接続する前記接続線として前記ｎ
段目の抵抗と前記１段目〜(n-1) 段目の抵抗から構成さ
れる抵抗回路とを接続する接続線を択一的に切断する第
２の切断手順とを有することを特徴とする。
で検出された前記内部回路の信号の状態に応じて前記接
続線として前記短絡線を切断する第１の切断手順と、前
記検出手順で検出された前記内部回路の信号の状態に応
じて前記複数の抵抗を接続する前記接続線として前記ｎ
段目の抵抗と前記１段目〜(n-1) 段目の抵抗から構成さ
れる抵抗回路とを接続する接続線を択一的に切断する第
２の切断手順とを有することを特徴とする。
【００１７】請求項４によれば、検出手順で検出された
内部回路の信号の状態に応じて第１の切断手順で短絡線
を切断し、検出工程で検出された内部回路の信号の状態
に応じて第２の切断工程でｎ段目の抵抗と１段目〜(n-
1) 段目の抵抗から構成される抵抗回路との接続を一箇
所切断するだけで、容易に抵抗値を所望の抵抗値に設定
でき、従って、製造時のスループットを向上させること
ができる。
内部回路の信号の状態に応じて第１の切断手順で短絡線
を切断し、検出工程で検出された内部回路の信号の状態
に応じて第２の切断工程でｎ段目の抵抗と１段目〜(n-
1) 段目の抵抗から構成される抵抗回路との接続を一箇
所切断するだけで、容易に抵抗値を所望の抵抗値に設定
でき、従って、製造時のスループットを向上させること
ができる。
【００１８】
【発明の実施の形態】図１に本発明の一実施例の構成図
を示す。本実施例の半導体装置１は、信号を処理する内
部回路２及び内部回路２に接続され、内部回路２で信号
処理に用いられる基準電圧などの調整を行うための調整
用抵抗値を設定する調整用抵抗回路３を有する。
を示す。本実施例の半導体装置１は、信号を処理する内
部回路２及び内部回路２に接続され、内部回路２で信号
処理に用いられる基準電圧などの調整を行うための調整
用抵抗値を設定する調整用抵抗回路３を有する。
【００１９】内部回路２は、増幅回路等を内蔵し、たと
えば、増幅回路を構成するトランジスタのバイアス回路
に調整用抵抗回路３が接続される。内部回路２の基準電
圧回路は、調整用抵抗回路３の抵抗値に応じてトランジ
スタのバイアス電圧が調整され、出力信号レベル等が調
整される。
えば、増幅回路を構成するトランジスタのバイアス回路
に調整用抵抗回路３が接続される。内部回路２の基準電
圧回路は、調整用抵抗回路３の抵抗値に応じてトランジ
スタのバイアス電圧が調整され、出力信号レベル等が調
整される。
【００２０】調整用抵抗回路３は、６個の抵抗Ｒ1 〜Ｒ
6 、抵抗Ｒ1 〜Ｒ6 を接続する接続線Ｌ2 〜Ｌ6 、短絡
線Ｌ1 から構成される。調整用抵抗回路３を構成する第
１の抵抗Ｒ1 は、一端が端子Ｔa に接続され、他端が切
断可能に形成された第２の接続線Ｌ2 の一端に接続され
る。
6 、抵抗Ｒ1 〜Ｒ6 を接続する接続線Ｌ2 〜Ｌ6 、短絡
線Ｌ1 から構成される。調整用抵抗回路３を構成する第
１の抵抗Ｒ1 は、一端が端子Ｔa に接続され、他端が切
断可能に形成された第２の接続線Ｌ2 の一端に接続され
る。
【００２１】第２の抵抗Ｒ2 は、一端が端子Ｔa に接続
され、他端が第１の抵抗Ｒ1 と第２の接続線Ｌ2 の一端
との接続点に接続され、第１の抵抗Ｒ1 と並列回路を構
成している。第３の抵抗Ｒ3 は、一端が端子Ｔa に接続
され、他端が第２の接続線Ｌ2 の他端に接続されるとと
もに、切断可能に形成された第３の接続線Ｌ3 の一端に
接続される。
され、他端が第１の抵抗Ｒ1 と第２の接続線Ｌ2 の一端
との接続点に接続され、第１の抵抗Ｒ1 と並列回路を構
成している。第３の抵抗Ｒ3 は、一端が端子Ｔa に接続
され、他端が第２の接続線Ｌ2 の他端に接続されるとと
もに、切断可能に形成された第３の接続線Ｌ3 の一端に
接続される。
【００２２】また、第４の抵抗Ｒ4 は一端が端子Ｔa に
接続され、他端が第３の接続線Ｌ3の他端に接続される
とともに、断線可能に形成された第４の接続線Ｌ4 の一
端にに接続される。第５の抵抗Ｒ5 は、一端が端子Ｔa
に接続され、他端が第４の接続線Ｌ4 の他端に接続され
るとともに、断線可能に構成された第５の接続線Ｌ5の
一端に接続される。
接続され、他端が第３の接続線Ｌ3の他端に接続される
とともに、断線可能に形成された第４の接続線Ｌ4 の一
端にに接続される。第５の抵抗Ｒ5 は、一端が端子Ｔa
に接続され、他端が第４の接続線Ｌ4 の他端に接続され
るとともに、断線可能に構成された第５の接続線Ｌ5の
一端に接続される。
【００２３】さらに、第６の抵抗Ｒ6 は、一端が端子Ｔ
a に接続され、他端が切断可能に形成された第６の接続
線Ｌ6 を介して第５の接続線Ｌ5 及び端子Ｔb に接続さ
れる。端子Ｔb は第５及び第６の接続線Ｌ5 ，Ｌ6 の接
続点に接続される。また、端子Ｔa と端子Ｔb とは切断
可能に形成された第１の接続線Ｌ1 により短絡されてい
る。
a に接続され、他端が切断可能に形成された第６の接続
線Ｌ6 を介して第５の接続線Ｌ5 及び端子Ｔb に接続さ
れる。端子Ｔb は第５及び第６の接続線Ｌ5 ，Ｌ6 の接
続点に接続される。また、端子Ｔa と端子Ｔb とは切断
可能に形成された第１の接続線Ｌ1 により短絡されてい
る。
【００２４】端子Ｔa 及び端子Ｔb は、内部回路２に接
続され、調整用抵抗回路３を内部回路２に接続する。第
１〜第６の接続線Ｌ1 〜Ｌ6 はアルミ配線などよりな
り、半導体装置１のチップの表面に表出して形成されて
おり、調整時に調整装置４から照射されるレーザートリ
ミング用のレーザー光により容易に切断可能な構成とさ
れている。調整装置４は内部回路２の信号レベルなどを
検出し、検出した信号レベルに応じてレーザ光を第１〜
第６の接続線Ｌ1 〜Ｌ6 上に設定された切断位置Ｐ1 〜
Ｐ6 に選択的に照射し、第１〜第６の接続線Ｌ1 〜Ｌ6
を選択的に切断する。
続され、調整用抵抗回路３を内部回路２に接続する。第
１〜第６の接続線Ｌ1 〜Ｌ6 はアルミ配線などよりな
り、半導体装置１のチップの表面に表出して形成されて
おり、調整時に調整装置４から照射されるレーザートリ
ミング用のレーザー光により容易に切断可能な構成とさ
れている。調整装置４は内部回路２の信号レベルなどを
検出し、検出した信号レベルに応じてレーザ光を第１〜
第６の接続線Ｌ1 〜Ｌ6 上に設定された切断位置Ｐ1 〜
Ｐ6 に選択的に照射し、第１〜第６の接続線Ｌ1 〜Ｌ6
を選択的に切断する。
【００２５】切断位置Ｐ1 は第１の接続線Ｌ1 の切断位
置、切断位置Ｐ2 は第６の接続線Ｌ6 の切断位置、切断
位置Ｐ3 は第２の接続線Ｌ2 の切断位置、切断位置Ｐ4
は第３の接続線Ｌ3 の切断位置、切断位置Ｐ5 は第４の
接続線Ｌ4 の切断位置、切断位置Ｐ6 は第５の接続線Ｌ
5 の切断位置を示す。
置、切断位置Ｐ2 は第６の接続線Ｌ6 の切断位置、切断
位置Ｐ3 は第２の接続線Ｌ2 の切断位置、切断位置Ｐ4
は第３の接続線Ｌ3 の切断位置、切断位置Ｐ5 は第４の
接続線Ｌ4 の切断位置、切断位置Ｐ6 は第５の接続線Ｌ
5 の切断位置を示す。
【００２６】調整用抵抗回路３は第１の接続線Ｌ1 が接
続されている場合には、端子Ｔa と端子Ｔb との間が短
絡状態となるため抵抗値は０となる。また、第１の接続
線Ｌ1 を切断すると、端子Ｔa と端子Ｔb との間には第
１〜第６の抵抗Ｒ1 〜Ｒ6 が並列に接続されるため、第
１〜第６の抵抗をＲ1 〜Ｒ6の抵抗値をＲとすると、合
成抵抗Ｒ0 はＲ／６となる。
続されている場合には、端子Ｔa と端子Ｔb との間が短
絡状態となるため抵抗値は０となる。また、第１の接続
線Ｌ1 を切断すると、端子Ｔa と端子Ｔb との間には第
１〜第６の抵抗Ｒ1 〜Ｒ6 が並列に接続されるため、第
１〜第６の抵抗をＲ1 〜Ｒ6の抵抗値をＲとすると、合
成抵抗Ｒ0 はＲ／６となる。
【００２７】また、第１の接続線Ｌ1 及び第６の接続線
Ｌ6 を切断すると、端子Ｔa と端子Ｔb との間には第１
〜第５の抵抗Ｒ1 〜Ｒ5 の５つの抵抗が並列に接続され
るため、その合成抵抗Ｒ0 はＲ／５となる。さらに、第
１の接続線Ｌ1 及び第２の接続線Ｌ2 を切断すると、端
子Ｔa と端子Ｔb との間には第３〜第６の抵抗Ｒ3 〜Ｒ
6 の４つの抵抗が並列に接続されるため、その合成抵抗
Ｒ0 はＲ／４となる。
Ｌ6 を切断すると、端子Ｔa と端子Ｔb との間には第１
〜第５の抵抗Ｒ1 〜Ｒ5 の５つの抵抗が並列に接続され
るため、その合成抵抗Ｒ0 はＲ／５となる。さらに、第
１の接続線Ｌ1 及び第２の接続線Ｌ2 を切断すると、端
子Ｔa と端子Ｔb との間には第３〜第６の抵抗Ｒ3 〜Ｒ
6 の４つの抵抗が並列に接続されるため、その合成抵抗
Ｒ0 はＲ／４となる。
【００２８】また、第１の接続線Ｌ1 及び第３の接続線
Ｌ3 を切断すると、端子Ｔa と端子Ｔb との間には第４
〜第６の抵抗Ｒ4 〜Ｒ6 の３つの抵抗が並列に接続され
るため、その合成抵抗Ｒ0 はＲ／３となる。さらに、第
１の接続線Ｌ1 及び第４の接続線Ｌ4 を切断すると、端
子Ｔa と端子Ｔb との間には第５〜第６の抵抗Ｒ5 〜Ｒ
6 の２つの抵抗が並列に接続されるため、その合成抵抗
Ｒ0 はＲ／２となる。
Ｌ3 を切断すると、端子Ｔa と端子Ｔb との間には第４
〜第６の抵抗Ｒ4 〜Ｒ6 の３つの抵抗が並列に接続され
るため、その合成抵抗Ｒ0 はＲ／３となる。さらに、第
１の接続線Ｌ1 及び第４の接続線Ｌ4 を切断すると、端
子Ｔa と端子Ｔb との間には第５〜第６の抵抗Ｒ5 〜Ｒ
6 の２つの抵抗が並列に接続されるため、その合成抵抗
Ｒ0 はＲ／２となる。
【００２９】また、第１の接続線Ｌ1 及び第５の接続線
Ｌ5 を切断すると、端子Ｔa と端子Ｔb との間には第６
の抵抗Ｒ6 だけが接続されるため、その抵抗Ｒ0 はＲと
なる。このように、第１〜第６の接続線Ｌ1 〜Ｌ6 を切
断することにより、端子Ｔaと端子Ｔb との間の抵抗値
を可変できる。
Ｌ5 を切断すると、端子Ｔa と端子Ｔb との間には第６
の抵抗Ｒ6 だけが接続されるため、その抵抗Ｒ0 はＲと
なる。このように、第１〜第６の接続線Ｌ1 〜Ｌ6 を切
断することにより、端子Ｔaと端子Ｔb との間の抵抗値
を可変できる。
【００３０】図２に本発明の一実施例の切断箇所と合成
抵抗との関係を示す図を示す。図２に示すように第１〜
第６の接続線Ｌ1 〜Ｌ6 のうち０〜２本の接続線を切断
することにより、端子Ｔa と端子Ｔb との間の抵抗を
０，Ｒ／６，Ｒ／５，Ｒ／４，Ｒ／３，Ｒ／２，Ｒから
選択的に設定できる。
抵抗との関係を示す図を示す。図２に示すように第１〜
第６の接続線Ｌ1 〜Ｌ6 のうち０〜２本の接続線を切断
することにより、端子Ｔa と端子Ｔb との間の抵抗を
０，Ｒ／６，Ｒ／５，Ｒ／４，Ｒ／３，Ｒ／２，Ｒから
選択的に設定できる。
【００３１】次に半導体装置１の調整動作について説明
する。半導体装置１は、調整時には調整装置４に装着さ
れる。調整装置４は半導体装置１の検査端子Ｔc 等にプ
ローブが接続され、内部回路２の信号の状態を検出す
る。調整装置４は、内部回路２の状態に応じてレーザー
光を予め第１〜第６の接続線Ｌ1 〜Ｌ6 上に設定された
切断位置Ｐ1 〜Ｐ６に選択的に照射し、第１〜第６の接
続線Ｌ1 〜Ｌ6 を選択的に切断する。
する。半導体装置１は、調整時には調整装置４に装着さ
れる。調整装置４は半導体装置１の検査端子Ｔc 等にプ
ローブが接続され、内部回路２の信号の状態を検出す
る。調整装置４は、内部回路２の状態に応じてレーザー
光を予め第１〜第６の接続線Ｌ1 〜Ｌ6 上に設定された
切断位置Ｐ1 〜Ｐ６に選択的に照射し、第１〜第６の接
続線Ｌ1 〜Ｌ6 を選択的に切断する。
【００３２】例えば、調整用抵抗回路３が内部回路２の
バイアス用抵抗に直列に接続され、検査端子Ｔc にはバ
イアス電圧が出力され、調整用抵抗回路３の抵抗値が増
加するほどバイアス電圧が上昇するものとすると、調整
装置４は、バイアス電圧を検出し、バイアス電圧が設定
値Ｖ0 と設定値Ｖ0 にもっとも近接した第１の規定値Ｖ
1 との間にある時には、調整を行う必要はないので、第
１〜第６の接続線Ｌ1〜Ｌ6 の切断は行わず、調整用抵
抗回路３を短絡した状態とし、調整用抵抗回路３の抵抗
値を０とし、内部回路２に予め設定された抵抗によって
バイアス電圧を発生させる。
バイアス用抵抗に直列に接続され、検査端子Ｔc にはバ
イアス電圧が出力され、調整用抵抗回路３の抵抗値が増
加するほどバイアス電圧が上昇するものとすると、調整
装置４は、バイアス電圧を検出し、バイアス電圧が設定
値Ｖ0 と設定値Ｖ0 にもっとも近接した第１の規定値Ｖ
1 との間にある時には、調整を行う必要はないので、第
１〜第６の接続線Ｌ1〜Ｌ6 の切断は行わず、調整用抵
抗回路３を短絡した状態とし、調整用抵抗回路３の抵抗
値を０とし、内部回路２に予め設定された抵抗によって
バイアス電圧を発生させる。
【００３３】また、調整装置４は、検査端子Ｔc から検
出されるバイアス電圧が第１の規定値Ｖ1 と第２の規定
値Ｖ2 （＜Ｖ１）との間にある時には、調整用抵抗回路
３の抵抗値Ｒ0 を大きくする必要がある。そこで、レー
ザ光を第１の切断位置Ｐ1 に照射して端子Ｔa と端子Ｔ
b とを短絡していた第１の接続線Ｌ1 を切断する。
出されるバイアス電圧が第１の規定値Ｖ1 と第２の規定
値Ｖ2 （＜Ｖ１）との間にある時には、調整用抵抗回路
３の抵抗値Ｒ0 を大きくする必要がある。そこで、レー
ザ光を第１の切断位置Ｐ1 に照射して端子Ｔa と端子Ｔ
b とを短絡していた第１の接続線Ｌ1 を切断する。
【００３４】第１の接続線Ｌ1 を切断することにより調
整用抵抗回路３の抵抗は第１〜第６の抵抗Ｒ1 〜Ｒ6 の
合成抵抗となる抵抗値Ｒ／６となる。このため、内部回
路２には調整用抵抗回路３の合成抵抗Ｒ0 ＝Ｒ／６が付
加され、バイアス電圧を上昇させ、バイアス電圧を設定
値Ｖ0 と第１の規定値Ｖ1 との間の許容範囲内に設定す
る。
整用抵抗回路３の抵抗は第１〜第６の抵抗Ｒ1 〜Ｒ6 の
合成抵抗となる抵抗値Ｒ／６となる。このため、内部回
路２には調整用抵抗回路３の合成抵抗Ｒ0 ＝Ｒ／６が付
加され、バイアス電圧を上昇させ、バイアス電圧を設定
値Ｖ0 と第１の規定値Ｖ1 との間の許容範囲内に設定す
る。
【００３５】さらに、調整装置４は、検査端子Ｔc から
検出されるバイアス電圧が第２の規定値Ｖ2 と第３の規
定値Ｖ3 （＜Ｖ2 ）との間にあるときには、調整用抵抗
回路３の抵抗値Ｒ0 をさらに大きくしバイアス電圧を上
昇させ設定値Ｖ0 と第１の規定値Ｖ1 との間の許容範囲
内に収まるようにする必要がある。そこで、調整装置４
はレーザ光を第１の切断位置Ｐ1 に照射して端子Ｔa と
端子Ｔb とを短絡していた第１の接続線Ｌ1 を切断する
とともに、レーザ光を第２の切断位置Ｐ2 に照射して第
６の接続線Ｌ6 を切断する。
検出されるバイアス電圧が第２の規定値Ｖ2 と第３の規
定値Ｖ3 （＜Ｖ2 ）との間にあるときには、調整用抵抗
回路３の抵抗値Ｒ0 をさらに大きくしバイアス電圧を上
昇させ設定値Ｖ0 と第１の規定値Ｖ1 との間の許容範囲
内に収まるようにする必要がある。そこで、調整装置４
はレーザ光を第１の切断位置Ｐ1 に照射して端子Ｔa と
端子Ｔb とを短絡していた第１の接続線Ｌ1 を切断する
とともに、レーザ光を第２の切断位置Ｐ2 に照射して第
６の接続線Ｌ6 を切断する。
【００３６】第１の接続線Ｌ1 及び第６の接続線Ｌ6 を
切断することにより、第６の抵抗Ｒ6 が切断される。調
整用抵抗回路３が第６の抵抗Ｒ6 を切断されることによ
り、第１〜第５の抵抗Ｒ1 〜Ｒ5 の並列回路が構成さ
れ、合成抵抗Ｒ0 ＝Ｒ／５となる。このため、内部回路
２には調整用抵抗回路３の合成抵抗Ｒ0 ＝Ｒ／５が付加
され、電圧が上昇し、電圧を設定値Ｖ0 と第１の規定値
Ｖ1 との間の許容範囲内に設定する。
切断することにより、第６の抵抗Ｒ6 が切断される。調
整用抵抗回路３が第６の抵抗Ｒ6 を切断されることによ
り、第１〜第５の抵抗Ｒ1 〜Ｒ5 の並列回路が構成さ
れ、合成抵抗Ｒ0 ＝Ｒ／５となる。このため、内部回路
２には調整用抵抗回路３の合成抵抗Ｒ0 ＝Ｒ／５が付加
され、電圧が上昇し、電圧を設定値Ｖ0 と第１の規定値
Ｖ1 との間の許容範囲内に設定する。
【００３７】また、調整装置４は、検査端子Ｔc から検
出される電圧が第３の規定値Ｖ3 と第４の規定値Ｖ4
（＜Ｖ3 ）との間にあるときには、調整用抵抗回路３の
抵抗値Ｒ0 をさらに大きくし電圧を上昇させ設定値Ｖ0
と第１の規定値Ｖ1 との間の許容範囲内に収まるように
する必要がある。そこで、調整装置４は、レーザ光を第
１の切断位置Ｐ1 に照射して端子Ｔa と端子Ｔb とを短
絡していた第１の接続線Ｌ1 を切断するとともに、レー
ザ光を第３の切断位置Ｐ3 に照射して第２の接続線Ｌ2
を切断する。
出される電圧が第３の規定値Ｖ3 と第４の規定値Ｖ4
（＜Ｖ3 ）との間にあるときには、調整用抵抗回路３の
抵抗値Ｒ0 をさらに大きくし電圧を上昇させ設定値Ｖ0
と第１の規定値Ｖ1 との間の許容範囲内に収まるように
する必要がある。そこで、調整装置４は、レーザ光を第
１の切断位置Ｐ1 に照射して端子Ｔa と端子Ｔb とを短
絡していた第１の接続線Ｌ1 を切断するとともに、レー
ザ光を第３の切断位置Ｐ3 に照射して第２の接続線Ｌ2
を切断する。
【００３８】第１及び第３の接続線Ｌ1 ，Ｌ3 が切断さ
れることにより、第１及び第２の抵抗Ｒ1 ，Ｒ2 が切断
される。調整用抵抗回路３は第１及び第２の抵抗Ｒ1 ，
Ｒ2が切断されることにより、第３〜第６の抵抗Ｒ3 〜
Ｒ6 により並列回路が構成され、その合成抵抗Ｒ0 はＲ
／４となる。このため、内部回路２には調整用抵抗回路
３の合成抵抗Ｒ0 ＝Ｒ／４が付加され、さらに大きくバ
イアス電圧を上昇させ、バイアス電圧を設定値Ｖ0 と第
１の規定値Ｖ1 との間の許容範囲内に設定する。
れることにより、第１及び第２の抵抗Ｒ1 ，Ｒ2 が切断
される。調整用抵抗回路３は第１及び第２の抵抗Ｒ1 ，
Ｒ2が切断されることにより、第３〜第６の抵抗Ｒ3 〜
Ｒ6 により並列回路が構成され、その合成抵抗Ｒ0 はＲ
／４となる。このため、内部回路２には調整用抵抗回路
３の合成抵抗Ｒ0 ＝Ｒ／４が付加され、さらに大きくバ
イアス電圧を上昇させ、バイアス電圧を設定値Ｖ0 と第
１の規定値Ｖ1 との間の許容範囲内に設定する。
【００３９】また、調整装置４は、検査端子Ｔc から検
出されるバイアス電圧が第４の規定値Ｖ4 と第５の規定
値Ｖ5 （＜Ｖ4 ）との間にあるときには、調整用抵抗回
路３の抵抗値Ｒ0 をさらに大きくしバイアス電圧を上昇
させ設定値Ｖ0 と第１の規定値Ｖ1 との間の許容範囲内
に収まるようにする必要がある。そこで、調整装置４
は、レーザ光を第１の切断位置Ｐ1 に照射して端子Ｔa
と端子Ｔb とを短絡していた第１の接続線Ｌ1 を切断す
るとともに、レーザ光を第４の切断位置Ｐ4 に照射して
第３の接続線Ｌ3 を切断する。
出されるバイアス電圧が第４の規定値Ｖ4 と第５の規定
値Ｖ5 （＜Ｖ4 ）との間にあるときには、調整用抵抗回
路３の抵抗値Ｒ0 をさらに大きくしバイアス電圧を上昇
させ設定値Ｖ0 と第１の規定値Ｖ1 との間の許容範囲内
に収まるようにする必要がある。そこで、調整装置４
は、レーザ光を第１の切断位置Ｐ1 に照射して端子Ｔa
と端子Ｔb とを短絡していた第１の接続線Ｌ1 を切断す
るとともに、レーザ光を第４の切断位置Ｐ4 に照射して
第３の接続線Ｌ3 を切断する。
【００４０】第１及び第４の接続線Ｌ1 ，Ｌ4 が切断さ
れることにより、第１〜第３の抵抗Ｒ1 〜Ｒ3 が切断さ
れる。調整用抵抗回路３は第１〜第３の抵抗Ｒ1 〜Ｒ3
が切断されることにより、第４〜第６の抵抗Ｒ4 〜Ｒ6
により並列回路が構成され、その合成抵抗Ｒ0 はＲ／３
となる。このため、内部回路２には調整用抵抗回路３の
合成抵抗Ｒ0 ＝Ｒ／３が付加され、さらに大きくバイア
ス電圧を上昇させ、バイアス電圧を設定値Ｖ0 と第１の
規定値Ｖ1 との間の許容範囲内に設定する。
れることにより、第１〜第３の抵抗Ｒ1 〜Ｒ3 が切断さ
れる。調整用抵抗回路３は第１〜第３の抵抗Ｒ1 〜Ｒ3
が切断されることにより、第４〜第６の抵抗Ｒ4 〜Ｒ6
により並列回路が構成され、その合成抵抗Ｒ0 はＲ／３
となる。このため、内部回路２には調整用抵抗回路３の
合成抵抗Ｒ0 ＝Ｒ／３が付加され、さらに大きくバイア
ス電圧を上昇させ、バイアス電圧を設定値Ｖ0 と第１の
規定値Ｖ1 との間の許容範囲内に設定する。
【００４１】また、調整装置４は、検査端子Ｔc から検
出されるバイアス電圧が第５の規定値Ｖ5 と第６の規定
値Ｖ6 （＜Ｖ5 ）との間にあるときには、調整用抵抗回
路３の抵抗値Ｒ0 をさらに大きくしバイアス電圧を上昇
させ設定値Ｖ0 と第１の規定値Ｖ1 との間の許容範囲内
に収まるようにする必要がある。そこで、調整装置４
は、レーザ光を第１の切断位置Ｐ1 に照射して端子Ｔa
と端子Ｔb とを短絡していた第１の接続線Ｌ1 を切断す
るとともに、レーザ光を第５の切断位置Ｐ5 に照射して
第４の接続線Ｌ4 を切断する。
出されるバイアス電圧が第５の規定値Ｖ5 と第６の規定
値Ｖ6 （＜Ｖ5 ）との間にあるときには、調整用抵抗回
路３の抵抗値Ｒ0 をさらに大きくしバイアス電圧を上昇
させ設定値Ｖ0 と第１の規定値Ｖ1 との間の許容範囲内
に収まるようにする必要がある。そこで、調整装置４
は、レーザ光を第１の切断位置Ｐ1 に照射して端子Ｔa
と端子Ｔb とを短絡していた第１の接続線Ｌ1 を切断す
るとともに、レーザ光を第５の切断位置Ｐ5 に照射して
第４の接続線Ｌ4 を切断する。
【００４２】第１及び第４の接続線Ｌ1 ，Ｌ4 が切断さ
れることにより、第１〜第４の抵抗Ｒ1 〜Ｒ4 が切断さ
れる。調整用抵抗回路３は第１〜第４の抵抗Ｒ1 〜Ｒ4
が切断されることにより、第５〜第６の抵抗Ｒ5 〜Ｒ6
により並列回路が構成され、その合成抵抗Ｒ0 はＲ／２
となる。このため、内部回路２には調整用抵抗回路３の
合成抵抗Ｒ0 ＝Ｒ／２が付加され、さらに大きくバイア
ス電圧を上昇させ、バイアス電圧を設定値Ｖ0 と第１の
規定値Ｖ1 との間の許容範囲内に設定する。
れることにより、第１〜第４の抵抗Ｒ1 〜Ｒ4 が切断さ
れる。調整用抵抗回路３は第１〜第４の抵抗Ｒ1 〜Ｒ4
が切断されることにより、第５〜第６の抵抗Ｒ5 〜Ｒ6
により並列回路が構成され、その合成抵抗Ｒ0 はＲ／２
となる。このため、内部回路２には調整用抵抗回路３の
合成抵抗Ｒ0 ＝Ｒ／２が付加され、さらに大きくバイア
ス電圧を上昇させ、バイアス電圧を設定値Ｖ0 と第１の
規定値Ｖ1 との間の許容範囲内に設定する。
【００４３】また、調整装置４は、検査端子Ｔc から検
出されるバイアス電圧が第６の規定値Ｖ6 と第７の規定
値Ｖ7 （＜Ｖ6 ）との間にあるときには、調整用抵抗回
路３の抵抗値Ｒ0 をさらに大きくしバイアス電圧を上昇
させ設定値Ｖ0 と第１の規定値Ｖ1 との間の許容範囲内
に収まるようにする必要がある。そこで、調整装置４
は、レーザ光を第１の切断位置Ｐ1 に照射して端子Ｔa
と端子Ｔb とを短絡していた第１の接続線Ｌ1 を切断す
るとともに、レーザ光を第６の切断位置Ｐ6 に照射して
第５の接続線Ｌ6 を切断する。
出されるバイアス電圧が第６の規定値Ｖ6 と第７の規定
値Ｖ7 （＜Ｖ6 ）との間にあるときには、調整用抵抗回
路３の抵抗値Ｒ0 をさらに大きくしバイアス電圧を上昇
させ設定値Ｖ0 と第１の規定値Ｖ1 との間の許容範囲内
に収まるようにする必要がある。そこで、調整装置４
は、レーザ光を第１の切断位置Ｐ1 に照射して端子Ｔa
と端子Ｔb とを短絡していた第１の接続線Ｌ1 を切断す
るとともに、レーザ光を第６の切断位置Ｐ6 に照射して
第５の接続線Ｌ6 を切断する。
【００４４】第１及び第５の接続線Ｌ1 ，Ｌ5 が切断さ
れることにより、第１〜第５の抵抗Ｒ1 〜Ｒ5 が切断さ
れる。調整用抵抗回路３は第１〜第５の抵抗Ｒ1 〜Ｒ5
が切断されることにより、端子Ｔa と端子Ｔb との間に
は第６の抵抗Ｒ6 だけが接続され、合成抵抗Ｒ0 はＲと
なる。このため、内部回路２には調整用抵抗回路３の合
成抵抗Ｒ0 ＝Ｒが付加され、さらに大きくバイアス電圧
を上昇させ、バイアス電圧を設定値Ｖ0 と第１の規定値
Ｖ1 との間の許容範囲内に設定する。
れることにより、第１〜第５の抵抗Ｒ1 〜Ｒ5 が切断さ
れる。調整用抵抗回路３は第１〜第５の抵抗Ｒ1 〜Ｒ5
が切断されることにより、端子Ｔa と端子Ｔb との間に
は第６の抵抗Ｒ6 だけが接続され、合成抵抗Ｒ0 はＲと
なる。このため、内部回路２には調整用抵抗回路３の合
成抵抗Ｒ0 ＝Ｒが付加され、さらに大きくバイアス電圧
を上昇させ、バイアス電圧を設定値Ｖ0 と第１の規定値
Ｖ1 との間の許容範囲内に設定する。
【００４５】また、調整装置４は、検査端子Ｔc から検
出されるバイアス電圧が第７の規定値Ｖ7 以下のときに
は、調整用抵抗回路３では調整不可能であるため、不要
である旨の表示・警報を行い、レーザショットは行わな
い。以上により、内部回路２に発生するバイアス電圧を
設定値Ｖ0 と第１の規定値Ｖ1 との間の許容範囲内に設
定でき、半導体装置１のばらつきを補正できる。
出されるバイアス電圧が第７の規定値Ｖ7 以下のときに
は、調整用抵抗回路３では調整不可能であるため、不要
である旨の表示・警報を行い、レーザショットは行わな
い。以上により、内部回路２に発生するバイアス電圧を
設定値Ｖ0 と第１の規定値Ｖ1 との間の許容範囲内に設
定でき、半導体装置１のばらつきを補正できる。
【００４６】本実施例によれば、調整用抵抗回路３の抵
抗値を調整するときには、第１〜第６の接続線Ｌ1 〜Ｌ
6 のうち０〜２本を切断するだけで、所望の抵抗値を得
ることができるため、接続線の切断（レーザトリミン
グ）を必要最小限の回数で行え、効率よく抵抗値の補正
が行える。したがって、製品のスループットが向上でき
る。
抗値を調整するときには、第１〜第６の接続線Ｌ1 〜Ｌ
6 のうち０〜２本を切断するだけで、所望の抵抗値を得
ることができるため、接続線の切断（レーザトリミン
グ）を必要最小限の回数で行え、効率よく抵抗値の補正
が行える。したがって、製品のスループットが向上でき
る。
【００４７】なお、本実施例の調整用抵抗回路３は６個
の抵抗及び切断可能に形成された６本の接続線により
０，Ｒ／６，Ｒ／５，Ｒ／４，Ｒ／３，Ｒ／２，Ｒの７
つの調整抵抗値を実現したが、これに限ることはなく、
図３に示すようにＮ個の抵抗Ｒ1 〜ＲN 及び切断可能に
形成されたＮ本の接続線により（Ｎ＋１）個の抵抗値を
設定可能とすることもできる。
の抵抗及び切断可能に形成された６本の接続線により
０，Ｒ／６，Ｒ／５，Ｒ／４，Ｒ／３，Ｒ／２，Ｒの７
つの調整抵抗値を実現したが、これに限ることはなく、
図３に示すようにＮ個の抵抗Ｒ1 〜ＲN 及び切断可能に
形成されたＮ本の接続線により（Ｎ＋１）個の抵抗値を
設定可能とすることもできる。
【００４８】図３は図１の調整用抵抗回路３と同様に第
１の抵抗Ｒ1 は、一端が端子Ｔa に接続され、他端が切
断可能に形成された第２の接続線Ｌ2 の一端に接続され
る。第２の抵抗Ｒ2 は、一端が端子Ｔa に接続され、他
端が第１の抵抗Ｒ1 と第２の接続線Ｌ2 の一端との接続
点に接続され、第１の抵抗Ｒ1 と並列回路を構成してい
る。第３の抵抗Ｒ3 は、一端が端子Ｔa に接続され、他
端が第２の接続線Ｌ2 の他端に接続されるとともに、切
断可能に形成された第３の接続線Ｌ3 の一端に接続され
る。
１の抵抗Ｒ1 は、一端が端子Ｔa に接続され、他端が切
断可能に形成された第２の接続線Ｌ2 の一端に接続され
る。第２の抵抗Ｒ2 は、一端が端子Ｔa に接続され、他
端が第１の抵抗Ｒ1 と第２の接続線Ｌ2 の一端との接続
点に接続され、第１の抵抗Ｒ1 と並列回路を構成してい
る。第３の抵抗Ｒ3 は、一端が端子Ｔa に接続され、他
端が第２の接続線Ｌ2 の他端に接続されるとともに、切
断可能に形成された第３の接続線Ｌ3 の一端に接続され
る。
【００４９】同様に第４の抵抗Ｒ4 〜ＲN-1 が接続さ
れ、さらに、第Ｎの抵抗ＲN は一端が端子Ｔa に接続さ
れ、他端が切断可能に形成された第Ｎの接続線ＬN を介
して第Ｎ−１の接続線ＬN-1 及び端子Ｔb に接続され
る。端子Ｔb は第Ｎ−１及び第Ｎの接続線ＬN-1 ，ＬN
の接続点に接続される。また、端子Ｔa と端子Ｔb とは
切断可能に形成された第１の接続線Ｌ1 により短絡され
ている。
れ、さらに、第Ｎの抵抗ＲN は一端が端子Ｔa に接続さ
れ、他端が切断可能に形成された第Ｎの接続線ＬN を介
して第Ｎ−１の接続線ＬN-1 及び端子Ｔb に接続され
る。端子Ｔb は第Ｎ−１及び第Ｎの接続線ＬN-1 ，ＬN
の接続点に接続される。また、端子Ｔa と端子Ｔb とは
切断可能に形成された第１の接続線Ｌ1 により短絡され
ている。
【００５０】端子Ｔa 及び端子Ｔb は、内部回路２に接
続され、調整用抵抗回路３は内部回路２に接続される。
第１〜第Ｎの接続線Ｌ1 〜ＬN はアルミ配線などよりな
り、半導体装置１のチップの表面に表出して形成されて
おり、調整時に調整装置４から照射されるレーザートリ
ミング用のレーザー光により容易に切断可能な構成とさ
れている。調整装置４は内部回路２の信号レベルなどを
検出し、検出した信号レベルに応じてレーザ光を第１〜
第Ｎの接続線Ｌ1 〜ＬN 上に設定された切断位置Ｐ1 〜
ＰN に選択的に照射し、第１〜第Ｎの接続線Ｌ1 〜ＬN
を選択的に切断する。
続され、調整用抵抗回路３は内部回路２に接続される。
第１〜第Ｎの接続線Ｌ1 〜ＬN はアルミ配線などよりな
り、半導体装置１のチップの表面に表出して形成されて
おり、調整時に調整装置４から照射されるレーザートリ
ミング用のレーザー光により容易に切断可能な構成とさ
れている。調整装置４は内部回路２の信号レベルなどを
検出し、検出した信号レベルに応じてレーザ光を第１〜
第Ｎの接続線Ｌ1 〜ＬN 上に設定された切断位置Ｐ1 〜
ＰN に選択的に照射し、第１〜第Ｎの接続線Ｌ1 〜ＬN
を選択的に切断する。
【００５１】切断位置Ｐ1 は第１の接続線Ｌ1 の切断位
置、切断位置Ｐ2 は第Ｎの接続線ＬN の切断位置、切断
位置Ｐ3 は第２の接続線Ｌ2 の切断位置、切断位置Ｐ4
は第３の接続線Ｌ3 の切断位置、切断位置Ｐ5 は第４の
接続線Ｌ4 の切断位置・・・・・切断位置ＰN-2 は第Ｎ
−３の接続線ＬN-3 の切断位置、切断位置ＰN-1 は第Ｎ
−２の接続線ＬN-2 の切断位置, 切断位置ＰN は第Ｎ−
１の接続線ＬN-1 の切断位置を示す。
置、切断位置Ｐ2 は第Ｎの接続線ＬN の切断位置、切断
位置Ｐ3 は第２の接続線Ｌ2 の切断位置、切断位置Ｐ4
は第３の接続線Ｌ3 の切断位置、切断位置Ｐ5 は第４の
接続線Ｌ4 の切断位置・・・・・切断位置ＰN-2 は第Ｎ
−３の接続線ＬN-3 の切断位置、切断位置ＰN-1 は第Ｎ
−２の接続線ＬN-2 の切断位置, 切断位置ＰN は第Ｎ−
１の接続線ＬN-1 の切断位置を示す。
【００５２】第１の接続線Ｌ1 が接続されている場合に
は、端子Ｔa と端子Ｔb との間が短絡状態となるため抵
抗値は０となる。また、第１の接続線Ｌ1 を切断する
と、端子Ｔa と端子Ｔb との間には第１〜第Ｎの抵抗Ｒ
1 〜ＲN が並列に接続されるため、第１〜第Ｎの抵抗Ｒ
1 〜ＲN の抵抗値をＲとすると、合成抵抗Ｒ0 はＲ／Ｎ
となる。
は、端子Ｔa と端子Ｔb との間が短絡状態となるため抵
抗値は０となる。また、第１の接続線Ｌ1 を切断する
と、端子Ｔa と端子Ｔb との間には第１〜第Ｎの抵抗Ｒ
1 〜ＲN が並列に接続されるため、第１〜第Ｎの抵抗Ｒ
1 〜ＲN の抵抗値をＲとすると、合成抵抗Ｒ0 はＲ／Ｎ
となる。
【００５３】また、第１の接続線Ｌ1 及び第Ｎの接続線
ＬN を切断すると、端子Ｔa と端子Ｔb との間には第１
〜第N-1 の抵抗Ｒ1 〜ＲN-1 のN-1 個の抵抗が並列に接
続されるため、その合成抵抗Ｒ0 はＲ／（Ｎ−１）とな
る。さらに、第１の接続線Ｌ1 及び第２の接続線Ｌ2 を
切断すると、端子Ｔa と端子Ｔb との間には第３〜第６
の抵抗Ｒ3 〜Ｒ6 の４つの抵抗が並列に接続されるた
め、その合成抵抗Ｒ0 はＲ／（Ｎ−２）となる。
ＬN を切断すると、端子Ｔa と端子Ｔb との間には第１
〜第N-1 の抵抗Ｒ1 〜ＲN-1 のN-1 個の抵抗が並列に接
続されるため、その合成抵抗Ｒ0 はＲ／（Ｎ−１）とな
る。さらに、第１の接続線Ｌ1 及び第２の接続線Ｌ2 を
切断すると、端子Ｔa と端子Ｔb との間には第３〜第６
の抵抗Ｒ3 〜Ｒ6 の４つの抵抗が並列に接続されるた
め、その合成抵抗Ｒ0 はＲ／（Ｎ−２）となる。
【００５４】また、第１の接続線Ｌ1 及び第３の接続線
Ｌ3 を切断すると、端子Ｔa と端子Ｔb との間には第４
〜第Ｎの抵抗Ｒ4 〜ＲN のN-3 個の抵抗が並列に接続さ
れるため、その合成抵抗Ｒ0 はＲ／（Ｎ−３）となる。
同様に、第１の接続線Ｌ1 及び第N-2 の接続線ＬN-2 を
切断すると、端子Ｔaと端子Ｔb との間には第N-2 及び
第N-1 の抵抗ＲN-1 ，ＲN の２つの抵抗が並列に接続さ
れるため、その合成抵抗Ｒ0 はＲ／２となる。
Ｌ3 を切断すると、端子Ｔa と端子Ｔb との間には第４
〜第Ｎの抵抗Ｒ4 〜ＲN のN-3 個の抵抗が並列に接続さ
れるため、その合成抵抗Ｒ0 はＲ／（Ｎ−３）となる。
同様に、第１の接続線Ｌ1 及び第N-2 の接続線ＬN-2 を
切断すると、端子Ｔaと端子Ｔb との間には第N-2 及び
第N-1 の抵抗ＲN-1 ，ＲN の２つの抵抗が並列に接続さ
れるため、その合成抵抗Ｒ0 はＲ／２となる。
【００５５】また、第１の接続線Ｌ1 及び第N-1 の接続
線ＬN-1 を切断すると、端子Ｔa と端子Ｔb との間には
第Ｎの抵抗ＲN だけが接続されるため、その抵抗Ｒ0 は
Ｒとなる。このように、第１〜第Ｎの接続線Ｌ1 〜ＬN
を切断することにより、端子Ｔaと端子Ｔb との間の抵
抗値を０〜Ｒの範囲でＮ＋１段階に可変できる。しか
も、切断する切断位置はＮ個から０〜２個を選択的に切
断すればよく、電圧などの補正を効率よく行える。
線ＬN-1 を切断すると、端子Ｔa と端子Ｔb との間には
第Ｎの抵抗ＲN だけが接続されるため、その抵抗Ｒ0 は
Ｒとなる。このように、第１〜第Ｎの接続線Ｌ1 〜ＬN
を切断することにより、端子Ｔaと端子Ｔb との間の抵
抗値を０〜Ｒの範囲でＮ＋１段階に可変できる。しか
も、切断する切断位置はＮ個から０〜２個を選択的に切
断すればよく、電圧などの補正を効率よく行える。
【００５６】なお、上記実施例では接続線の切断をレー
ザー光線により行っているが、要は接続線を選択的に切
断できる手段であればこれに限られるものではない。
ザー光線により行っているが、要は接続線を選択的に切
断できる手段であればこれに限られるものではない。
【００５７】
【発明の効果】上述の如く、本発明の請求項１によれ
ば、複数の抵抗のうちｎ個の抵抗から構成される並列回
路と前記内部回路との接続を行う共通端子との間に切断
可能な接続線を設けることにより、ｎ段目の抵抗を一度
の切断で除去できるため、最小の切断で、所望の抵抗値
に設定でき、従って、製造時のスループットを向上させ
ることができる等の特長を有する。
ば、複数の抵抗のうちｎ個の抵抗から構成される並列回
路と前記内部回路との接続を行う共通端子との間に切断
可能な接続線を設けることにより、ｎ段目の抵抗を一度
の切断で除去できるため、最小の切断で、所望の抵抗値
に設定でき、従って、製造時のスループットを向上させ
ることができる等の特長を有する。
【００５８】請求項２によれば、複数の抵抗を短絡する
短絡線を設けることにより抵抗値がゼロを実現でき、調
整範囲を拡大できる等の特長を有する。請求項３によれ
ば、検出工程で検出された内部回路の信号の状態に応じ
て切断工程で短絡線及び第ｎ段目の抵抗と第１段目〜第
(n-1) 段目の抵抗から構成される抵抗回路との接続を一
箇所切断するだけで、容易に抵抗値を所望の抵抗値に設
定でき、従って、製造時のスループットを向上させるこ
とができる等の特長を有する。
短絡線を設けることにより抵抗値がゼロを実現でき、調
整範囲を拡大できる等の特長を有する。請求項３によれ
ば、検出工程で検出された内部回路の信号の状態に応じ
て切断工程で短絡線及び第ｎ段目の抵抗と第１段目〜第
(n-1) 段目の抵抗から構成される抵抗回路との接続を一
箇所切断するだけで、容易に抵抗値を所望の抵抗値に設
定でき、従って、製造時のスループットを向上させるこ
とができる等の特長を有する。
【００５９】請求項４によれば、検出工程で検出された
内部回路の信号の状態に応じて第１の切断工程で短絡線
を切断し、検出工程で検出された内部回路の信号の状態
に応じて第２の切断工程で第ｎ段目の抵抗と第１段目〜
第(n-1) 段目の抵抗から構成される抵抗回路との接続を
一箇所切断するだけで、容易に抵抗値を所望の抵抗値に
設定でき、従って、製造時のスループットを向上させる
ことができる等の特長を有する。
内部回路の信号の状態に応じて第１の切断工程で短絡線
を切断し、検出工程で検出された内部回路の信号の状態
に応じて第２の切断工程で第ｎ段目の抵抗と第１段目〜
第(n-1) 段目の抵抗から構成される抵抗回路との接続を
一箇所切断するだけで、容易に抵抗値を所望の抵抗値に
設定でき、従って、製造時のスループットを向上させる
ことができる等の特長を有する。
【図１】本発明の一実施例の構成図である。
【図２】本発明の一実施例の動作説明図である。
【図３】本発明の他の実施例の構成図である。
【図４】従来の一例の構成図である。
【図５】従来の一例の動作説明図である。
１ 半導体装置 ２ 内部回路 ３ 抵抗値調整回路 ４ 調整装置 Ｒ1 〜Ｒ6 第１〜第６の抵抗 Ｌ1 〜Ｌ6 第１〜第６の接続線 Ｐ1 〜Ｐ6 第１〜第６の切断部分 Ｔc 検出端子
Claims (4)
- 【請求項１】 並列に接続された複数の抵抗から所望の
抵抗を選択的に内部回路に接続して、該内部回路に接続
される抵抗を調整する抵抗回路において、 前記複数の抵抗のうちｎ個の抵抗から構成される並列回
路と前記内部回路との接続を行う共通端子との間に切断
可能な接続線を有することを特徴とする抵抗回路。 - 【請求項２】 前記複数の抵抗に並列に接続され、前記
複数の抵抗を短絡する短絡線を有することを特徴とする
請求項１記載の抵抗回路。 - 【請求項３】 前記内部回路の信号の状態を検出する検
出手順と、 前記検出手順で検出された前記内部回路の信号の状態に
応じて前記複数の抵抗を切断可能に接続する前記接続線
を切断する切断手順とを有することを特徴とする請求項
１又は２記載の抵抗回路の調整方法。 - 【請求項４】 前記切断手順は、前記検出手順で検出さ
れた前記内部回路の信号の状態に応じて前記短絡線を切
断する第１の切断手順と、 前記検出手順で検出された前記内部回路の信号の状態に
応じて前記複数の抵抗を接続する前記接続線を択一的に
切断する第２の切断手順とを有することを特徴とする請
求項３記載の抵抗回路の調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14952796A JP3570086B2 (ja) | 1996-06-11 | 1996-06-11 | 抵抗回路及びその調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14952796A JP3570086B2 (ja) | 1996-06-11 | 1996-06-11 | 抵抗回路及びその調整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09331021A true JPH09331021A (ja) | 1997-12-22 |
| JP3570086B2 JP3570086B2 (ja) | 2004-09-29 |
Family
ID=15477092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14952796A Expired - Fee Related JP3570086B2 (ja) | 1996-06-11 | 1996-06-11 | 抵抗回路及びその調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3570086B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1003217A2 (en) * | 1998-11-06 | 2000-05-24 | Matsushita Electric Industrial Co., Ltd. | Regulating resistor network, semiconductor device including the resistor network, and method for fabricating the device |
| JP2007019186A (ja) * | 2005-07-06 | 2007-01-25 | Seiko Epson Corp | 終端抵抗を備えたインターフェース回路並びにそれを内蔵した集積回路装置及び電子機器 |
| JP2007017399A (ja) * | 2005-07-11 | 2007-01-25 | Seiko Epson Corp | バンプを有する集積回路装置内の抵抗値測定方法及び抵抗値調整方法並びに集積回路装置及び電子機器 |
| US7205880B2 (en) | 2003-11-25 | 2007-04-17 | Sharp Kabushiki Kaisha | Trimmer impedance component, semiconductor device and trimming method |
| CN112530936A (zh) * | 2020-11-25 | 2021-03-19 | 清华大学 | 集成电路细致修调电阻阵列版图结构 |
| CN113119329A (zh) * | 2019-12-30 | 2021-07-16 | 苏州阿特斯阳光电力科技有限公司 | 晶体硅的切割方法和切割装置 |
-
1996
- 1996-06-11 JP JP14952796A patent/JP3570086B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1003217A2 (en) * | 1998-11-06 | 2000-05-24 | Matsushita Electric Industrial Co., Ltd. | Regulating resistor network, semiconductor device including the resistor network, and method for fabricating the device |
| EP1003217A3 (en) * | 1998-11-06 | 2001-03-14 | Matsushita Electric Industrial Co., Ltd. | Regulating resistor network, semiconductor device including the resistor network, and method for fabricating the device |
| US6649463B2 (en) | 1998-11-06 | 2003-11-18 | Matsushita Electric Industrial Co., Ltd. | Regulating resistor network, semiconductor device including the resistor network, and method for fabricating the device |
| US7205880B2 (en) | 2003-11-25 | 2007-04-17 | Sharp Kabushiki Kaisha | Trimmer impedance component, semiconductor device and trimming method |
| JP2007019186A (ja) * | 2005-07-06 | 2007-01-25 | Seiko Epson Corp | 終端抵抗を備えたインターフェース回路並びにそれを内蔵した集積回路装置及び電子機器 |
| JP2007017399A (ja) * | 2005-07-11 | 2007-01-25 | Seiko Epson Corp | バンプを有する集積回路装置内の抵抗値測定方法及び抵抗値調整方法並びに集積回路装置及び電子機器 |
| JP4604887B2 (ja) * | 2005-07-11 | 2011-01-05 | セイコーエプソン株式会社 | バンプを有する集積回路装置及び電子機器 |
| CN113119329A (zh) * | 2019-12-30 | 2021-07-16 | 苏州阿特斯阳光电力科技有限公司 | 晶体硅的切割方法和切割装置 |
| CN112530936A (zh) * | 2020-11-25 | 2021-03-19 | 清华大学 | 集成电路细致修调电阻阵列版图结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3570086B2 (ja) | 2004-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0780851B1 (en) | A semiconductor IC chip with electrically adjustable resistor structures | |
| JPH09331021A (ja) | 抵抗回路及びその調整方法 | |
| US20070054199A1 (en) | Semiconductor device manufacturing method, wafer and reticle | |
| EP0720023A1 (en) | Test method for power integrated devices | |
| JPH05198637A (ja) | 半導体集積回路及びそのテスト方法 | |
| JP2003243513A (ja) | 抵抗回路 | |
| JPH08204582A (ja) | 半導体集積回路 | |
| US7667449B2 (en) | Constant current supply circuit capable of being trimmed | |
| JPH0422026B2 (ja) | ||
| EP0335634A2 (en) | Integrated circuit incorporating a voltage detector circuit | |
| JP2002204148A (ja) | 遅延回路および該遅延回路を用いたウェーハテスト回路 | |
| JPH02291714A (ja) | 集積回路 | |
| JP3727788B2 (ja) | 電流検出回路 | |
| US20020072132A1 (en) | Semiconductor integrated circuit | |
| RU1819352C (ru) | Способ отбраковки ненадежных КМОП ИС | |
| JPH01225134A (ja) | 半導体集積回路の製造方法 | |
| JPH0567683A (ja) | 識別回路 | |
| JPH0786521A (ja) | 半導体装置の特性トリミング方法 | |
| JPS63124443A (ja) | 半導体装置 | |
| JPH0547934A (ja) | 大規模集積回路の製造方法 | |
| JPH0475358A (ja) | 半導体ウェーハ | |
| JPH0777561A (ja) | 半導体集積回路装置及び内部回路検査方法 | |
| JP2880714B2 (ja) | 集積回路 | |
| JPS59101931A (ja) | 電子回路 | |
| JPH0314230B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040614 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |