JP3570086B2 - 抵抗回路及びその調整方法 - Google Patents

抵抗回路及びその調整方法 Download PDF

Info

Publication number
JP3570086B2
JP3570086B2 JP14952796A JP14952796A JP3570086B2 JP 3570086 B2 JP3570086 B2 JP 3570086B2 JP 14952796 A JP14952796 A JP 14952796A JP 14952796 A JP14952796 A JP 14952796A JP 3570086 B2 JP3570086 B2 JP 3570086B2
Authority
JP
Japan
Prior art keywords
circuit
resistor
resistance
connection line
resistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14952796A
Other languages
English (en)
Other versions
JPH09331021A (ja
Inventor
祐司 山中
純 船木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP14952796A priority Critical patent/JP3570086B2/ja
Publication of JPH09331021A publication Critical patent/JPH09331021A/ja
Application granted granted Critical
Publication of JP3570086B2 publication Critical patent/JP3570086B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【0001】
【発明の属する詳細な説明】
本発明は抵抗回路及びその調整方法に係り、特に、内部回路に接続される抵抗値を可変できる抵抗回路及びその調整方法に関する。
【0002】
【従来の技術】
IC(Integrated circuit)などの半導体チップの内部回路に用いられる抵抗としては一般に拡散抵抗、ポリシリコン抵抗などが知られている。この拡散抵抗やポリシリコン抵抗はチップ毎にばらつきが生じ易く、均一な特性を得ることはできない。そこで、半導体装置の特性を均一にするために、レーザ光により切断可能な調整用の抵抗回路を搭載した半導体装置が開発されいる。このような半導体装置では内部回路の信号を検出し、その検出結果に応じて抵抗を切断するいわゆるレーザトリミングにより抵抗値の調整が行われている。
【0003】
図4に従来の半導体装置の構成図示す。
従来のこの種の半導体装置11は、内部回路12及び調整用抵抗回路13を有してなる。抵抗調整用抵抗回路13は所定の抵抗値の抵抗R11〜R16を並列に接続するとともに、その両端を短絡する短絡線L11により構成されている。第2〜第6の抵抗R12〜R16はそれぞれに切断可能に形成された接続線L12〜L16を介して接続されている。短絡線L11及び接続線L12〜L16はアルミ配線などをチップの表面に表出させ、レーザ光により切断可能な構成とされている。
【0004】
調整用抵抗回路13は内部回路12の抵抗に直列に接続されており、短絡又は抵抗R11〜R16を接続することにより抵抗値を可変できる構成とされている。
調整用抵抗回路13の調整は内部回路12の信号を検出し、検出した信号に応じて短絡線L11、接続線L12〜L16上の所定の切断位置P11〜P16にレーザ光を照射することにより短絡線L11、接続線L12〜L16を切断することにより行われる。
【0005】
例えば、抵抗値0は短絡線L11及び接続線L12〜L16は切断せず、調整用抵抗回路13を短絡状態とすることにより実現される。また、短絡線L11を切断することにより、抵抗R11〜R16が並列に接続された構成とされるため、抵抗R11〜R16の抵抗値をすべてRとすると、合成抵抗R/6を実現できる。
【0006】
さらに、短絡線L11及び接続線L12の2カ所を切断すると、5つの抵抗R11,R13,R14,R15,R16が並列に接続された構成とされるため、合成抵抗R/5を実現できる。
また、短絡線L11及び接続線L12,L13の3カ所を切断すると、4つの抵抗R11,R14,R15,R16が並列に接続された構成とされるため、合成抵抗R/4を実現できる。さらに、短絡線L11及び接続線L12,L13,L14の4カ所を切断すると、3つの抵抗R11,R15,R16が並列に接続された構成とされるため、合成抵抗R/3を実現できる。
【0007】
また、短絡線L11及び接続線L12,L13,L14,L15の5カ所を切断すると、2つの抵抗R11,R16が並列に接続された構成とされるため、合成抵抗R/2を実現できる。さらに、短絡線L11及び接続線L12,L13,L14,L15,L16の6カ所を切断すると、1つの抵抗R11だけが接続された構成とされるため、合成抵抗Rを実現できる。
【0008】
図5に従来の切断箇所に対する合成抵抗の関係を示す図を示す。図5に示すように従来は接続線を0〜6本切断することにより、7段階の調整を実現していた。
【0009】
【発明が解決しようとする課題】
しかるに、従来の半導体装置では、複数の抵抗を並列に接続し、各抵抗に切断可能に接続線が設けられ、抵抗値を調整する場合、接続線を選択的に切断することにより調整を行う構成であったため、抵抗値を調整する場合、図5に示すように短絡線を切断するとともに、抵抗値が大きくなるに従って、切断する抵抗の数が増加し、切断箇所が増加し、量産時のスループットが低下するなどの問題点があった。
【0010】
本発明は上記の点に鑑みてなされたもので、抵抗値の調整を効率よく行える抵抗回路及びその調整方法を提供することを目的とする。
【0011】
【課題を解決するための手段】
本願発明の請求項1は、nを3以上の自然数としたとき、互いに並列に接続された第1〜第nの抵抗を内部回路に接続して、内部回路に接続される抵抗を調整する抵抗回路において、iを(n−2)以下の自然数としたとき、第1〜第nの抵抗を接続する接続線を、第iの抵抗と第iの抵抗に隣接する第(i+1)の抵抗との接続点と、第(i+1)の抵抗に隣接する第(i+2)の抵抗との間の接続線を切断可能としたことを特徴とする。
【0013】
請求項2は、第1〜第nの抵抗に並列に接続され、第1〜第nの抵抗を短絡する短絡線を有することを特徴とする。
【0014】
請求項3は、nを3以上の自然数としたとき、互いに並列に接続された第1〜第nの抵抗を接続する接続線のうち、iを(n−2)以下の自然数としたとき、第iの抵抗と該第iの抵抗に隣接する第(i+1)の抵抗との接続点と、該第(i+1)の抵抗に隣接する第(i+2)の抵抗との接続点との間の接続線の零箇所又は一箇所を切断して、該内部回路に接続される抵抗を調整する抵抗回路の調整方法であって、内部回路の信号の状態を検出する検出手順と、検出手順で検出された内部回路の信号の状態に応じて切断可能とされた接続線を切断する切断手順とを有することを特徴とする。
【0016】
抵抗回路は、第1〜第nの抵抗を短絡させる短絡線を有し、切断手順は、検出手順で検出された前記内部回路の信号の状態に応じて前記短絡線を切断又は非切断状態とする第1の切断手順と、検出手順で検出された内部回路の信号の状態に応じて切断可能とされた接続線のうち零箇所又は一箇所を切断する第2の切断手順とを有することを特徴とする。
【0017】
本発明によれば、切断可能とされた接続線の0〜2箇所を切断することにより、抵抗の調整を行うことができ、よって、製造時のスループットを向上させることができる。
【0018】
【発明の実施の形態】
図1に本発明の一実施例の構成図を示す。
本実施例の半導体装置1は、信号を処理する内部回路2及び内部回路2に接続され、内部回路2で信号処理に用いられる基準電圧などの調整を行うための調整用抵抗値を設定する調整用抵抗回路3を有する。
【0019】
内部回路2は、増幅回路等を内蔵し、たとえば、増幅回路を構成するトランジスタのバイアス回路に調整用抵抗回路3が接続される。内部回路2の基準電圧回路は、調整用抵抗回路3の抵抗値に応じてトランジスタのバイアス電圧が調整され、出力信号レベル等が調整される。
【0020】
調整用抵抗回路3は、6個の抵抗R1 〜R6 、抵抗R1 〜R6 を接続する接続線L2 〜L6 、短絡線L1 から構成される。調整用抵抗回路3を構成する第1の抵抗R1 は、一端が端子Ta に接続され、他端が切断可能に形成された第2の接続線L2 の一端に接続される。
【0021】
第2の抵抗R2 は、一端が端子Ta に接続され、他端が第1の抵抗R1 と第2の接続線L2 の一端との接続点に接続され、第1の抵抗R1 と並列回路を構成している。第3の抵抗R3 は、一端が端子Ta に接続され、他端が第2の接続線L2 の他端に接続されるとともに、切断可能に形成された第3の接続線L3 の一端に接続される。
【0022】
また、第4の抵抗R4 は一端が端子Ta に接続され、他端が第3の接続線L3 の他端に接続されるとともに、断線可能に形成された第4の接続線L4 の一端にに接続される。第5の抵抗R5 は、一端が端子Ta に接続され、他端が第4の接続線L4 の他端に接続されるとともに、断線可能に構成された第5の接続線L5 の一端に接続される。
【0023】
さらに、第6の抵抗R6 は、一端が端子Ta に接続され、他端が切断可能に形成された第6の接続線L6 を介して第5の接続線L5 及び端子Tb に接続される。端子Tb は第5及び第6の接続線L5 ,L6 の接続点に接続される。また、端子Ta と端子Tb とは切断可能に形成された第1の接続線L1 により短絡されている。
【0024】
端子Ta 及び端子Tb は、内部回路2に接続され、調整用抵抗回路3を内部回路2に接続する。
第1〜第6の接続線L1 〜L6 はアルミ配線などよりなり、半導体装置1のチップの表面に表出して形成されており、調整時に調整装置4から照射されるレーザートリミング用のレーザー光により容易に切断可能な構成とされている。調整装置4は内部回路2の信号レベルなどを検出し、検出した信号レベルに応じてレーザ光を第1〜第6の接続線L1 〜L6 上に設定された切断位置P1 〜P6 に選択的に照射し、第1〜第6の接続線L1 〜L6 を選択的に切断する。
【0025】
切断位置P1 は第1の接続線L1 の切断位置、切断位置P2 は第6の接続線L6 の切断位置、切断位置P3 は第2の接続線L2 の切断位置、切断位置P4 は第3の接続線L3 の切断位置、切断位置P5 は第4の接続線L4 の切断位置、切断位置P6 は第5の接続線L5 の切断位置を示す。
【0026】
調整用抵抗回路3は第1の接続線L1 が接続されている場合には、端子Ta と端子Tb との間が短絡状態となるため抵抗値は0となる。
また、第1の接続線L1 を切断すると、端子Ta と端子Tb との間には第1〜第6の抵抗R1 〜R6 が並列に接続されるため、第1〜第6の抵抗をR1 〜R6 の抵抗値をRとすると、合成抵抗R0 はR/6となる。
【0027】
また、第1の接続線L1 及び第6の接続線L6 を切断すると、端子Ta と端子Tb との間には第1〜第5の抵抗R1 〜R5 の5つの抵抗が並列に接続されるため、その合成抵抗R0 はR/5となる。
さらに、第1の接続線L1 及び第2の接続線L2 を切断すると、端子Ta と端子Tb との間には第3〜第6の抵抗R3 〜R6 の4つの抵抗が並列に接続されるため、その合成抵抗R0 はR/4となる。
【0028】
また、第1の接続線L1 及び第3の接続線L3 を切断すると、端子Ta と端子Tb との間には第4〜第6の抵抗R4 〜R6 の3つの抵抗が並列に接続されるため、その合成抵抗R0 はR/3となる。
さらに、第1の接続線L1 及び第4の接続線L4 を切断すると、端子Ta と端子Tb との間には第5〜第6の抵抗R5 〜R6 の2つの抵抗が並列に接続されるため、その合成抵抗R0 はR/2となる。
【0029】
また、第1の接続線L1 及び第5の接続線L5 を切断すると、端子Ta と端子Tb との間には第6の抵抗R6 だけが接続されるため、その抵抗R0 はRとなる。
このように、第1〜第6の接続線L1 〜L6 を切断することにより、端子Ta と端子Tb との間の抵抗値を可変できる。
【0030】
図2に本発明の一実施例の切断箇所と合成抵抗との関係を示す図を示す。
図2に示すように第1〜第6の接続線L1 〜L6 のうち0〜2本の接続線を切断することにより、端子Ta と端子Tb との間の抵抗を0,R/6,R/5,R/4,R/3,R/2,Rから選択的に設定できる。
【0031】
次に半導体装置1の調整動作について説明する。
半導体装置1は、調整時には調整装置4に装着される。調整装置4は半導体装置1の検査端子Tc 等にプローブが接続され、内部回路2の信号の状態を検出する。調整装置4は、内部回路2の状態に応じてレーザー光を予め第1〜第6の接続線L1 〜L6 上に設定された切断位置P1 〜P6に選択的に照射し、第1〜第6の接続線L1 〜L6 を選択的に切断する。
【0032】
例えば、調整用抵抗回路3が内部回路2のバイアス用抵抗に直列に接続され、検査端子Tc にはバイアス電圧が出力され、調整用抵抗回路3の抵抗値が増加するほどバイアス電圧が上昇するものとすると、調整装置4は、バイアス電圧を検出し、バイアス電圧が設定値V0 と設定値V0 にもっとも近接した第1の規定値V1 との間にある時には、調整を行う必要はないので、第1〜第6の接続線L1 〜L6 の切断は行わず、調整用抵抗回路3を短絡した状態とし、調整用抵抗回路3の抵抗値を0とし、内部回路2に予め設定された抵抗によってバイアス電圧を発生させる。
【0033】
また、調整装置4は、検査端子Tc から検出されるバイアス電圧が第1の規定値V1 と第2の規定値V2 (<V1)との間にある時には、調整用抵抗回路3の抵抗値R0 を大きくする必要がある。そこで、レーザ光を第1の切断位置P1 に照射して端子Ta と端子Tb とを短絡していた第1の接続線L1 を切断する。
【0034】
第1の接続線L1 を切断することにより調整用抵抗回路3の抵抗は第1〜第6の抵抗R1 〜R6 の合成抵抗となる抵抗値R/6となる。このため、内部回路2には調整用抵抗回路3の合成抵抗R0 =R/6が付加され、バイアス電圧を上昇させ、バイアス電圧を設定値V0 と第1の規定値V1 との間の許容範囲内に設定する。
【0035】
さらに、調整装置4は、検査端子Tc から検出されるバイアス電圧が第2の規定値V2 と第3の規定値V3 (<V2 )との間にあるときには、調整用抵抗回路3の抵抗値R0 をさらに大きくしバイアス電圧を上昇させ設定値V0 と第1の規定値V1 との間の許容範囲内に収まるようにする必要がある。そこで、調整装置4はレーザ光を第1の切断位置P1 に照射して端子Ta と端子Tb とを短絡していた第1の接続線L1 を切断するとともに、レーザ光を第2の切断位置P2 に照射して第6の接続線L6 を切断する。
【0036】
第1の接続線L1 及び第6の接続線L6 を切断することにより、第6の抵抗R6 が切断される。調整用抵抗回路3が第6の抵抗R6 を切断されることにより、第1〜第5の抵抗R1 〜R5 の並列回路が構成され、合成抵抗R0 =R/5となる。このため、内部回路2には調整用抵抗回路3の合成抵抗R0 =R/5が付加され、電圧が上昇し、電圧を設定値V0 と第1の規定値V1 との間の許容範囲内に設定する。
【0037】
また、調整装置4は、検査端子Tc から検出される電圧が第3の規定値V3 と第4の規定値V4 (<V3 )との間にあるときには、調整用抵抗回路3の抵抗値R0 をさらに大きくし電圧を上昇させ設定値V0 と第1の規定値V1 との間の許容範囲内に収まるようにする必要がある。そこで、調整装置4は、レーザ光を第1の切断位置P1 に照射して端子Ta と端子Tb とを短絡していた第1の接続線L1 を切断するとともに、レーザ光を第3の切断位置P3 に照射して第2の接続線L2 を切断する。
【0038】
第1及び第3の接続線L1 ,L3 が切断されることにより、第1及び第2の抵抗R1 ,R2 が切断される。調整用抵抗回路3は第1及び第2の抵抗R1 ,R2 が切断されることにより、第3〜第6の抵抗R3 〜R6 により並列回路が構成され、その合成抵抗R0 はR/4となる。このため、内部回路2には調整用抵抗回路3の合成抵抗R0 =R/4が付加され、さらに大きくバイアス電圧を上昇させ、バイアス電圧を設定値V0 と第1の規定値V1 との間の許容範囲内に設定する。
【0039】
また、調整装置4は、検査端子Tc から検出されるバイアス電圧が第4の規定値V4 と第5の規定値V5 (<V4 )との間にあるときには、調整用抵抗回路3の抵抗値R0 をさらに大きくしバイアス電圧を上昇させ設定値V0 と第1の規定値V1 との間の許容範囲内に収まるようにする必要がある。そこで、調整装置4は、レーザ光を第1の切断位置P1 に照射して端子Ta と端子Tb とを短絡していた第1の接続線L1 を切断するとともに、レーザ光を第4の切断位置P4 に照射して第3の接続線L3 を切断する。
【0040】
第1及び第4の接続線L1 ,L4 が切断されることにより、第1〜第3の抵抗R1 〜R3 が切断される。調整用抵抗回路3は第1〜第3の抵抗R1 〜R3 が切断されることにより、第4〜第6の抵抗R4 〜R6 により並列回路が構成され、その合成抵抗R0 はR/3となる。このため、内部回路2には調整用抵抗回路3の合成抵抗R0 =R/3が付加され、さらに大きくバイアス電圧を上昇させ、バイアス電圧を設定値V0 と第1の規定値V1 との間の許容範囲内に設定する。
【0041】
また、調整装置4は、検査端子Tc から検出されるバイアス電圧が第5の規定値V5 と第6の規定値V6 (<V5 )との間にあるときには、調整用抵抗回路3の抵抗値R0 をさらに大きくしバイアス電圧を上昇させ設定値V0 と第1の規定値V1 との間の許容範囲内に収まるようにする必要がある。そこで、調整装置4は、レーザ光を第1の切断位置P1 に照射して端子Ta と端子Tb とを短絡していた第1の接続線L1 を切断するとともに、レーザ光を第5の切断位置P5 に照射して第4の接続線L4 を切断する。
【0042】
第1及び第4の接続線L1 ,L4 が切断されることにより、第1〜第4の抵抗R1 〜R4 が切断される。調整用抵抗回路3は第1〜第4の抵抗R1 〜R4 が切断されることにより、第5〜第6の抵抗R5 〜R6 により並列回路が構成され、その合成抵抗R0 はR/2となる。このため、内部回路2には調整用抵抗回路3の合成抵抗R0 =R/2が付加され、さらに大きくバイアス電圧を上昇させ、バイアス電圧を設定値V0 と第1の規定値V1 との間の許容範囲内に設定する。
【0043】
また、調整装置4は、検査端子Tc から検出されるバイアス電圧が第6の規定値V6 と第7の規定値V7 (<V6 )との間にあるときには、調整用抵抗回路3の抵抗値R0 をさらに大きくしバイアス電圧を上昇させ設定値V0 と第1の規定値V1 との間の許容範囲内に収まるようにする必要がある。そこで、調整装置4は、レーザ光を第1の切断位置P1 に照射して端子Ta と端子Tb とを短絡していた第1の接続線L1 を切断するとともに、レーザ光を第6の切断位置P6 に照射して第5の接続線L6 を切断する。
【0044】
第1及び第5の接続線L1 ,L5 が切断されることにより、第1〜第5の抵抗R1 〜R5 が切断される。調整用抵抗回路3は第1〜第5の抵抗R1 〜R5 が切断されることにより、端子Ta と端子Tb との間には第6の抵抗R6 だけが接続され、合成抵抗R0 はRとなる。このため、内部回路2には調整用抵抗回路3の合成抵抗R0 =Rが付加され、さらに大きくバイアス電圧を上昇させ、バイアス電圧を設定値V0 と第1の規定値V1 との間の許容範囲内に設定する。
【0045】
また、調整装置4は、検査端子Tc から検出されるバイアス電圧が第7の規定値V7 以下のときには、調整用抵抗回路3では調整不可能であるため、不要である旨の表示・警報を行い、レーザショットは行わない。
以上により、内部回路2に発生するバイアス電圧を設定値V0 と第1の規定値V1 との間の許容範囲内に設定でき、半導体装置1のばらつきを補正できる。
【0046】
本実施例によれば、調整用抵抗回路3の抵抗値を調整するときには、第1〜第6の接続線L1 〜L6 のうち0〜2本を切断するだけで、所望の抵抗値を得ることができるため、接続線の切断(レーザトリミング)を必要最小限の回数で行え、効率よく抵抗値の補正が行える。したがって、製品のスループットが向上できる。
【0047】
なお、本実施例の調整用抵抗回路3は6個の抵抗及び切断可能に形成された6本の接続線により0,R/6,R/5,R/4,R/3,R/2,Rの7つの調整抵抗値を実現したが、これに限ることはなく、図3に示すようにN個の抵抗R1 〜RN 及び切断可能に形成されたN本の接続線により(N+1)個の抵抗値を設定可能とすることもできる。
【0048】
図3は図1の調整用抵抗回路3と同様に第1の抵抗R1 は、一端が端子Ta に接続され、他端が切断可能に形成された第2の接続線L2 の一端に接続される。第2の抵抗R2 は、一端が端子Ta に接続され、他端が第1の抵抗R1 と第2の接続線L2 の一端との接続点に接続され、第1の抵抗R1 と並列回路を構成している。第3の抵抗R3 は、一端が端子Ta に接続され、他端が第2の接続線L2 の他端に接続されるとともに、切断可能に形成された第3の接続線L3 の一端に接続される。
【0049】
同様に第4の抵抗R4 〜RN−1 が接続され、さらに、第Nの抵抗RN は一端が端子Ta に接続され、他端が切断可能に形成された第Nの接続線LN を介して第N−1の接続線LN−1 及び端子Tb に接続される。端子Tb は第N−1及び第Nの接続線LN−1 ,LN の接続点に接続される。また、端子Ta と端子Tb とは切断可能に形成された第1の接続線L1 により短絡されている。
【0050】
端子Ta 及び端子Tb は、内部回路2に接続され、調整用抵抗回路3は内部回路2に接続される。
第1〜第Nの接続線L1 〜LN はアルミ配線などよりなり、半導体装置1のチップの表面に表出して形成されており、調整時に調整装置4から照射されるレーザートリミング用のレーザー光により容易に切断可能な構成とされている。調整装置4は内部回路2の信号レベルなどを検出し、検出した信号レベルに応じてレーザ光を第1〜第Nの接続線L1 〜LN 上に設定された切断位置P1 〜PN に選択的に照射し、第1〜第Nの接続線L1 〜LN を選択的に切断する。
【0051】
切断位置P1 は第1の接続線L1 の切断位置、切断位置P2 は第Nの接続線LN の切断位置、切断位置P3 は第2の接続線L2 の切断位置、切断位置P4 は第3の接続線L3 の切断位置、切断位置P5 は第4の接続線L4 の切断位置・・・・・切断位置PN−2 は第N−3の接続線LN−3 の切断位置、切断位置PN−1 は第N−2の接続線LN−2 の切断位置, 切断位置PN は第N−1の接続線LN−1 の切断位置を示す。
【0052】
第1の接続線L1 が接続されている場合には、端子Ta と端子Tb との間が短絡状態となるため抵抗値は0となる。
また、第1の接続線L1 を切断すると、端子Ta と端子Tb との間には第1〜第Nの抵抗R1 〜RN が並列に接続されるため、第1〜第Nの抵抗R1 〜RN の抵抗値をRとすると、合成抵抗R0 はR/Nとなる。
【0053】
また、第1の接続線L1 及び第Nの接続線LN を切断すると、端子Ta と端子Tb との間には第1〜第N−1 の抵抗R1 〜RN−1 のN−1 個の抵抗が並列に接続されるため、その合成抵抗R0 はR/(N−1)となる。
さらに、第1の接続線L1 及び第2の接続線L2 を切断すると、端子Ta と端子Tb との間には第3〜第6の抵抗R3 〜R6 の4つの抵抗が並列に接続されるため、その合成抵抗R0 はR/(N−2)となる。
【0054】
また、第1の接続線L1 及び第3の接続線L3 を切断すると、端子Ta と端子Tb との間には第4〜第Nの抵抗R4 〜RN のN−3 個の抵抗が並列に接続されるため、その合成抵抗R0 はR/(N−3)となる。
同様に、第1の接続線L1 及び第N−2 の接続線LN−2 を切断すると、端子Ta と端子Tb との間には第N−2 及び第N−1 の抵抗RN−1 ,RN の2つの抵抗が並列に接続されるため、その合成抵抗R0 はR/2となる。
【0055】
また、第1の接続線L1 及び第N−1 の接続線LN−1 を切断すると、端子Ta と端子Tb との間には第Nの抵抗RN だけが接続されるため、その抵抗R0 はRとなる。
このように、第1〜第Nの接続線L1 〜LN を切断することにより、端子Ta と端子Tb との間の抵抗値を0〜Rの範囲でN+1段階に可変できる。しかも、切断する切断位置はN個から0〜2個を選択的に切断すればよく、電圧などの補正を効率よく行える。
【0056】
なお、上記実施例では接続線の切断をレーザー光線により行っているが、要は接続線を選択的に切断できる手段であればこれに限られるものではない。
【0057】
【発明の効果】
上述の如く、本発明によれば、切断可能とされた接続線の0〜2箇所を切断することにより、抵抗の調整を行うことができ、よって、製造時のスループットを向上させることができる等の特長を有する。
【図面の簡単な説明】
【図1】本発明の一実施例の構成図である。
【図2】本発明の一実施例の動作説明図である。
【図3】本発明の他の実施例の構成図である。
【図4】従来の一例の構成図である。
【図5】従来の一例の動作説明図である。
【符号の説明】
1 半導体装置
2 内部回路
3 抵抗値調整回路
4 調整装置
R1 〜R6 第1〜第6の抵抗
L1 〜L6 第1〜第6の接続線
P1 〜P6 第1〜第6の切断部分
Tc 検出端子

Claims (4)

  1. nを3以上の自然数としたとき、互いに並列に接続された第1〜第nの抵抗を内部回路に接続して、該内部回路に接続される抵抗を調整する抵抗回路において、
    iを(n−2)以下の自然数としたとき、前記第1〜第nの抵抗を接続する接続線を、第iの抵抗と該第iの抵抗に隣接する第(i+1)の抵抗との接続点と、該第(i+1)の抵抗に隣接する第(i+2)の抵抗との間の接続線を切断可能としたことを特徴とする抵抗回路。
  2. 前記第1〜第nの抵抗に並列に接続され、前記第1〜第nの抵抗を短絡する短絡線を有することを特徴とする請求項1記載の抵抗回路。
  3. nを3以上の自然数としたとき、互いに並列に接続された第1〜第nの抵抗を接続する接続線のうち、iを(n−2)以下の自然数としたとき、第iの抵抗と該第iの抵抗に隣接する第(i+1)の抵抗との接続点と、該第(i+1)の抵抗に隣接する第(i+2)の抵抗との接続点との間の接続線の零箇所又は一箇所を切断して、該内部回路に接続される抵抗を調整する抵抗回路の調整方法であって、
    前記内部回路の信号の状態を検出する検出手順と、
    前記検出手順で検出された前記内部回路の信号の状態に応じて前記切断可能とされた接続線を切断する切断手順とを有することを特徴とする抵抗回路の調整方法。
  4. 前記抵抗回路は、前記第1〜第nの抵抗を短絡させる短絡線を有し、
    前記切断手順は、前記検出手順で検出された前記内部回路の信号の状態に応じて前記短絡線を切断又は非切断状態とする第1の切断手順と、
    前記検出手順で検出された前記内部回路の信号の状態に応じて前記切断可能とされた接続線のうち零箇所又は一箇所を切断する第2の切断手順とを有することを特徴とする請求項3記載の抵抗回路の調整方法。
JP14952796A 1996-06-11 1996-06-11 抵抗回路及びその調整方法 Expired - Fee Related JP3570086B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14952796A JP3570086B2 (ja) 1996-06-11 1996-06-11 抵抗回路及びその調整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14952796A JP3570086B2 (ja) 1996-06-11 1996-06-11 抵抗回路及びその調整方法

Publications (2)

Publication Number Publication Date
JPH09331021A JPH09331021A (ja) 1997-12-22
JP3570086B2 true JP3570086B2 (ja) 2004-09-29

Family

ID=15477092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14952796A Expired - Fee Related JP3570086B2 (ja) 1996-06-11 1996-06-11 抵抗回路及びその調整方法

Country Status (1)

Country Link
JP (1) JP3570086B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW429382B (en) 1998-11-06 2001-04-11 Matsushita Electric Ind Co Ltd Regulating resistor, semiconductor equipment and its production method
JP2005158936A (ja) 2003-11-25 2005-06-16 Sharp Corp 調整インピーダンス素子、半導体装置及びトリミング方法
JP4561504B2 (ja) * 2005-07-06 2010-10-13 セイコーエプソン株式会社 終端抵抗を備えたインターフェース回路並びにそれを内蔵した集積回路装置及び電子機器
JP4604887B2 (ja) * 2005-07-11 2011-01-05 セイコーエプソン株式会社 バンプを有する集積回路装置及び電子機器
CN113119329B (zh) * 2019-12-30 2023-04-25 苏州阿特斯阳光电力科技有限公司 晶体硅的切割方法和切割装置
CN112530936B (zh) * 2020-11-25 2022-03-18 清华大学 集成电路细致修调电阻阵列版图结构

Also Published As

Publication number Publication date
JPH09331021A (ja) 1997-12-22

Similar Documents

Publication Publication Date Title
JP3570086B2 (ja) 抵抗回路及びその調整方法
JP3463628B2 (ja) スルーレート調整可能な出力回路を備えた半導体回路およびその調整方法ならびに自動調整装置
JP5168927B2 (ja) 半導体装置およびそのトリミング方法
JP2003037179A (ja) 抵抗回路並びにそれを用いた電圧検出回路及び定電圧発生回路
JP2987302B2 (ja) 電流検知抵抗器及びその調整方法
JP2003075477A (ja) 電圧検出回路
US20030079900A1 (en) Adjustable line length
EP0335634A2 (en) Integrated circuit incorporating a voltage detector circuit
JP2769517B2 (ja) 混成集積回路の製造方法
JP3509412B2 (ja) インピーダンス調整回路
JP2880714B2 (ja) 集積回路
JPS5851550A (ja) フアンクシヨントリミング方法
JPH09312205A (ja) ファンクショントリミング方法及びファンクショントリミング装置
JPH0786521A (ja) 半導体装置の特性トリミング方法
JPH10223836A (ja) 半導体集積回路のトリミングパターン
KR20010026365A (ko) 온도 보상용 트리밍장치
JPH08340215A (ja) 圧電発振器及びその製造方法
JPH0533538B2 (ja)
KR0148689B1 (ko) 전압 조절기
JPH0594905A (ja) 抵抗体トリミング方法
JP2002204148A (ja) 遅延回路および該遅延回路を用いたウェーハテスト回路
JPH05289758A (ja) ボルテージ・レギュレータの出力電圧調整方法
JPH0141242B2 (ja)
JPH01225134A (ja) 半導体集積回路の製造方法
JPH0314230B2 (ja)

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040614

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100702

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100702

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110702

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120702

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120702

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees