JPH0314230B2 - - Google Patents
Info
- Publication number
- JPH0314230B2 JPH0314230B2 JP282985A JP282985A JPH0314230B2 JP H0314230 B2 JPH0314230 B2 JP H0314230B2 JP 282985 A JP282985 A JP 282985A JP 282985 A JP282985 A JP 282985A JP H0314230 B2 JPH0314230 B2 JP H0314230B2
- Authority
- JP
- Japan
- Prior art keywords
- trimming
- chip
- circuit
- wafer
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000009966 trimming Methods 0.000 claims description 50
- 239000004065 semiconductor Substances 0.000 claims description 13
- 235000012431 wafers Nutrition 0.000 description 16
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000005488 sandblasting Methods 0.000 description 2
- 238000007664 blowing Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体装置に関するものであり、ト
リミングによる歩止まりの高い半導体装置を提供
するものである。
リミングによる歩止まりの高い半導体装置を提供
するものである。
（従来の技術）
半導体集積回路（以下、ICという）の一種に、
第５図に示すようなオンチツプ恒温器付き基準電
圧回路がある。このICは、基準電圧回路の温度
を一定に維持し、基準電圧回路をその温度係数が
最も小さくなる範囲で使用することを目的とした
ものであり、その温度は、基準電圧回路の温度特
性に応じて例えば温度係数の極大点または極小点
に選ばれている。第５図において、SVは基準電
圧回路、CTは恒温器であり、これらの回路は同
一チツプ上に形成されている。恒温器CTにおい
て、Ｈは発熱抵抗などよりなる発熱部、Ｑ１，Ｑ
２はトランジスタ、Ra，Rsは抵抗、Ｃ１，Ｃ２
は定電流源である。トランジスタＱ１は発熱部Ｈ
を駆動するためのトランジスタであり、トランジ
スタＱ２は基準電圧回路SVの温度を検出するた
めのトランジスタである。抵抗Ra，Rsは発熱温
度の設定部を構成するもので、抵抗Rsの値を変
化させることによりトランジスタＱ２のベース電
位を変え、トランジスタタ２が導通となる温度を
変えて、恒温器CTの発熱温度を設定することが
できる。ここで、この設定温度は基準電圧回路
SVの設計値を基にして設定されるものであり、
例えば90℃程度に選ばれている。そこで、恒温器
CTは設定温度を一定（90℃）として設計され、
基準電圧回路SVと同じプロセスにより同時に形
成されることになる。
第５図に示すようなオンチツプ恒温器付き基準電
圧回路がある。このICは、基準電圧回路の温度
を一定に維持し、基準電圧回路をその温度係数が
最も小さくなる範囲で使用することを目的とした
ものであり、その温度は、基準電圧回路の温度特
性に応じて例えば温度係数の極大点または極小点
に選ばれている。第５図において、SVは基準電
圧回路、CTは恒温器であり、これらの回路は同
一チツプ上に形成されている。恒温器CTにおい
て、Ｈは発熱抵抗などよりなる発熱部、Ｑ１，Ｑ
２はトランジスタ、Ra，Rsは抵抗、Ｃ１，Ｃ２
は定電流源である。トランジスタＱ１は発熱部Ｈ
を駆動するためのトランジスタであり、トランジ
スタＱ２は基準電圧回路SVの温度を検出するた
めのトランジスタである。抵抗Ra，Rsは発熱温
度の設定部を構成するもので、抵抗Rsの値を変
化させることによりトランジスタＱ２のベース電
位を変え、トランジスタタ２が導通となる温度を
変えて、恒温器CTの発熱温度を設定することが
できる。ここで、この設定温度は基準電圧回路
SVの設計値を基にして設定されるものであり、
例えば90℃程度に選ばれている。そこで、恒温器
CTは設定温度を一定（90℃）として設計され、
基準電圧回路SVと同じプロセスにより同時に形
成されることになる。
ところで、このようにして形成されるウエハ状
態での各チツプの抵抗Ra，Rsの抵抗値に着目す
ると必ずしも均一ではなく、ICとしての特性も
ばらついていることが多い。
態での各チツプの抵抗Ra，Rsの抵抗値に着目す
ると必ずしも均一ではなく、ICとしての特性も
ばらついていることが多い。
そこで、ウエハ状態でこれら抵抗Ra，Rsに対
してトリミングを行い、抵抗値を調整してICと
しての特性を揃えることが行われている。
してトリミングを行い、抵抗値を調整してICと
しての特性を揃えることが行われている。
（発明が解決しようとする問題点）
しかし、このようにしてウエハ状態でトリミン
グを行つた場合にも、その後のチツプの切り出し
やパツケージなどの後工程において特性が変化し
て許容範囲を超えてしまうことがある。このよう
な後工程における特性変化を考慮してウエハ状態
でのトリミング値を補正することも行われてはい
るが、補正の過大、過小が発生することは避けら
れず、ICの製造歩止まりを低下させる一因にな
つている。
グを行つた場合にも、その後のチツプの切り出し
やパツケージなどの後工程において特性が変化し
て許容範囲を超えてしまうことがある。このよう
な後工程における特性変化を考慮してウエハ状態
でのトリミング値を補正することも行われてはい
るが、補正の過大、過小が発生することは避けら
れず、ICの製造歩止まりを低下させる一因にな
つている。
本発明は、このような点に着目したものであつ
て、その目的は、半導体ウエハに形成されている
半導体装置チツプおよびパツケージされた半導体
チツプに対するトリミングを精度良く行うことが
でき、高い歩止まりが得られる半導体装置を提供
することにある。
て、その目的は、半導体ウエハに形成されている
半導体装置チツプおよびパツケージされた半導体
チツプに対するトリミングを精度良く行うことが
でき、高い歩止まりが得られる半導体装置を提供
することにある。
（問題点を解決するための手段）
このような目的を達成する本発明は、チツプの
一部に、ウエハの状態で第１のトリミングを行う
ための第１のトリミング領域と、チツプをウエハ
から切り出してパツケージした状態で第２のトリ
ミングを行うための第２のトリミング領域とが設
けられたことを特徴とする。
一部に、ウエハの状態で第１のトリミングを行う
ための第１のトリミング領域と、チツプをウエハ
から切り出してパツケージした状態で第２のトリ
ミングを行うための第２のトリミング領域とが設
けられたことを特徴とする。
（実施例）
以下、図面を用いて詳細に説明する。
第１図は、本発明の一実施例の要部を示す構成
説明図であり、チツプの抵抗パターン例を示して
いる。第１図において、抵抗パターンとしては、
固定パターン領域RFと、ウエハの状態で第１の
トリミングが行われる第１のトリミング領域RT1
と、チツプをウエハから取り出してパツケージし
た状態で外部から第２のトリミングが行われる第
２のトリミング領域RT21〜RT23とが直列に接続
されるようにして形成されている。そして、第２
のトリミング領域RT21〜RT23の各両端にはパツ
ケージした状態で外部端子に接続するためのパツ
ドP1〜P4が接続されるとともにこれら各パツド
P1〜P4間にはザツプ（zap）用のツエナーダイオ
ードZD1〜ZD3が対応する第２のトリミング領域
RT21〜RT23と並列に接続されている。
説明図であり、チツプの抵抗パターン例を示して
いる。第１図において、抵抗パターンとしては、
固定パターン領域RFと、ウエハの状態で第１の
トリミングが行われる第１のトリミング領域RT1
と、チツプをウエハから取り出してパツケージし
た状態で外部から第２のトリミングが行われる第
２のトリミング領域RT21〜RT23とが直列に接続
されるようにして形成されている。そして、第２
のトリミング領域RT21〜RT23の各両端にはパツ
ケージした状態で外部端子に接続するためのパツ
ドP1〜P4が接続されるとともにこれら各パツド
P1〜P4間にはザツプ（zap）用のツエナーダイオ
ードZD1〜ZD3が対応する第２のトリミング領域
RT21〜RT23と並列に接続されている。
このような構成において、トリミングは次のよ
うにして行われる。
うにして行われる。
まず、ウエハの状態において、固定パターン領
域RFと第１のトリミング領域RT1と第２のトリ
ミング領域RT21〜RT23とが直列接続された抵抗
回路の抵抗値を測定する。そして、この直列抵抗
回路の抵抗値が許容範囲内の値になるように第１
のトリミング領域RT1に対してトリミングを行
う。なお、第１のトリミング領域RT1に対するト
リミングは、本実施例ではサンドブラストやレー
ザビームによる切り込みなどで行うようにする。
このようにして直列抵抗回路の抵抗値を許容範囲
内の値に調整した後、チツプをウエハから切り出
して第２図に示すようにパツケージする。次に、
このようにパツケージした状態でICとしての特
性を測定して許容範囲に対する誤差を求め、この
誤差を補正するのに必要な直列抵抗回路のトリミ
ング値を決定する。そして、第２のトリミング領
域RT21〜RT23からトリミング値に対応した１個
あるいは複数個のトリミング領域を選択し、選択
されたトリミング領域の両端間に外部端子から数
10Vの逆方向電圧を加えてツエナーダイオード
ZD1〜ZD3を選択的に短絡させる。これにより、
短絡されたツエナーダイオードZD1〜ZD3に対応
した第２のトリミング領域RT21〜RT23の抵抗値
だけ直列抵抗回路の抵抗値は小さくなり、直列抵
抗回路は所望の抵抗値に調整され、ICの特性も
許容範囲内に調整されることになる。なお、これ
らパツケージされたICの特性測定用端子やザツ
プ用端子を入出力用端子として共用することもで
きる。このような一連のトリミング手順の流れを
フローチヤートに示すと第３図のようになる。
域RFと第１のトリミング領域RT1と第２のトリ
ミング領域RT21〜RT23とが直列接続された抵抗
回路の抵抗値を測定する。そして、この直列抵抗
回路の抵抗値が許容範囲内の値になるように第１
のトリミング領域RT1に対してトリミングを行
う。なお、第１のトリミング領域RT1に対するト
リミングは、本実施例ではサンドブラストやレー
ザビームによる切り込みなどで行うようにする。
このようにして直列抵抗回路の抵抗値を許容範囲
内の値に調整した後、チツプをウエハから切り出
して第２図に示すようにパツケージする。次に、
このようにパツケージした状態でICとしての特
性を測定して許容範囲に対する誤差を求め、この
誤差を補正するのに必要な直列抵抗回路のトリミ
ング値を決定する。そして、第２のトリミング領
域RT21〜RT23からトリミング値に対応した１個
あるいは複数個のトリミング領域を選択し、選択
されたトリミング領域の両端間に外部端子から数
10Vの逆方向電圧を加えてツエナーダイオード
ZD1〜ZD3を選択的に短絡させる。これにより、
短絡されたツエナーダイオードZD1〜ZD3に対応
した第２のトリミング領域RT21〜RT23の抵抗値
だけ直列抵抗回路の抵抗値は小さくなり、直列抵
抗回路は所望の抵抗値に調整され、ICの特性も
許容範囲内に調整されることになる。なお、これ
らパツケージされたICの特性測定用端子やザツ
プ用端子を入出力用端子として共用することもで
きる。このような一連のトリミング手順の流れを
フローチヤートに示すと第３図のようになる。
第４図は、第５図における抵抗Rsの抵抗値を
調整するための第１図における第２のトリミング
領域に対応した部分の具体例を示す回路図であ
り、第５図と同一部分には同一符号を付けてい
る。第４図において、ZD4は定電圧を発生するツ
エナーダイオード、R1〜R5は抵抗Rsを構成する
抵抗回路、Tr1〜Tr3はトランジスタのPN接合を
利用するとともに抵抗R1〜R3にそれぞれ並列に
接続されたツエナーダイオード、T1〜T4はこれ
らツエナーダイオードTr1〜Tr3の両端を外部に
接続するための端子である。
調整するための第１図における第２のトリミング
領域に対応した部分の具体例を示す回路図であ
り、第５図と同一部分には同一符号を付けてい
る。第４図において、ZD4は定電圧を発生するツ
エナーダイオード、R1〜R5は抵抗Rsを構成する
抵抗回路、Tr1〜Tr3はトランジスタのPN接合を
利用するとともに抵抗R1〜R3にそれぞれ並列に
接続されたツエナーダイオード、T1〜T4はこれ
らツエナーダイオードTr1〜Tr3の両端を外部に
接続するための端子である。
このような構成において、端子T1〜T4を介し
て外部信号を加えてツエナーダイオードTr1〜
Tr3を選択的に短絡させることにより、抵抗回路
全体の抵抗値または分圧比を調整することができ
る。すなわち、基準電圧回路SVの設計値に基づ
く設定温度の標準的な値を90℃とすると、抵抗
RaおよびR1〜R5の抵抗値は、図示しない第１の
トリミング領域に対するトリミングを行つた後チ
ツプをウエハから切り出す状態において、ツエナ
ーダイオードTr1〜Tr3を全て短絡しない場合の
設定温度が90℃になるように設定されている。こ
こで、ツエナーダイオードTr1〜Tr3により短絡
される抵抗R1〜R3の値を適当に決めておくと、
ツエナーダイオードTr1〜Tr3を選択的に短絡さ
せることによつて前述の設定温度を90℃から任意
の幅で上下に変化させることができる。例えば、
抵抗R1のみを短絡した場合には設定温度は最大
限上昇し、抵抗R2およびR3を短絡した場合には
設定温度は最大限下降する。また、これらの組み
合わせにより、設定温度が上下する幅を調節する
ことができる。
て外部信号を加えてツエナーダイオードTr1〜
Tr3を選択的に短絡させることにより、抵抗回路
全体の抵抗値または分圧比を調整することができ
る。すなわち、基準電圧回路SVの設計値に基づ
く設定温度の標準的な値を90℃とすると、抵抗
RaおよびR1〜R5の抵抗値は、図示しない第１の
トリミング領域に対するトリミングを行つた後チ
ツプをウエハから切り出す状態において、ツエナ
ーダイオードTr1〜Tr3を全て短絡しない場合の
設定温度が90℃になるように設定されている。こ
こで、ツエナーダイオードTr1〜Tr3により短絡
される抵抗R1〜R3の値を適当に決めておくと、
ツエナーダイオードTr1〜Tr3を選択的に短絡さ
せることによつて前述の設定温度を90℃から任意
の幅で上下に変化させることができる。例えば、
抵抗R1のみを短絡した場合には設定温度は最大
限上昇し、抵抗R2およびR3を短絡した場合には
設定温度は最大限下降する。また、これらの組み
合わせにより、設定温度が上下する幅を調節する
ことができる。
このように、チツプに、ウエハ状態で第１のト
リミングを行うための第１トリミング領域と、チ
ツプをウエハから切り出してパツケージした状態
で第２のトリミングを行うための第２のトリミン
グ領域を設けることにより、チツプをウエハから
切り出した後の工程に起因する特性の変化を精度
良く補正することができ、ICの製造歩止まりを
高めることができる。
リミングを行うための第１トリミング領域と、チ
ツプをウエハから切り出してパツケージした状態
で第２のトリミングを行うための第２のトリミン
グ領域を設けることにより、チツプをウエハから
切り出した後の工程に起因する特性の変化を精度
良く補正することができ、ICの製造歩止まりを
高めることができる。
なお、上記実施例では、第１のトリミング領域
に対してサンドブラストやレーザビームによるト
リミングを行う例を示したが、第２のトリミング
領域と同様なザツプトリミングを行うようにして
もよい。
に対してサンドブラストやレーザビームによるト
リミングを行う例を示したが、第２のトリミング
領域と同様なザツプトリミングを行うようにして
もよい。
また、第２のトリミング領域は少なくとも１個
所設ければよい。
所設ければよい。
また、ザツプトリミングの代わりにヒユーズの
溶断によるヒユーズトリミングを用いてもよい
し、これらを併用してもよい。
溶断によるヒユーズトリミングを用いてもよい
し、これらを併用してもよい。
また、上記実施例では、オンチツプ恒温器付き
基準電圧回路の例について説明したが、温度セン
サICなど各種のICの製造に有効である。
基準電圧回路の例について説明したが、温度セン
サICなど各種のICの製造に有効である。
また、パツケージの形状はデイツプ形に限るも
のではなく、TO−５のようなものであつてもよ
い。
のではなく、TO−５のようなものであつてもよ
い。
（発明の効果）
以上説明したように、本発明によれば、半導体
ウエハに形成されている半導体装置チツプおよび
パツケージされている半導体装置チツプのトリミ
ングを精度良く行うことができ、高い歩止まりが
実現できる。
ウエハに形成されている半導体装置チツプおよび
パツケージされている半導体装置チツプのトリミ
ングを精度良く行うことができ、高い歩止まりが
実現できる。
第１図は本発明の一実施例の要部を示す構成説
明図、第２図はパツケージの具体例図、第３図は
本発明の半導体装置のトリミングの手順の一例を
示すフローチヤート、第４図は第５図の回路にお
ける第２トリミングの具体例を示す回路例図、第
５図は半導体集積回路の具体例を示す回路図であ
る。 RF……固定パターン領域、RT1……第１トリ
ミング領域、RT2〜RT23……第２トリミング領
域、P1〜P3……パツド、ZD1〜ZD3……ツエナー
ダイオード。
明図、第２図はパツケージの具体例図、第３図は
本発明の半導体装置のトリミングの手順の一例を
示すフローチヤート、第４図は第５図の回路にお
ける第２トリミングの具体例を示す回路例図、第
５図は半導体集積回路の具体例を示す回路図であ
る。 RF……固定パターン領域、RT1……第１トリ
ミング領域、RT2〜RT23……第２トリミング領
域、P1〜P3……パツド、ZD1〜ZD3……ツエナー
ダイオード。
Claims (1)
- １ チツプの一部に、ウエハの状態で第１のトリ
ミングを行うための第１のトリミング領域と、チ
ツプをウエハから切り出してパツケージした状態
で第２のトリミングを行うための第２のトリミン
グ領域とが設けられたことを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP282985A JPS61161749A (ja) | 1985-01-11 | 1985-01-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP282985A JPS61161749A (ja) | 1985-01-11 | 1985-01-11 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61161749A JPS61161749A (ja) | 1986-07-22 |
| JPH0314230B2 true JPH0314230B2 (ja) | 1991-02-26 |
Family
ID=11540303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP282985A Granted JPS61161749A (ja) | 1985-01-11 | 1985-01-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61161749A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009283506A (ja) * | 2008-05-19 | 2009-12-03 | Mitsumi Electric Co Ltd | 半導体装置、半導体集積回路装置及び半導体装置の電気的特性の調整方法 |
| JP6205238B2 (ja) * | 2013-10-25 | 2017-09-27 | エスアイアイ・セミコンダクタ株式会社 | 基準電圧発生装置 |
-
1985
- 1985-01-11 JP JP282985A patent/JPS61161749A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61161749A (ja) | 1986-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5493148A (en) | Semiconductor device whose output characteristic can be adjusted by functional trimming | |
| US7277264B2 (en) | Semiconductor integrated circuit having current detection functionality and power supply unit equipped with the same | |
| KR910008715B1 (ko) | 수동 소자값과 레지스터의 트리밍 방법 및 수동 반도체 소자 | |
| US6725436B2 (en) | Resistor circuit | |
| US4766366A (en) | Trimmable current source | |
| US9230720B2 (en) | Electrically trimmable resistor device and trimming method thereof | |
| JPH0314230B2 (ja) | ||
| US6586985B1 (en) | Methods and apparatus for trimming packaged electrical devices | |
| JP2007227478A (ja) | 半導体チップの製造方法 | |
| US4713599A (en) | Programmable trimmable circuit having voltage limiting | |
| JP2001053120A (ja) | 過電流検出機能付半導体集積回路およびその製造方法 | |
| JP5040527B2 (ja) | マルチチップ型半導体装置の製造方法 | |
| US6566721B2 (en) | Semiconductor device | |
| US10205031B2 (en) | Semiconductor device having resistance voltage dividing circuit | |
| US20220412811A1 (en) | Semiconductor module and method of manufacturing semiconductor module | |
| JP3927251B2 (ja) | 半導体装置 | |
| KR0148689B1 (ko) | 전압 조절기 | |
| JPH02291714A (ja) | 集積回路 | |
| JPH01110746A (ja) | 半導体装置 | |
| JPH08125537A (ja) | トリミング回路 | |
| JP3746958B2 (ja) | 調整機能付き半導体装置 | |
| JPS63274883A (ja) | 半導体測定装置 | |
| EP0335634A2 (en) | Integrated circuit incorporating a voltage detector circuit | |
| JPS62150758A (ja) | 半導体集積回路 | |
| JPH0758287A (ja) | 半導体装置 |