JPH0758287A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 半導体装置に外付素子を用いたり、外付素子
による調整を必要とせずに、ＩＣ内部の重要な回路特性
を決定する重要な素子の値を高精度で作り込む。 【構成】 半導体装置の電気的特性を決定する容量や抵
抗として主たるものの他、調整用の容量や抵抗を半導体
基板上に形成しておく。多層配線の最終配線以前の段階
でチップ内の時定数回路、フィルタ回路等の調整を必要
とする回路に主たる容量や抵抗のみを接続し、回路とし
て動作可能にする。そして、プルーバで電気的特性を測
定し、半導体装置が所望の特性になるように以後の配線
工程で調整用の容量や抵抗を選択し、接続する。調整用
容量や抵抗を、必要な電気的特性の精度を実現できるよ
うに予め必要な数形成しておき、最適なものを選択する
配線を行えば、半導体装置完成後の調整は不要となる。 【効果】 電気的特性にバラツキの少ない半導体装置が
得られる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置に関し、特
に、半導体装置の製造工程の途中で回路定数を調整する
ことが可能な半導体装置に関する。

【０００２】

【従来の技術】従来、電子回路をＩＣ（集積回路）上に
集積する場合、半導体製造プロセスの特性上、ＩＣ内部
の素子はばらつきが大きい。このため、素子に対する要
求が厳しい場合、外付けの素子とするか、あるいは何等
かの方法で素子の値の調整が必要である。図３は、従来
技術によるローパスフィルタの構成例を示しており、同
図において、入力信号は、入力信号の電圧レベルに応じ
た電流出力を発生するコンダクタンスアンプ１の正相入
力端に供給され、カットオフ周波数を設定するキャパシ
タＣ１及びバッファアンプである０デシベルアンプ２を
経て出力信号となる。出力信号の一部はコンダクタンス
アンプ１の逆相入力端に帰還される。コンダクタンスア
ンプ１には、用意されたＩＣパッケージの外部端子３を
介して抵抗Ｒ１が接続される。この抵抗Ｒ１は伝達コン
ダクタンス（ｇｍ）調整用可変抵抗である。上記したキ
ャパシタＣ１は周波数特性決定用の内蔵キャパシタであ
る。

【０００３】このローパスフィルタの伝達関数Ｔは、 Ｔ＝１／（ｓ＋ｇｍ／Ｃ１） で与えられる。

【０００４】

【発明が解決しようとする課題】しかしながら、このよ
うに部品を外付けする半導体装置は、別途の部品を更に
使用することにより製品コストがアップする。また、ボ
リューム等による組立調整としたときは調整工程の増加
によって更にコストアップする。半導体装置の性能面で
も外部部品接続のために別途に端子を設け、パッケージ
から端子を外部に出すことにより、外来ノイズの影響を
受けやすい、端子数が多く必要になる等の欠点があっ
た。

【０００５】また、ＩＣ内に形成したキャパシタ素子の
容量を補正する方法として、内蔵キャパシタを用いた充
放電回路を設け、基準クロック信号を入力することによ
り内蔵容量を補正する電流を作り出すような手法も提案
されているが、この方法を実現するために相当数の素子
数を必要とし、もともと数百素子程度の小規模の安価な
ＩＣにはプロセスコスト等の理由で導入し難い。

【０００６】よって、本発明の目的は、このような半導
体装置に外付素子を用いたり、外付素子による調整を必
要とせずに、ＩＣ内部の重要な回路特性を決定する重要
な素子の値を高精度で作り込む半導体装置を提供するこ
とである。

【０００７】

【課題を解決するための手段】上記目的を達成するため
本発明の半導体装置は、半導体基板上に形成される電気
回路と、上記半導体基板上に形成されて上記電気回路の
出力特性を決定する決定用抵抗若しくはキャパシタと、
上記半導体基板上に形成されて上記電気回路の出力特性
を調整するための１若しくはそれ以上の調整用抵抗若し
くはキャパシタと、上記電気回路の出力特性の測定結果
に基づいて所望の出力特性を得るべく選択される上記調
整用抵抗を上記決定用抵抗に若しくは上記調整用キャパ
シタを上記決定用キャパシタに接続する多層配線層と、
を備える。

【０００８】

【作用】半導体装置の電気的特性を決定するキャパシタ
や抵抗として主たるものの他、調整用のキャパシタや抵
抗を半導体基板上に形成しておく。多層配線の最終配線
以前の段階でチップ内の時定数回路、フィルタ回路等の
調整を必要とする回路に主たるキャパシタや抵抗のみを
接続し、回路として動作可能にする。そして、プルーバ
で電気的特性を測定し、半導体装置が所望の特性になる
ように以後の配線工程で調整用のキャパシタや抵抗を選
択し、これを主たるキャパシタや抵抗と直列或いは並列
に組合せて接続する。調整用キャパシタや抵抗を必要な
電気的特性の精度を実現できるように予め必要な数だけ
形成しておき、最適なものを選択する配線を行えば、半
導体装置完成後の外部抵抗等による調整は不要となる。

【０００９】

【実施例】以下、本発明の実施例について図１を参照し
て説明する。図１は、従来と同型式のローパスフィルタ
に本発明を適用した例を示しており、同図において図３
と対応する部分には同一符号を付し、かかる部分の説明
は省略する。

【００１０】この例では、コンダクタンスアンプ１に接
続される抵抗Ｒ１は、コンダクタンスアンプ１の電圧電
流変換率であるコンダクタンスｇｍを決定する固定抵抗
である。コンダクタンスアンプ１の出力端子に接続され
るキャパシタＣ１は、主たる周波数特性決定用のキャパ
シタで、キャパシタＣ２〜Ｃ４は周波数特性調整用のキ
ャパシタで、いずれの素子も半導体装置（ＩＣ）に内蔵
される。

【００１１】キャパシタＣ１〜Ｃ４は、半導体基板上に
形成されるが、キャパシタＣ２〜Ｃ４は途中の製造工程
まで、配線が接続されず、キャパシタＣ１とは切り離さ
れる。製造プロセスの途中で、コンダクタンスアンプ
１、抵抗Ｒ１、キャパシタＣ１、０デシベルアンプ２が
接続されると、ローパスフィルタが構成される。この状
態で、ローパスフィルタの周波数特性を測定する。これ
は、例えば、ウェーハ上のいくつかのチップにプルーバ
を当てて、自動測定器により測定する。そのロットの周
波数特性の傾向を把握して、ローパスフィルタの周波数
特性が、最終的に目標とする特性になるように、調整用
のキャパシタ容量を決定する。以後の配線工程で、調整
に必要なキャパシタ容量をキャパシタＣ２〜Ｃ４のいず
れかの選択、或いは組合せによって得て、該当するキャ
パシタを多層配線層４によって接続する。配線パターン
のマスクは、調整用キャパシタの選択パターンに対応し
て予め複数のパターンが用意される。このようにして、
半導体基板上の、基準となるキャパシタＣ１の容量が必
要により追加接続されるキャパシタＣ２〜Ｃ４によって
正確に調整されるので外部にキャパシタを取付けて精度
を確保する構成を採らずに済む。

【００１２】図２は、本発明を半導体装置に組込まれる
電圧源に適用した他の実施例を示している。同図におい
て、バンドギャップ型の電流源Ｉ１は、ダイオードＱ
１、同Ｑ２及び抵抗Ｒ１からなる直列回路に定電流を供
給し、ダイオードＱ１のアノード電位をトランジスタＱ
３のベースに与える。トランジスタＱ３は、電流ミラー
回路を構成するトランジスタＱ４のコレクタ電流を設定
する。これにより、トランジスタＱ４と対になるトラン
ジスタＱ５のコレクタ電流が設定される。このコレクタ
電流は、抵抗Ｒ３〜Ｒ６からなる抵抗直列回路に与えら
れる。抵抗Ｒ３の端子電圧が出力電圧Ｖ₀ となる。

【００１３】ここで、抵抗Ｒ３が主たる電圧決定用の抵
抗で、抵抗Ｒ４〜Ｒ６が電圧調整用の抵抗である。上述
したように電流源Ｉ１をバンドギャップ型電流源で構成
し、トランジスタＱ３のエミッタが１．２Ｖになるよう
にしておけば、トランジスタＱ３のコレクタ電流は温度
係数が０に近い。半導体装置の製造プロセスにおいて、
最終配線を行うよりも前の工程で抵抗Ｒ３〜Ｒ６を直列
に接続し、出力端子に電圧Ｖ₀ が発生するように回路を
構成する。そして、ウェーハ上のいくつかのチップでこ
のときの電圧Ｖ₀ を測定する。この測定値により、調整
に必要な抵抗値を決定する。以後の配線プロセスで、抵
抗値減少に対応する配線用マスクを選択し、多層配線層
４により抵抗Ｒ４〜Ｒ６を選択的にショートし、希望の
出力電圧になるように抵抗直列回路（Ｒ３〜Ｒ６）の抵
抗を調整することができる。

【００１４】こうして、半導体装置に、更に外付けの素
子を用いたり、外付素子の調整を行うことなく、電子回
路の特性を決定するキーパーツを高精度化できる。ま
た、調整用の素子を選択する際に、単に内部の素子の値
を測定するのでなく、電子回路の特性そのものを実際に
測定するので、抵抗、キャパシタやトランジスタの全て
のバラツキの影響も吸収した調整が行える利点もある。
更に、回路を完全に半導体基板上に形成することによっ
てチップ上やパッケージに外部端子を設けずに済み、外
来のノイズの影響も受け難くなる。

【００１５】ところで、上述した半導体装置の場合、使
用される調整用素子は製造工程におけるバラツキを吸収
することを目的として内蔵されているため、最終製品と
して完成すると、いずれの調整用素子が接続されている
かを知ることは困難であり、製造工程の履歴は最終製品
では明らかにできない。このため、品質管理上後から問
題になったとき、製造プロセスのチェックができなくな
る。そこで、上述した半導体装置に以下に述べるダイオ
ードによる履歴判別回路を組込むと好都合である。

【００１６】図４は、任意の端子Ｔ１及びＴ２間にｎ個
のダイオードを直列に接続したもので、各ダイオードは
半導体基板上に形成される。端子Ｔ１には端子Ｔ２より
も高い電位となる端子、例えば電源端子Ｖccが使用され
る。これにより、各ダイオードは逆バイアスされて電流
は流れず後続の図示しない半導体装置の電気的特性に影
響を与えない。ここで、半導体装置の調整用素子を選択
的に接続する多層配線層を形成する工程、あるいはその
他の配線工程において、図５あるいは図６に示すように
このダイオードの任意の個数をショートするような配線
パターン４を形成する。更に、配線パターン４のダイオ
ードのショート態様と、調整用素子の選択的態様とを対
応させる。半導体装置として製品完成後、端子Ｔ１及び
Ｔ２間には、図５ではｎ−１個、図６では１個のダイオ
ードが直列に接続されているのと同等の電圧電流特性を
生ずる。ダイオードの接続個数は、端子間の電流−電圧
特性を測定することで、容易に判別することが可能であ
る。図４〜図６の１列構成ではｎ個のダイオードでｎ通
りの組合せを表現できる。

【００１７】また、履歴判別回路に使用する端子は２個
である必要はなく、図７に示すように３個あるいはそれ
以上とすることもできる。図７では、３個の端子Ｔ１〜
Ｔ３のうちの端子Ｔ１及びＴ２間にｎ個、端子Ｔ１及び
端子Ｔ３間にｍ個のダイオードを予め形成しておき最終
配線工程においてこのうちの任意の個数をショートす
る。図７の構成ではｍ×ｎ通りの組み合わせを表現する
ことが可能である。ここで、ｎ＝ｍであっても良く、ま
た、最終配線においてダイオードをショートしないとい
う選択も可能である。要するに、上述した半導体装置に
おける調整用素子の選択と、ダイオードの選択が対応し
て行われれば良いのである。

【００１８】なお、特性調整用素子の履歴の明確化の
他、例えば、特性の小修正版を配線パターンの修正で何
通りか作るという場合も、この方法を適用して製品区分
を後で明確に把握することが可能となる。

【００１９】

【発明の効果】以上説明したように本発明の半導体装置
によれば、半導体基板上に予め調整用のキャパシタや抵
抗を形成しておき、半導体基板に形成された電気回路を
動作させてこの電気回路の出力特性を測定した後、所望
の出力特性になるように以後の配線工程において調整用
キャパシタや調整用抵抗の値を選定して接続するので、
従来の如く、外付けの素子を用いたり、外付素子の調整
を行うことなく、個別チップのバラツキを抑制して精度
の高い電子回路が構成可能となる。特に、フィルタ等の
アナログ装置に用いて好都合である。

【００２０】更に、この半導体装置にダイオード直列回
路による履歴判別回路を組込むと、後に、調整用素子の
いずれが選択されたかを容易に判別可能である。

【図面の簡単な説明】

【図１】本発明の実施例を示すブロック図である。

【図２】本発明の他の実施例を示すブロック図である。

【図３】従来例を示すブロック図である。

【図４】ダイオード直列回路による履歴判別回路の例を
示す説明図である。

【図５】履歴判別回路の使用例を示す説明図である。

【図６】履歴判別回路の他の使用例を示す説明図であ
る。

【図７】他の履歴判別回路の例を示す回路図である。

【符号の説明】

１ コンダクタンスアンプ ２ ０デシベルアンプ ３ 外部端子 ４ 多層配線 Ｔ１〜Ｔ３ 端子 Ｒ１〜Ｒ６ 抵抗 Ｃ１〜Ｃ４ キャパシタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】半導体基板上に形成される電気回路と、 前記半導体基板上に形成されて前記電気回路の出力特性
   を決定する決定用抵抗若しくはキャパシタと、 前記半導体基板上に形成されて前記電気回路の出力特性
   を調整するための１若しくはそれ以上の調整用抵抗若し
   くはキャパシタと、 前記電気回路の出力特性の測定結果に基づいて所望の出
   力特性を得るべく選択される前記調整用抵抗を前記決定
   用抵抗に若しくは前記調整用キャパシタを前記決定用キ
   ャパシタに接続する多層配線層と、 を備える半導体装置。
2. 【請求項２】前記電気回路はフィルタ回路であり、前記
   出力特性は周波数特性であることを特徴とする請求項１
   記載の半導体装置。
3. 【請求項３】少なくとも２つの端子間に接続されるダイ
   オードの個数によって前記調整用抵抗若しくはキャパシ
   タの接続態様を表すことを特徴とする請求項１または２
   記載の半導体装置。