JPH01225134A - 半導体集積回路の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は集積回路Ｃ以下、ＩＣとする）プロセスで生じ
る回路定数の変動を軽減できる半導体集積回路の製造方
法に関するものである。

［従来の技術］ 従来、定電圧ＩＣ，高精度ＯＰアンプ等の半導体集積回
路の製造方法としては、例えば第３図に示す工程からな
、るものがあった。

この方法では、基板に拡散層を形成し、配線材を蒸着し
、この配線材をフォトエツチングして配線を形成し、保
護膜を成長し、この保護膜をフォトエツチングしてコン
タクト穴等を明けたところでウェハプロセスを終了する
。

この段階におけるウェハをそのままパッケージングする
と、プロセスによるパラメータの変動が大きく、回路は
所望の特性が得られていない。

そこで、ウェハ状態のままで、プロービングしながらレ
ーザトリミング、ツェナーザラ１等の方法で回路定数を
調整する。その後、パッケージングして製造工程が終了
する。

［発明が解決しようとする課題］ しかし、この製造方法では、回路定数のトリミング工程
で、抵抗体や配線用金属材料が熱で飛ばされるため、Ｉ
Ｃ上の配線にショートが生じやすくなる。また、トリマ
等が必要になって装置が大がかりになるという問題点が
あった。

本発明はこのような問題点を解決するためになされたも
のであり、回路定数を調整する工程を設けても、ＩＣの
配線がショートすることが少なく、しかも大がかりな装
置を必要としない半導体装置回路の製造方法を実現する
ことを目的とする。

［課頭を解決するための手段］ 本発明は、 集積回路の回路定数を調整する工程を有する半導体集積
回路の製造方法において、 回路定数の調整をウェハプロセスでのエツチングにより
行うことを特徴とする半導体集積回路の製造方法である
。

［実施例コ 以下、図面を用いて本発明を説明する。

この製造方法では、配線材をフォトエツチングするまで
は第３図と同様である。

この後は、プローバと測定装置を用いて集積回路の回路
定数を測定し、測定値を所定のデータをらとにした目標
値と比較する。そして、比較結果が一致しないときは、
ステッパにより再び配線材をパターニングして回路定数
を目標値に追込む。

このエツチングは、例えば集積回路が抵抗回路である場
合は、第２図に示すように、拡散層を用いて形成された
抵抗Ｒ７〜Ｒ４の中でＲ２とＲ３に設けられた短絡パタ
ーンＰ２とＰ３をエツチングで選択的に切って抵抗Ｒ２
、Ｒ＊を生かすようにすること等を行う。

その後、保護膜の成長とエツチングを行い、バラゲージ
ングして製造工程が終了する。

なお、パターンの有無を１．０情報に対応付け、パター
ンの有無を組み合せたディジタル値を与える目標値パタ
ーンをＩＣに書込み、これにより調整の目標値与えても
良い。

［効果］ 本発明によれば、次の効果が得られす。

■ウェハプロセスの段階でのフォトエツチンク工程で回
路定数を調整するため、従来の方法におけるトリミング
のように金属材料が飛散ることがなく、ＩＣ配線のショ
ートが発生しにくくなる。

■回路定数の調整にはトリマのような大がかりな装置が
不要になる。

【図面の簡単な説明】

第１図は本発明にかかる半導体集積回路の製造方法の一
実施例の工程図、第２図は第１図の工程の具体的な説明
図、第３図は従来における半導体集積回路の製造方法の
一例を示した工程図である。 Ｒ１−Ｒ４・・・抵抗、Ｐ、〜Ｐ３・・・短絡パターン
。 ７、丁−・、 第３図　　　　　　″−′１図 ２　函

Claims (1)

1. 【特許請求の範囲】 　集積回路の回路定数を調整する工程を有する半導体集
   積回路の製造方法において、 回路定数の調整をウェハプロセスでのエッチングにより
   行うことを特徴とする半導体集積回路の製造方法。