JPS60194557A - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPS60194557A
JPS60194557A JP5041084A JP5041084A JPS60194557A JP S60194557 A JPS60194557 A JP S60194557A JP 5041084 A JP5041084 A JP 5041084A JP 5041084 A JP5041084 A JP 5041084A JP S60194557 A JPS60194557 A JP S60194557A
Authority
JP
Japan
Prior art keywords
resistor
thin film
ceramic substrate
chip resistor
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5041084A
Other languages
English (en)
Inventor
Masahide Murakami
村上　正秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP5041084A priority Critical patent/JPS60194557A/ja
Publication of JPS60194557A publication Critical patent/JPS60194557A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、混成集積回路に係り、特にセラミック基板上
に薄膜で形成される抵抗体を含む混成集積回路において
、低抵抗から高抵抗までを高精度に形成する技術を提供
するものである。
（従来技術） 従来、セラミック基板上に形成された薄膜又は厚膜の抵
抗体にはそれぞれ次のような欠点耘メクた。まず薄膜で
形成された抵抗体には、同一基板上では同一シート抵抗
となる為、低抵抗から高抵抗まで高範囲な抵抗体が必要
なときは、不便でめった、咎に現在よく使用されている
ＴａｇＮ等の抵抗体ではシート抵抗が小さい為、高抵抗
を形成するＫは抵抗体の面積が大きくなってしまい、小
型の混成Ｓ積回路を製造するには不適である。次に厚膜
で形成された抵抗体は何種類もシート抵抗を選べるので
低抵抗から高抵抗まで容易に形成できるが高ｆｆ度に形
成するには不適でるる。
（発明の目的） 本発明の目的は、このような欠点のない混成集積回路を
提供することにある。
（発明の構成） 本発明の特徴は、セラミック基板上に薄膜で形成された
抵抗体を含む＃膜パターン上に、上記薄膜で形成された
抵抗体に直列又は並列にチップ抵抗を搭載して、上記薄
膜で形成された抵抗体をトリミングして製造される混成
集積回路にある。
（発明の効果） 本発明によれば、低抵抗は薄膜の抵抗体で精度よく形成
することができる。また高抵抗もチップ抵抗と薄膜の抵
抗体とで形成するので設計値近くまでチップ抵抗で合せ
て細かい調整を薄膜の抵抗体をレーザートリミング法な
どで行うことによって高精度に形成できる。
（実施例） 次に本発明の実施例について説明する。第１図は本実施
例の混成集積回路の部分平面図、第２図は第１図のＸ−
Ｙにおける断面図である。
先ず、図のようにセラミック基板ｌ上に薄膜で抵抗体２
．導体パターン３を形成する。次に上記導体パターン３
上にチップ抵抗４を導電性接着剤５で搭載する。次にレ
ーザートリマーで薄膜の抵抗体３をトリミングを行うＣ
その後、他の部品等を搭載して混成集積回路を製造する
。
（発明のまとめ） 以上のように製造することによって低抵抗から高抵抗ま
で高ｎ度の混成集積回路が可能となる。
【図面の簡単な説明】
第１図は本発明の一実施例を示す部分平面図で第２図は
そのＸ−Ｙにおける断面図でめる。 ｌ・・・・・・上２ミック基板、２・・・・・・抵抗体
、３・・・・・・導体パターン、４・・・・・・チップ
抵抗、５・・・・・・導電性接着剤。

Claims (1)

    【特許請求の範囲】
  1. セラミック基板上に薄膜で形成された抵抗体を含む薄膜
    パターン上に、上記薄膜で形成された抵抗体に直列又は
    並列にチップ抵抗を搭載したことを特徴とする混成集積
    回路。
JP5041084A 1984-03-16 1984-03-16 混成集積回路 Pending JPS60194557A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5041084A JPS60194557A (ja) 1984-03-16 1984-03-16 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5041084A JPS60194557A (ja) 1984-03-16 1984-03-16 混成集積回路

Publications (1)

Publication Number Publication Date
JPS60194557A true JPS60194557A (ja) 1985-10-03

Family

ID=12858091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5041084A Pending JPS60194557A (ja) 1984-03-16 1984-03-16 混成集積回路

Country Status (1)

Country Link
JP (1) JPS60194557A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63170981A (ja) * 1987-01-09 1988-07-14 Asahi Chem Ind Co Ltd 強磁性体磁気抵抗素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63170981A (ja) * 1987-01-09 1988-07-14 Asahi Chem Ind Co Ltd 強磁性体磁気抵抗素子

Similar Documents

Publication Publication Date Title
US4539622A (en) Hybrid integrated circuit device
JPS62226029A (ja) ロ−ドセルの温度補正方法
JPS60194557A (ja) 混成集積回路
JPS60144965A (ja) 混成集積回路
JPS6165465A (ja) 厚膜多層基板における膜抵抗体の製造方法
JPH05235279A (ja) 半導体集積回路装置
JPS5650552A (en) Manufacture of hybrid integrated circuit device
JPS6320081Y2 (ja)
JPS6122601A (ja) チツプ抵抗器
JPS60158651A (ja) 混成集積回路の製造方法
JPH0219922Y2 (ja)
JPS62185352A (ja) 混成集積回路の製造方法
JPH04296088A (ja) 厚膜混成集積回路体
JPS6027185A (ja) 混成集積回路基板の製造方法
JPH05283201A (ja) 抵抗体電子部品
JPH08124707A (ja) 薄膜チップ抵抗器
JPH05347202A (ja) 電子部品及び電子部品の抵抗値調整方法
JP3569923B2 (ja) 積層混成集積回路部品の製造方法
JPS5864058A (ja) 厚膜多層基板
JPS58202503A (ja) 厚膜抵抗体の製造方法
JPS62122259A (ja) 厚膜混成集積回路の機能トリミング方法
JPS5773959A (en) Manufacture of thick film hybrid integrated circuit board
JPH0224002B2 (ja)
JPH0152916B2 (ja)
JPS599954A (ja) 膜素子のトリミング方法