JPS5851550A - フアンクシヨントリミング方法 - Google Patents
フアンクシヨントリミング方法Info
- Publication number
- JPS5851550A JPS5851550A JP56149943A JP14994381A JPS5851550A JP S5851550 A JPS5851550 A JP S5851550A JP 56149943 A JP56149943 A JP 56149943A JP 14994381 A JP14994381 A JP 14994381A JP S5851550 A JPS5851550 A JP S5851550A
- Authority
- JP
- Japan
- Prior art keywords
- trimming
- value
- length
- resistive film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/016—Thin-film circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は例えばアクティブフィルタ等ハイブリッド形成
基板上に組立てをなす機能回路素子に対し特に高精度が
要求されるさいのトリミング加工に適用して有効なファ
ンクショントリミング方法番こ関丁。
基板上に組立てをなす機能回路素子に対し特に高精度が
要求されるさいのトリミング加工に適用して有効なファ
ンクショントリミング方法番こ関丁。
係る機能回路を有するハイブリッドＩＣは回路組立の段
階において、大別して二つのトリ建ング加工がある。一
つは同一基板内のコンデンサ（以下０と略記）とか抵抗
（以下Ｒと略記）の如き膜回路部品に対する定数を与え
る組立中間段階のトリミングと、他の一つは前記ＩＯ回
路組立後におけるトリキングである。
階において、大別して二つのトリ建ング加工がある。一
つは同一基板内のコンデンサ（以下０と略記）とか抵抗
（以下Ｒと略記）の如き膜回路部品に対する定数を与え
る組立中間段階のトリミングと、他の一つは前記ＩＯ回
路組立後におけるトリキングである。
本発明は後者の回路組立完了後のトリキング、所謂ファ
ンクショントリミングに係り、ペアー状半導体チップを
共存するＲＯＭ回路形成のシール外装前トリミング方法
暑こついて提示するもので、その意図するところはレー
ザ光の電磁誘導ノイズで素子トリミングの作業性が低下
するのを改善することにより高精度要求のハイブリッド
ＩＣ製造を極めて容易とすることである。
ンクショントリミングに係り、ペアー状半導体チップを
共存するＲＯＭ回路形成のシール外装前トリミング方法
暑こついて提示するもので、その意図するところはレー
ザ光の電磁誘導ノイズで素子トリミングの作業性が低下
するのを改善することにより高精度要求のハイブリッド
ＩＣ製造を極めて容易とすることである。
これを第１図に例示する回路例、即ちＯＲアクティブフ
ィルタ醗こおける等価的アンプの出力レベルを、例へば
規定値に対し±０．２ｄＢの偏差精度でｖ４′整する事
例を上げ説明する。
ィルタ醗こおける等価的アンプの出力レベルを、例へば
規定値に対し±０．２ｄＢの偏差精度でｖ４′整する事
例を上げ説明する。
この場合、オペアンプ１に対する出力端子２の電圧レベ
ルをｌｔ測して行なうか、該レベルは帰還Ｔるため設け
た厚膜（又は薄膜）抵抗Ｒ，と鳥との比で調整すること
が出来る。その出力レベルは組立完了の回路を動作させ
ながら所望とする規定値との偏差が正であるか負である
かによりＲ１もしくはＲ８何れかを選定してレーザ光カ
ットのトリミングをｔす・ しかしながら、従来のトリミングでは前記組立対象回路
中のベアー状半導体チップが前記レーダ光の誘導ノイズ
により動作し正規のアンプ出力が得られず、このため連
続とするトリミングカットが出来ない難点がある（ただ
し半導体テップがレーザ光に対し完全遮蔽しであるとき
はこの限りではない）。
ルをｌｔ測して行なうか、該レベルは帰還Ｔるため設け
た厚膜（又は薄膜）抵抗Ｒ，と鳥との比で調整すること
が出来る。その出力レベルは組立完了の回路を動作させ
ながら所望とする規定値との偏差が正であるか負である
かによりＲ１もしくはＲ８何れかを選定してレーザ光カ
ットのトリミングをｔす・ しかしながら、従来のトリミングでは前記組立対象回路
中のベアー状半導体チップが前記レーダ光の誘導ノイズ
により動作し正規のアンプ出力が得られず、このため連
続とするトリミングカットが出来ない難点がある（ただ
し半導体テップがレーザ光に対し完全遮蔽しであるとき
はこの限りではない）。
このため例えばレーザパルス当すトリにング長が１０μ
ｍ１！！度とすれば、数パルス毎のトリミング位置をし
たのち、一旦レーザ光７ヤツタＯＦＦしあるいは光発振
のＱスイッチをＯＦＦした稜回路出力レベルを計測する
。次いで計測した偏差から再トリミングを行なうと言う
計測とトリミングとの反核動作を繰返して実施していた
。これをトリイング自動化装置で行なうにしても加工に
時間がかかりすぎ加工性に問題がある。特に精度の高い
要求のフチ／クシ璽ントリミングでは加工工数が増大し
伺らかの改善が以前から要請されていた。
ｍ１！！度とすれば、数パルス毎のトリミング位置をし
たのち、一旦レーザ光７ヤツタＯＦＦしあるいは光発振
のＱスイッチをＯＦＦした稜回路出力レベルを計測する
。次いで計測した偏差から再トリミングを行なうと言う
計測とトリミングとの反核動作を繰返して実施していた
。これをトリイング自動化装置で行なうにしても加工に
時間がかかりすぎ加工性に問題がある。特に精度の高い
要求のフチ／クシ璽ントリミングでは加工工数が増大し
伺らかの改善が以前から要請されていた。
本発明の目的は前記問題点を解決するにある・このため
本発明によれば、位置によるトリミング感度が既知のト
リ建ング抵抗膜をＩＯ内に具備し前記抵抗膜の位置と該
位置でのトリミング長とを初期の素子出力測足値から夫
々決定し一回の連続とするレーザ光トリイング暑こより
加工をなすファンクシ四ントリミングとしたことである
。
本発明によれば、位置によるトリミング感度が既知のト
リ建ング抵抗膜をＩＯ内に具備し前記抵抗膜の位置と該
位置でのトリミング長とを初期の素子出力測足値から夫
々決定し一回の連続とするレーザ光トリイング暑こより
加工をなすファンクシ四ントリミングとしたことである
。
即ち、かかるトリミングカットは機能回路形成の基板内
に設計当初、抵抗膜パターンとして同時に設け、これを
用いて従来のファンクシ冒ントリミングの問題点を解決
しプロセスの生産性を向上したことである。
に設計当初、抵抗膜パターンとして同時に設け、これを
用いて従来のファンクシ冒ントリミングの問題点を解決
しプロセスの生産性を向上したことである。
以下、本発明の一実施例につき第２図例の抵抗誤パター
ン及びファンクシ■ントリ建ング加工のプロセス線図を
示す第３図とにより説明する。
ン及びファンクシ■ントリ建ング加工のプロセス線図を
示す第３図とにより説明する。
第２図において、３は設計時例えば前回Ｒ，等の定数設
定に係る抵抗Ｍ４（ＯＲ積トリ建ング抵抗膜である）と
直列して設けた本発明に係るファンクシ曹ントリ々ング
抵抗膜、点線矢印の線５と６はトリミング位置及びトリ
ミング方向を示す夫々トリミング感度が既知の加工線で
ある。トリ建ング加工１１５は仝加工１１６に比し感度
が高い（単トリ擢ング長当りの抵抗値変化が大）。又７
は該抵抗膜パターン両端に形成する電極該当部である。
定に係る抵抗Ｍ４（ＯＲ積トリ建ング抵抗膜である）と
直列して設けた本発明に係るファンクシ曹ントリ々ング
抵抗膜、点線矢印の線５と６はトリミング位置及びトリ
ミング方向を示す夫々トリミング感度が既知の加工線で
ある。トリ建ング加工１１５は仝加工１１６に比し感度
が高い（単トリ擢ング長当りの抵抗値変化が大）。又７
は該抵抗膜パターン両端に形成する電極該当部である。
しかし設定抵抗値如何によっては抵抗膜パターン４並び
にファンクシ箇ントリ建ング抵抗膜パターン３の形状等
は何回に限定されるものではなく各種の変形がある・要
するに第２図の如き抵抗膜パターン８を■０機能回路の
出力パラメータ調整用の素子として用いることである。
にファンクシ箇ントリ建ング抵抗膜パターン３の形状等
は何回に限定されるものではなく各種の変形がある・要
するに第２図の如き抵抗膜パターン８を■０機能回路の
出力パラメータ調整用の素子として用いることである。
以下、本発明の要部をなすトリ電ングプロセスを第３図
を参照して説明する。
を参照して説明する。
第３図のプロセス線図において、人は前記従来における
ＩＯ機能回路組立後の初期値計測工程、Ｂは前記針側に
より得られたデータと予じめ入力した機能回路の出力規
定値とを比較照合し出力パラメータの偏差を演算処理し
、該演算結果から詑２図トリミング抵抗膜３に対しトリ
ミング長か”と該位置でのトリミング長とを夫々出力す
る演算処理工程、０は３工程で伸られたトリミング指定
擾こもとづき一回の連続とするレーザ光加工をなす７７
ンクシ謬ントリミング加工工程及びＤはＣ工程ｌこ続く
最終計測工程である。
ＩＯ機能回路組立後の初期値計測工程、Ｂは前記針側に
より得られたデータと予じめ入力した機能回路の出力規
定値とを比較照合し出力パラメータの偏差を演算処理し
、該演算結果から詑２図トリミング抵抗膜３に対しトリ
ミング長か”と該位置でのトリミング長とを夫々出力す
る演算処理工程、０は３工程で伸られたトリミング指定
擾こもとづき一回の連続とするレーザ光加工をなす７７
ンクシ謬ントリミング加工工程及びＤはＣ工程ｌこ続く
最終計測工程である。
前記演算処理工程Ｂはプログ２ム制御マイクロコンピユ
ータを主体とし、これに演算に必要な基本的手順を与え
ると共に、トリミング位置による抵抗値変化の機能回路
特性に与へる素子感度データを入力しておき、これ憂こ
対する初期計測値例えば出力レベル電圧の値から演算さ
せ、その結果を前記トリキング抵抗膜パターンの位置の
決定と該位置でのトリミング長さあるいはトリミングパ
ルス数として出力させるものである。必要なとき前記ト
リミングは二段階カットとすることも出来る。
ータを主体とし、これに演算に必要な基本的手順を与え
ると共に、トリミング位置による抵抗値変化の機能回路
特性に与へる素子感度データを入力しておき、これ憂こ
対する初期計測値例えば出力レベル電圧の値から演算さ
せ、その結果を前記トリキング抵抗膜パターンの位置の
決定と該位置でのトリミング長さあるいはトリミングパ
ルス数として出力させるものである。必要なとき前記ト
リミングは二段階カットとすることも出来る。
つまり第２図において、トリミング感度の異なるトリミ
ングカット５と６との感度差を利用し初段カットでは高
感度加工！５により加工し、稜段カットでは低感度加工
線６により加工してトリミング精度を高めるに用いても
構わない。
ングカット５と６との感度差を利用し初段カットでは高
感度加工！５により加工し、稜段カットでは低感度加工
線６により加工してトリミング精度を高めるに用いても
構わない。
前記、本発明の７アンクシ璽ントリミング方法によれば
、初期の素子出力測定値から一回のレーザ光ＯＮで所定
のトリＺングを完了するため、従来加工時間の１／３以
下の時間で加工することが出来る。更にトリ宥ング自動
化加工ｉこさいしても従来のマイクロコンビ為−夕がそ
のまま活用され高級な加工設備を必要としない利点があ
る。
、初期の素子出力測定値から一回のレーザ光ＯＮで所定
のトリＺングを完了するため、従来加工時間の１／３以
下の時間で加工することが出来る。更にトリ宥ング自動
化加工ｉこさいしても従来のマイクロコンビ為−夕がそ
のまま活用され高級な加工設備を必要としない利点があ
る。
かかる観点から本発明の実用性は大きい。
ＩＩＩ図は機能回路形成例としてアクティブフィルタ回
路を示し、第２図と第３図は本発明ｌこ係る抵抗膜パタ
ーン正面図及び本発明の７ア／クシ曹ントリ電ング加工
のプロセス線図である。 口中、１はオペアンプ、３はファンクシ璽ントリｉング
抵抗属、４は抵抗膜パターン（規定の回路定数トリイン
グ抵抗展を含む又はＯＲＭ）ｌング抵抗農を含む）、５
と６はトリミング位置とその方向を示すトリヤング加工
線、７４；Ｊ電極該当部、Ａ４ｊ初期値計測工程、Ｂは
演算処理工程、Ｃは７アンクシ曹ントリきング工程及び
Ｄは最終針銅工程である。 竹に 柔 第２図 ４ 箭３ ＼〜２
路を示し、第２図と第３図は本発明ｌこ係る抵抗膜パタ
ーン正面図及び本発明の７ア／クシ曹ントリ電ング加工
のプロセス線図である。 口中、１はオペアンプ、３はファンクシ璽ントリｉング
抵抗属、４は抵抗膜パターン（規定の回路定数トリイン
グ抵抗展を含む又はＯＲＭ）ｌング抵抗農を含む）、５
と６はトリミング位置とその方向を示すトリヤング加工
線、７４；Ｊ電極該当部、Ａ４ｊ初期値計測工程、Ｂは
演算処理工程、Ｃは７アンクシ曹ントリきング工程及び
Ｄは最終針銅工程である。 竹に 柔 第２図 ４ 箭３ ＼〜２
Claims (1)
- 位置によるトリミング感度が既知の抵抗膜を含む機能回
路を組立完了したハイブリッドＩＣに係り、該ＩＣの初
期値と設計目標値との差力）ら前記抵抗膜をレーザ光カ
ットして所定の機能回路を取得するファンクショントリ
ミングにおいて、前記トリミング抵抗膜の位置と該位置
でのトリキング長さとを初期の測定値から夫々決定し一
回の連続とするレーザ光トリミングにより加工すること
を特徴とするファンクショントリミング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56149943A JPS5851550A (ja) | 1981-09-22 | 1981-09-22 | フアンクシヨントリミング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56149943A JPS5851550A (ja) | 1981-09-22 | 1981-09-22 | フアンクシヨントリミング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5851550A true JPS5851550A (ja) | 1983-03-26 |
Family
ID=15485958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56149943A Pending JPS5851550A (ja) | 1981-09-22 | 1981-09-22 | フアンクシヨントリミング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5851550A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60219706A (ja) * | 1984-04-16 | 1985-11-02 | 松下電器産業株式会社 | 抵抗体のトリミング方法 |
| JPS6130006A (ja) * | 1984-07-20 | 1986-02-12 | 松下電器産業株式会社 | 抵抗体のトリミング方法 |
| JPS6130007A (ja) * | 1984-07-20 | 1986-02-12 | 松下電器産業株式会社 | 抵抗体のトリミング方法 |
| JPH0316253A (ja) * | 1989-06-14 | 1991-01-24 | Ngk Insulators Ltd | レーザトリミング装置およびそれに用いる方法 |
-
1981
- 1981-09-22 JP JP56149943A patent/JPS5851550A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60219706A (ja) * | 1984-04-16 | 1985-11-02 | 松下電器産業株式会社 | 抵抗体のトリミング方法 |
| JPH0414481B2 (ja) * | 1984-04-16 | 1992-03-13 | Matsushita Electric Ind Co Ltd | |
| JPS6130006A (ja) * | 1984-07-20 | 1986-02-12 | 松下電器産業株式会社 | 抵抗体のトリミング方法 |
| JPS6130007A (ja) * | 1984-07-20 | 1986-02-12 | 松下電器産業株式会社 | 抵抗体のトリミング方法 |
| JPH0316253A (ja) * | 1989-06-14 | 1991-01-24 | Ngk Insulators Ltd | レーザトリミング装置およびそれに用いる方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5851550A (ja) | フアンクシヨントリミング方法 | |
| US4386460A (en) | Method of making multi-megohm thin film resistors | |
| JPH01302701A (ja) | 印刷抵抗体 | |
| JP2827608B2 (ja) | 厚膜抵抗体のレーザトリミング方法 | |
| JPH07302704A (ja) | 抵抗器 | |
| JPH0218593B2 (ja) | ||
| JPH10189308A (ja) | 厚膜サーミスタの抵抗値調整方法及び厚膜サーミスタ | |
| JPS62174902A (ja) | 厚膜抵抗体のトリミング方法 | |
| JPH03255601A (ja) | レーザトリミング装置 | |
| JPH0567728A (ja) | 混成集積回路のフアンクシヨントリミング方法 | |
| JPS6028366B2 (ja) | 抵抗素子の調整方法 | |
| JPH027501A (ja) | 厚膜抵抗の抵抗値調整方法 | |
| JPS62139350A (ja) | ハイブリツドｉｃの製造方法 | |
| JPS6122445B2 (ja) | ||
| JPH02250302A (ja) | 厚膜抵抗体のレーザトリミング方法 | |
| JPS634922B2 (ja) | ||
| JPS5833689Y2 (ja) | 可変抵抗器 | |
| JPH04261058A (ja) | 半導体素子のトリミング方法 | |
| JPH03150804A (ja) | 電子回路調整装置 | |
| JPH0252406A (ja) | チップ抵抗器 | |
| JPS60186049A (ja) | 機能トリミング方法 | |
| JPS63177501A (ja) | 薄膜抵抗器 | |
| JPH07283460A (ja) | 磁気検出素子 | |
| JPH0316253A (ja) | レーザトリミング装置およびそれに用いる方法 | |
| Ronniger | Experience with Trimming of Chip Resistors and how to Improve Trimming Results with CAD Simulation and Thick Film Process Control |