JPH07283460A - 磁気検出素子 - Google Patents
磁気検出素子Info
- Publication number
- JPH07283460A JPH07283460A JP6089159A JP8915994A JPH07283460A JP H07283460 A JPH07283460 A JP H07283460A JP 6089159 A JP6089159 A JP 6089159A JP 8915994 A JP8915994 A JP 8915994A JP H07283460 A JPH07283460 A JP H07283460A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- thin film
- substrate
- film pattern
- trimming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Measuring Magnetic Variables (AREA)
- Adjustable Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【目的】 中点バランス調整用の抵抗体のトリミングを
簡易に行うと共に、実装率の向上及び回路との一体化を
図る。 【構成】 感光性ガラス材からなる基板１の一方面１ａ
に磁気抵抗薄膜パターン２を形成すると共に、基板１の
他方面１ｂに磁気抵抗薄膜パターン２の中点バランスを
調整する抵抗体４を形成し、磁気抵抗薄膜パターン２と
抵抗体４とを、基板１に設けたスルーホール５により接
続してなるもの。
簡易に行うと共に、実装率の向上及び回路との一体化を
図る。 【構成】 感光性ガラス材からなる基板１の一方面１ａ
に磁気抵抗薄膜パターン２を形成すると共に、基板１の
他方面１ｂに磁気抵抗薄膜パターン２の中点バランスを
調整する抵抗体４を形成し、磁気抵抗薄膜パターン２と
抵抗体４とを、基板１に設けたスルーホール５により接
続してなるもの。
Description
【０００１】
【産業上の利用分野】本発明は、磁気検出素子に関す
る。
る。
【０００２】
【従来の技術】従来、例えばモータ回転数の検出や磁界
強度の検出等に磁気検出素子が用いられており、この磁
気検出素子については、例えば特公平４−６７７９５号
公報記載の磁気検出素子が知られている。この特公平４
−６７７９５号公報記載の磁気検出素子を示したのが図
８である。
強度の検出等に磁気検出素子が用いられており、この磁
気検出素子については、例えば特公平４−６７７９５号
公報記載の磁気検出素子が知られている。この特公平４
−６７７９５号公報記載の磁気検出素子を示したのが図
８である。
【０００３】同図において、磁気検出素子１１は、つづ
ら折り形状にパターン形成した４つの磁気抵抗素子１２
を、接続端子１３に接続したフルブリッジ構成を採って
おり、少なくとも１つの磁気抵抗素子（図にあっては４
つの磁気抵抗素子）１２の一方（図にあっては外方）の
一辺とその接続端子１３との間に、トリミングで該磁気
抵抗素子１２の電気抵抗値を調整できる導体パターン１
４が形成されている。そして、導体パターン１４の一部
（複数箇所）にトリミング（中間部の切断）を施すこと
により、４つの磁気抵抗素子１２の間の不平衡電圧の調
整、すなわち中点バランスの調整ができるようになって
いる。
ら折り形状にパターン形成した４つの磁気抵抗素子１２
を、接続端子１３に接続したフルブリッジ構成を採って
おり、少なくとも１つの磁気抵抗素子（図にあっては４
つの磁気抵抗素子）１２の一方（図にあっては外方）の
一辺とその接続端子１３との間に、トリミングで該磁気
抵抗素子１２の電気抵抗値を調整できる導体パターン１
４が形成されている。そして、導体パターン１４の一部
（複数箇所）にトリミング（中間部の切断）を施すこと
により、４つの磁気抵抗素子１２の間の不平衡電圧の調
整、すなわち中点バランスの調整ができるようになって
いる。
【０００４】
【発明が解決しようとする課題】しかしながら、上記特
公平４−６７７９５号公報記載の磁気検出素子にあって
は、以下の問題点がある。すなわち、中点バランス調整
用の抵抗体（導体パターン）１４を、磁気抵抗薄膜パタ
ーン（磁気抵抗素子）１２と同一表面上に形成し直接に
直列接続する構成を採っているので、上記トリミングは
磁性薄膜のトリミングとなり、従って特別に高精度なト
リミングを行わなければいけないといった問題がある。
公平４−６７７９５号公報記載の磁気検出素子にあって
は、以下の問題点がある。すなわち、中点バランス調整
用の抵抗体（導体パターン）１４を、磁気抵抗薄膜パタ
ーン（磁気抵抗素子）１２と同一表面上に形成し直接に
直列接続する構成を採っているので、上記トリミングは
磁性薄膜のトリミングとなり、従って特別に高精度なト
リミングを行わなければいけないといった問題がある。
【０００５】また同様に、抵抗体１４を、磁気抵抗薄膜
パターン１２と同一表面上に形成し直接に直列接続する
構成を採っているので、実装率が比較的悪く、しかも例
えば増幅回路等との一体化が難しいといった問題もあ
る。
パターン１２と同一表面上に形成し直接に直列接続する
構成を採っているので、実装率が比較的悪く、しかも例
えば増幅回路等との一体化が難しいといった問題もあ
る。
【０００６】そこで本発明は、中点バランス調整用の抵
抗体のトリミングが簡易になされると共に、実装率の向
上及び回路との一体化がなされる磁気検出素子を提供す
ることを目的とする。
抗体のトリミングが簡易になされると共に、実装率の向
上及び回路との一体化がなされる磁気検出素子を提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】請求項１の磁気検出素子
は、上記目的を達成するために、感光性ガラス材からな
る基板の一方面に磁気抵抗薄膜パターンを形成すると共
に、該基板の他方面に前記磁気抵抗薄膜パターンの中点
バランスを調整する抵抗体を形成し、前記磁気抵抗薄膜
パターンと前記抵抗体とを、前記基板に設けたスルーホ
ールにより接続してなる。
は、上記目的を達成するために、感光性ガラス材からな
る基板の一方面に磁気抵抗薄膜パターンを形成すると共
に、該基板の他方面に前記磁気抵抗薄膜パターンの中点
バランスを調整する抵抗体を形成し、前記磁気抵抗薄膜
パターンと前記抵抗体とを、前記基板に設けたスルーホ
ールにより接続してなる。
【０００８】請求項２の磁気検出素子は、上記目的を達
成するために、上記請求項１に加えて、基板の他方面
に、磁気抵抗薄膜パターンの中点バランスを調整する抵
抗体を含む厚膜回路を形成したことを特徴としている。
成するために、上記請求項１に加えて、基板の他方面
に、磁気抵抗薄膜パターンの中点バランスを調整する抵
抗体を含む厚膜回路を形成したことを特徴としている。
【０００９】請求項３の磁気検出素子は、上記目的を達
成するために、上記請求項１に加えて、抵抗体をトリミ
ング抵抗としたことを特徴としている。
成するために、上記請求項１に加えて、抵抗体をトリミ
ング抵抗としたことを特徴としている。
【００１０】請求項４の磁気検出素子は、上記目的を達
成するために、上記請求項１に加えて、抵抗体をボリュ
ームとしたことを特徴としている。
成するために、上記請求項１に加えて、抵抗体をボリュ
ームとしたことを特徴としている。
【００１１】
【作用】このような請求項１、２、３、４における磁気
検出素子によれば、磁気抵抗薄膜パターンと中点バラン
ス調整用の抵抗体とは基板の別面にそれぞれ形成される
ようになり、抵抗体を厚膜プロセスによって形成でき
る。また、抵抗体を磁気抵抗薄膜パターンと別面に形成
していることから、実装率の向上がなされると共に、抵
抗体と回路とを一体化して形成できる。
検出素子によれば、磁気抵抗薄膜パターンと中点バラン
ス調整用の抵抗体とは基板の別面にそれぞれ形成される
ようになり、抵抗体を厚膜プロセスによって形成でき
る。また、抵抗体を磁気抵抗薄膜パターンと別面に形成
していることから、実装率の向上がなされると共に、抵
抗体と回路とを一体化して形成できる。
【００１２】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は本発明の第１実施例を示す磁気検出素子の
模式平面図であり、（ａ）は基板表面図、（ｂ）は基板
裏面図、図２は図１に示される磁気検出素子の１／２チ
ップ分の等価回路図である。
する。図１は本発明の第１実施例を示す磁気検出素子の
模式平面図であり、（ａ）は基板表面図、（ｂ）は基板
裏面図、図２は図１に示される磁気検出素子の１／２チ
ップ分の等価回路図である。
【００１３】図１において、符号１は感光性ガラス材か
らなる基板を示しており、この基板１の表面１ａには、
図１（ａ）に示されるように、磁気抵抗薄膜パターン２
が、一方裏面１ｂには、図１（ｂ）に示されるように、
磁気抵抗薄膜パターン２の中点バランスを調整する抵抗
体として、例えばトリミング抵抗４が、それぞれ形成さ
れている。
らなる基板を示しており、この基板１の表面１ａには、
図１（ａ）に示されるように、磁気抵抗薄膜パターン２
が、一方裏面１ｂには、図１（ｂ）に示されるように、
磁気抵抗薄膜パターン２の中点バランスを調整する抵抗
体として、例えばトリミング抵抗４が、それぞれ形成さ
れている。
【００１４】基板１にはスルーホール５が形成されてお
り、上記基板１の表面１ａ上の磁気抵抗薄膜パターン２
と裏面１ｂ上のトリミング抵抗４とは、該スルーホール
５に形成された立体配線により接続されている。
り、上記基板１の表面１ａ上の磁気抵抗薄膜パターン２
と裏面１ｂ上のトリミング抵抗４とは、該スルーホール
５に形成された立体配線により接続されている。
【００１５】トリミング抵抗４と磁気抵抗薄膜パターン
２を構成する磁気抵抗素子Ｒ１，Ｒ２とは、図２に示さ
れるように、並列接続されており、且つトリミング抵抗
４は、磁気抵抗素子Ｒ１，Ｒ２の長手方向において各１
点で接続されている。すなわち、この実施例のトリミン
グ抵抗４は、図８及び図９の従来技術に示されるトリミ
ング抵抗１４のように磁気抵抗素子Ｒ１，Ｒ２に対して
多点で接続されておらず、従って、トリミング抵抗４を
スルーホール５を介して磁気抵抗薄膜パターン２と異な
る面（裏面）１ｂに形成することが可能となっている。
２を構成する磁気抵抗素子Ｒ１，Ｒ２とは、図２に示さ
れるように、並列接続されており、且つトリミング抵抗
４は、磁気抵抗素子Ｒ１，Ｒ２の長手方向において各１
点で接続されている。すなわち、この実施例のトリミン
グ抵抗４は、図８及び図９の従来技術に示されるトリミ
ング抵抗１４のように磁気抵抗素子Ｒ１，Ｒ２に対して
多点で接続されておらず、従って、トリミング抵抗４を
スルーホール５を介して磁気抵抗薄膜パターン２と異な
る面（裏面）１ｂに形成することが可能となっている。
【００１６】トリミング抵抗４の中点（図２における抵
抗体Ｒ４，Ｒ５の接続点）と磁気抵抗薄膜パターン２の
中点（図２における磁気抵抗素子Ｒ１，Ｒ２の接続点）
との間には、抵抗Ｒ３が接続されている。この抵抗Ｒ３
は、抵抗体Ｒ４，Ｒ５の抵抗値をトリミングにより大き
く変化させた場合であっても、磁気抵抗素子Ｒ１，Ｒ２
の中点電位の変動を小さくさせ得るものであり、従って
調整を容易に行わさせ得るものである。
抗体Ｒ４，Ｒ５の接続点）と磁気抵抗薄膜パターン２の
中点（図２における磁気抵抗素子Ｒ１，Ｒ２の接続点）
との間には、抵抗Ｒ３が接続されている。この抵抗Ｒ３
は、抵抗体Ｒ４，Ｒ５の抵抗値をトリミングにより大き
く変化させた場合であっても、磁気抵抗素子Ｒ１，Ｒ２
の中点電位の変動を小さくさせ得るものであり、従って
調整を容易に行わさせ得るものである。
【００１７】次に、このように構成された磁気検出素子
の製造方法の一例について、図３を参照しながら説明す
る。先ず、感光性ガラス基板１を用意し、第１工程とし
て、該感光性ガラス基板１に対してスルーホールパター
ンの露光を行い、一次焼成し、第２工程において、エッ
チングを行い、第３工程において、全面露光を行って、
二次焼成する。
の製造方法の一例について、図３を参照しながら説明す
る。先ず、感光性ガラス基板１を用意し、第１工程とし
て、該感光性ガラス基板１に対してスルーホールパター
ンの露光を行い、一次焼成し、第２工程において、エッ
チングを行い、第３工程において、全面露光を行って、
二次焼成する。
【００１８】次いで、第４工程において、Ａｇペースト
を付着してスルーホールの印刷・焼成を行い、第５工程
において、Ａｇペーストを付着してスルーホール内の充
填印刷を行い焼成し、第６工程において、研磨を行う。
を付着してスルーホールの印刷・焼成を行い、第５工程
において、Ａｇペーストを付着してスルーホール内の充
填印刷を行い焼成し、第６工程において、研磨を行う。
【００１９】次いで、第７工程において、Ａｇペースト
を表面１ａに付着して表面電極を印刷し、第８工程にお
いて、Ａｇペーストを裏面１ｂに付着して裏面電極導体
を印刷し、焼成する。次いで、第９工程において、Ｒｔ
Ｏ2 を付着して裏面抵抗体を印刷し、焼成し、第１０工
程において、グレーズにより裏面１ｂをオーバーコート
する。
を表面１ａに付着して表面電極を印刷し、第８工程にお
いて、Ａｇペーストを裏面１ｂに付着して裏面電極導体
を印刷し、焼成する。次いで、第９工程において、Ｒｔ
Ｏ2 を付着して裏面抵抗体を印刷し、焼成し、第１０工
程において、グレーズにより裏面１ｂをオーバーコート
する。
【００２０】次いで、第１１工程において、ＦｅＮｉを
用い表面１ａに対して磁性薄膜を蒸着する。これによ
り、磁気抵抗薄膜パターン２が形成される。
用い表面１ａに対して磁性薄膜を蒸着する。これによ
り、磁気抵抗薄膜パターン２が形成される。
【００２１】そして、第１２工程において、ＳｉＯ2 を
用い表面に保護膜を形成すると、図１に示される完成さ
れた磁気検出素子が得られる。
用い表面に保護膜を形成すると、図１に示される完成さ
れた磁気検出素子が得られる。
【００２２】このように、第１実施例においては、感光
性ガラス基板１の表面１ａに磁気抵抗薄膜パターン２
を、例えば薄膜技術を用いて高精度に形成すると共に、
該基板１の裏面１ｂに磁気抵抗薄膜パターン２の中点バ
ランスを調整するトリミング抵抗４を、例えば厚膜技術
を用いて形成し、磁気抵抗薄膜パターン２とトリミング
抵抗４とを、基板１に設けたスルーホール５により接続
するようにしており、該トリミング抵抗４は、従来技術
のように薄膜形成されておらず厚膜形成されているの
で、該トリミング抵抗４のトリミングは、例えばレーザ
ー等で焼き切ることによりなされるようになっている。
従って、トリミング抵抗４のトリミングを簡易に行うこ
とが可能となっている。
性ガラス基板１の表面１ａに磁気抵抗薄膜パターン２
を、例えば薄膜技術を用いて高精度に形成すると共に、
該基板１の裏面１ｂに磁気抵抗薄膜パターン２の中点バ
ランスを調整するトリミング抵抗４を、例えば厚膜技術
を用いて形成し、磁気抵抗薄膜パターン２とトリミング
抵抗４とを、基板１に設けたスルーホール５により接続
するようにしており、該トリミング抵抗４は、従来技術
のように薄膜形成されておらず厚膜形成されているの
で、該トリミング抵抗４のトリミングは、例えばレーザ
ー等で焼き切ることによりなされるようになっている。
従って、トリミング抵抗４のトリミングを簡易に行うこ
とが可能となっている。
【００２３】また、トリミング抵抗４を磁気抵抗薄膜パ
ターン２と別面に形成しているので、実装率の向上を図
ることも可能となっている。
ターン２と別面に形成しているので、実装率の向上を図
ることも可能となっている。
【００２４】因みに、この第１実施例におけるトリミン
グ抵抗値とトリミング量との関係を抵抗Ｒ３をパラメー
タとして表したものが図４である。
グ抵抗値とトリミング量との関係を抵抗Ｒ３をパラメー
タとして表したものが図４である。
【００２５】同図より明らかなように、抵抗Ｒ３の抵抗
値を磁気抵抗素子Ｒ１の約５倍以内とすれば、磁気抵抗
薄膜パターン２の平均的中点ずれ（２．５Ｖ±２５ｍ
Ｖ；但し、Ｖｃｃ＝５Ｖ）をトリミング比１００％以内
で補正することができる。
値を磁気抵抗素子Ｒ１の約５倍以内とすれば、磁気抵抗
薄膜パターン２の平均的中点ずれ（２．５Ｖ±２５ｍ
Ｖ；但し、Ｖｃｃ＝５Ｖ）をトリミング比１００％以内
で補正することができる。
【００２６】図５は本発明の第２実施例を示す磁気検出
素子の等価回路図であり、この第２実施例の磁気検出素
子はフルブリッジ構成を採っている。
素子の等価回路図であり、この第２実施例の磁気検出素
子はフルブリッジ構成を採っている。
【００２７】この第２実施例の磁気検出素子が先の第１
実施例のそれと違う点は、基板１の裏面１ｂに、トリミ
ング抵抗２４，２４と共に薄膜トランジスタよりなる増
幅回路Ｔを一体化して形成した点である。
実施例のそれと違う点は、基板１の裏面１ｂに、トリミ
ング抵抗２４，２４と共に薄膜トランジスタよりなる増
幅回路Ｔを一体化して形成した点である。
【００２８】このように、第２実施例においては、トリ
ミング抵抗２４，２４と増幅回路Ｔとを一体化して形成
しているので、実装率の向上がさらに図られると共に出
力の向上も図られるようになっている。
ミング抵抗２４，２４と増幅回路Ｔとを一体化して形成
しているので、実装率の向上がさらに図られると共に出
力の向上も図られるようになっている。
【００２９】なお、符号Ｔａ〜ＴｄはＰＮＰトランジス
タを、Ｔｅ〜ＴｈはＮＰＮトランジスタを、Ｒａ〜Ｒｄ
は抵抗を、Ｉ１，Ｉ２は定電流源をそれぞれ示してい
る。
タを、Ｔｅ〜ＴｈはＮＰＮトランジスタを、Ｒａ〜Ｒｄ
は抵抗を、Ｉ１，Ｉ２は定電流源をそれぞれ示してい
る。
【００３０】図６は本発明の第３実施例を示す磁気検出
素子の等価回路図であり、この第３実施例の磁気検出素
子は片ブリッジ構成を採っている。
素子の等価回路図であり、この第３実施例の磁気検出素
子は片ブリッジ構成を採っている。
【００３１】この第３実施例の磁気検出素子が先の第１
実施例のそれと違う点は、基板１の裏面１ｂに、トリミ
ング抵抗４と共に厚膜回路として、例えばコンパレータ
Ｃよりなる増幅回路を一体化して形成した点である。
実施例のそれと違う点は、基板１の裏面１ｂに、トリミ
ング抵抗４と共に厚膜回路として、例えばコンパレータ
Ｃよりなる増幅回路を一体化して形成した点である。
【００３２】このように構成しても、先の第１実施例と
同様な効果を得ることができるというのはいうまでもな
く、しかもトリミング抵抗４と増幅回路Ｃとを一体化し
て形成しているので、実装率の向上がさらに図られると
共に出力の向上も図られるようになっている。また、小
型化も図れるようになっている。
同様な効果を得ることができるというのはいうまでもな
く、しかもトリミング抵抗４と増幅回路Ｃとを一体化し
て形成しているので、実装率の向上がさらに図られると
共に出力の向上も図られるようになっている。また、小
型化も図れるようになっている。
【００３３】図７に示される本発明の第４実施例の磁気
検出素子は、先の第３実施例の磁気検出素子をフルブリ
ッジ構成としたものである。
検出素子は、先の第３実施例の磁気検出素子をフルブリ
ッジ構成としたものである。
【００３４】このように構成しても、先の第３実施例と
同様な効果を得ることができるというのはいうまでもな
い。
同様な効果を得ることができるというのはいうまでもな
い。
【００３５】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変形可能であるというのはいうまでもなく、例えば
上記実施例においては、磁気抵抗薄膜パターン２の中点
バランスを調整する抵抗体をトリミング抵抗としている
が、ボリュームに代えることも可能である。さらに、固
定抵抗体を交換するようにしても良い。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変形可能であるというのはいうまでもなく、例えば
上記実施例においては、磁気抵抗薄膜パターン２の中点
バランスを調整する抵抗体をトリミング抵抗としている
が、ボリュームに代えることも可能である。さらに、固
定抵抗体を交換するようにしても良い。
【００３６】
【発明の効果】以上述べたように、請求項１、２、３、
４によれば、磁気抵抗薄膜パターンと中点バランス調整
用の抵抗体とを基板の別面にそれぞれ形成するようにし
たので、抵抗体を厚膜プロセスにより形成できるように
なり、該抵抗体のトリミングを簡易に行うことが可能と
なる。また、抵抗体を磁気抵抗薄膜パターンと別面に形
成していることから、実装率の向上及び該抵抗体と回路
との一体化を図ることが可能となる。
４によれば、磁気抵抗薄膜パターンと中点バランス調整
用の抵抗体とを基板の別面にそれぞれ形成するようにし
たので、抵抗体を厚膜プロセスにより形成できるように
なり、該抵抗体のトリミングを簡易に行うことが可能と
なる。また、抵抗体を磁気抵抗薄膜パターンと別面に形
成していることから、実装率の向上及び該抵抗体と回路
との一体化を図ることが可能となる。
【図１】本発明の第１実施例を示す磁気検出素子の模式
平面図であり、（ａ）は基板表面図、（ｂ）は基板裏面
図である。
平面図であり、（ａ）は基板表面図、（ｂ）は基板裏面
図である。
【図２】図１に示される磁気検出素子の１／２チップ分
の等価回路図である。
の等価回路図である。
【図３】磁気検出素子の製造工程の一例を表したフロー
チャートである。
チャートである。
【図４】トリミング抵抗値とトリミング量との関係を抵
抗Ｒ３をパラメータとして表した図である。
抗Ｒ３をパラメータとして表した図である。
【図５】本発明の第２実施例を示す磁気検出素子の等価
回路図である。
回路図である。
【図６】本発明の第３実施例を示す磁気検出素子の等価
回路図である。
回路図である。
【図７】本発明の第４実施例を示す磁気検出素子の等価
回路図である。
回路図である。
【図８】従来技術を示す磁気検出素子の模式平面図であ
る。
る。
【図９】図８に示される磁気検出素子の１／２チップ分
の等価回路図である。
の等価回路図である。
１ 基板 １ａ 基板の一方面 １ｂ 基板の他方面 ２ 磁気抵抗薄膜パターン ４，２４ 抵抗体 ５ スルーホール Ｃ 厚膜回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０１Ｒ 33/09 Ｈ０１Ｃ 10/00 Ｍ 17/24
Claims (4)
- 【請求項１】 感光性ガラス材からなる基板の一方面に
磁気抵抗薄膜パターンを形成すると共に、 該基板の他方面に前記磁気抵抗薄膜パターンの中点バラ
ンスを調整する抵抗体を形成し、 前記磁気抵抗薄膜パターンと前記抵抗体とを、前記基板
に設けたスルーホールにより接続してなる磁気検出素
子。 - 【請求項２】 請求項１記載の磁気検出素子において、 基板の他方面に、磁気抵抗薄膜パターンの中点バランス
を調整する抵抗体を含む厚膜回路を形成したことを特徴
とする磁気検出素子。 - 【請求項３】 請求項１記載の磁気検出素子において、 抵抗体は、トリミング抵抗であることを特徴とする磁気
検出素子。 - 【請求項４】 請求項１記載の磁気検出素子において、 抵抗体は、ボリュームであることを特徴とする磁気検出
素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6089159A JPH07283460A (ja) | 1994-04-04 | 1994-04-04 | 磁気検出素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6089159A JPH07283460A (ja) | 1994-04-04 | 1994-04-04 | 磁気検出素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07283460A true JPH07283460A (ja) | 1995-10-27 |
Family
ID=13963059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6089159A Pending JPH07283460A (ja) | 1994-04-04 | 1994-04-04 | 磁気検出素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07283460A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11312448A (ja) * | 1998-04-30 | 1999-11-09 | Murata Mfg Co Ltd | 鋼球検出センサ |
| JP2004061146A (ja) * | 2002-07-25 | 2004-02-26 | Asahi Denso Co Ltd | 角度センサ |
-
1994
- 1994-04-04 JP JP6089159A patent/JPH07283460A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11312448A (ja) * | 1998-04-30 | 1999-11-09 | Murata Mfg Co Ltd | 鋼球検出センサ |
| JP2004061146A (ja) * | 2002-07-25 | 2004-02-26 | Asahi Denso Co Ltd | 角度センサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4906965A (en) | Platinum temperature sensor | |
| JPH07283460A (ja) | 磁気検出素子 | |
| JP2003217903A (ja) | 抵抗器とその製造方法及びその抵抗器を用いた温度センサー | |
| JPH09205004A (ja) | チップ抵抗器及びその製造方法 | |
| JP4384787B2 (ja) | チップ抵抗器 | |
| JPH01302701A (ja) | 印刷抵抗体 | |
| JPH0728060B2 (ja) | 磁気低抗素子 | |
| JP2786045B2 (ja) | 表面実装型可変抵抗 | |
| JPS59172207A (ja) | 抵抗トリミング方法 | |
| JPH05312613A (ja) | センサ装置 | |
| JPS5826196B2 (ja) | チヨウコガタテイコウソシ ニヨル シユウセキカイロノ セイゾウホウ | |
| JP2639745B2 (ja) | 光導電素子およびその製造方法 | |
| JPH05129115A (ja) | 抵抗素子のトリミング方法 | |
| JPH10173344A (ja) | 多層回路基板 | |
| JPH07193342A (ja) | 電子部品の実装回路基板 | |
| JPS6145464Y2 (ja) | ||
| JPS6054466A (ja) | 厚膜集積回路の高精度抵抗体及びその製造方法 | |
| JP2627279B2 (ja) | 磁気抵抗素子アセンブリー | |
| JPH05347202A (ja) | 電子部品及び電子部品の抵抗値調整方法 | |
| JPS5965402A (ja) | 厚膜抵抗 | |
| JPH05223515A (ja) | 歪み検出用薄膜抵抗の製造方法 | |
| JPS634922B2 (ja) | ||
| JP2567550Y2 (ja) | 測温マッチング抵抗体 | |
| JPS59210601A (ja) | トリミング抵抗素子 | |
| JPH09166619A (ja) | 半導体加速度センサの温度補償方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000306 |