JPH0533538B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、機能トリミングによつて電気的特性
を調整するようにした厚膜混成集積回路の製造方
法に関する。

〔発明の背景〕

絶縁基板上に導体、抵抗などによる回路配線を
印刷焼成し、これに個別部品を搭載して回路配線
に接続した厚膜混成集積回路を製造するに際して
は、各回路部品の特性バラツキによつて厚膜混成
集積回路を形成する所望回路ブロツクの特性にバ
ラツキが生ずることからこれを調整する必要があ
り、この調整方法としては、この回路ブロツクを
構成する抵抗などの厚膜素子を、特性を知るため
のある基準となる物理量を監視しながら、この物
理量が目標値となるように、レーザ光などでトリ
ミングする機能トリミングが知られている。

しかしながら、かかる機能トリミングの調整範
囲にも限界があり、場合によつては物理量を目標
値に設定できないこともある。このために、機能
トリミングの調整可能範囲を拡大できるようにす
る必要があるが、その一方法として、たとえば、
特公昭38−12438号公報に開示されるように、絶
縁基板上に調整用回路部品を設け、これを必要に
応じて所望回路ブロツクに付加するかあるいは付
加しないとして機能トリミングの調整可能範囲を
異ならせ、全体として調整可能範囲を拡大するよ
うにした方法が知られている。

しかし、この調整方法によると、実際の回路動
作では、所定の物理量が目標値に設定できたとし
ても、調整用回路部品が付加されたことにより、
あるいは付加されなかつたことにより、所望回路
ブロツクの全体的な電気的特性が影響を受けるこ
とになり、この目標値以外の他の必要な仕様値を
はずれてしまうことになる。このために、厚膜混
成集積回路の歩留りが悪いという問題がある。

また、この歩留りを高めるために、調整用回路
部品を付加されたことによるあるいは付加されな
かつたことによる全体的な電気的特性の変化を補
正するために、さらに、別に補正回路を設けるこ
とが考えられるが、所望回路ブロツクの電気的特
性を、上記のように、物理量を目標値に設定すべ
く調整した後、この補正回路を設けなければなら
ないことから、製造工程数が増加し、生産性が低
下することになる。

〔発明の目的〕

本発明の目的は、かかる問題点を解消し、工程
数を増加させることなく、所定の電気的特性を得
ることができるようにした厚膜混成集積回路を提
供するにある。

〔発明の概要〕

この目的を達成するために、本発明は、厚膜混
成集積回路を構成する所望回路ブロツクの電気的
特性を補正する補正回路を切断可能な厚膜抵抗を
介して該所望回路ブロツクに接続して設け、該厚
膜抵抗を切断するかあるいは切断しないかによつ
て該補正回路を該所望回路ブロツクに付加しない
かあるいは付加するかを選択できるようにした点
に特徴がある。

〔発明の実施例〕

まず、第５図および第６図により、本発明の基
本となる機能トリミングによる電気的特性の調整
方法について説明する。

第５図は機能トリミングのための周辺回路を示
すブロツク図であつて、１は電気的特性の調整を
必要とする所望回路ブロツク、２はスイツチ、３
は調整用抵抗である。

同図において、所望回路ブロツク１はLPF（ロ
ーパスフイルタ）を含む半導体ICとし、この
LPFの電気的特性を機能トリミングによつて調
整するものとする。ここで、ICピンｂに接続さ
れた調整用抵抗３がレーザ光などによつてトリミ
ングされるものであり、ICピンａに接続された
抵抗Ｒが先の調整用回路部品であつて、スイツチ
２によつて半導体IC１に付加するか否かの選択
ができる。

ところで、かかる半導体IC１では、その内部
素子のバラツキにより、レスポンスが−3dBとな
るカツトオフ周波数に±35％のバラツキが生ず
る。このバラツキを吸収するために、スイツチ２
をＡ側，Ｂ側に切換えることにより、半導体IC
１内の可容量ダイオードの印加電圧を外部から制
御できるようにし、２種類のカツトオフ周波数の
いずれかが設定できるようにしている。

そこで、いま、第６図に示すように、半導体
IC１に必要な電気的特性が曲線Ｃで示すもので
あり、これに対するカツトオフ周波数（目標カツ
トオフ周波数という）を_Pとすると、上記２種類
のカツトオフ周波数（以下、基準カツトオフ周波
数という）₁，₂が夫々目標カツトオフ周波数_P
の±15％となるに、半導体IC１の内部素子や抵
抗３、Ｒの値が設定される。したがつて、スイツ
チ２を切換えた場合、半導体IC１のカツトオフ
周波数は目標カツトオフ周波数_Pの30％変化す
る。

しかしながら、先にも説明したように、各素子
にバラツキがあることから、基準カツトオフ周波
数₁，₂を上記のように設定しようとしても、
夫々±35％の範囲内でバラツキが生ずることにな
る。

一方、スイツチ２がＡ側に閉じているときに
は、ICピンｉと出力端子５との間の電気的特性
は第６図の曲線Ａで示されるようになり、スイツ
チ２がＢ側に閉じているときには、第６図の曲線
Ｂで示されるようになる。これらの電気的特性
は、調整用抵抗３を機能トリミングすることによ
つて調整することができ、この調整はカツトオフ
周波数を監視しながらこれが目標オツトオフ周波
数_Pとなるように行なわれる。

ところで、調整用抵抗３の機能トリミングによ
る調整可能範囲は±20％である。また、基準カツ
トオフ周波数₁，₂には、±35％のバラツキがあ
るから、このバラツキによる第６図電気的特性
Ａ，Ｂのカツトオフ周波数の少なくともいずれか
一方は目標カツトオフ周波数_Pの±20％以内にあ
る。したがつて、ICピンｉと出力端子５との間
の電気的特性のカツトオフ周波数を目標カツトオ
フ周波数_Pに設定することは可能である。

ところで、実際の調整方法を説明すると、ま
ず、スイツチ２をＡ側に閉じておき、目標カツト
オフ周波数_Pから−15％ずれた周波数₁の信号v₁
を入力端子４から入力し、出力端子５に得られる
出力信号v₀のレベルを検出してレスポンスを測定
する。このレスポンスが−3dBよりも大きいとき
には、このときの電気的特性Ａのカツトオフ周波
数は基準カツトオフ周波数₁よりも高く、調整用
抵抗３による調整が可能である。そこで、調整用
抵抗３を機能トリミングすることにより、カツト
オフ周波数が目標カツトオフ周波数_Pに等しい電
気的特性Ｄ（第６図）が得られる。これに対し、
スイツチ２がＡ側に閉じているときの基準カツト
オフ周波数₁でのレスポンスが−3dBよりも小さ
いときには、電気的特性Ａのカツトオフ周波数は
基準カツトオフ周波数₁よりも低く、調整用抵抗
３による調整は困難あるいは不可能である。そこ
で、スイツチ２をＢ側に閉じると、抵抗Ｒが半導
体IC１から切り離され、電気的特性Ｂに切換わ
る。このとき、基準カツトオフ周波数₂でのレス
ポンスは−3dB以下であり、電気的特性Ｂのカツ
トオフ周波数は基準カツトオフ周波数₂より低く
て調整用抵抗３による調整が可能である。そこ
で、調整用抵抗３を機能トリミングすることによ
り、カツトオフ周波数が目標カツトオフ周波数_P
に等しい電気的特性Ｃが得られる。

ところで、この例では、電気的特性はカツトオ
フ周波数の近傍でピークＰが生じ、調整用抵抗３
を調整すると、この特性が周波数軸方向に推移し
てやはりピークを有する電気的特性Ｄが得られ
る。したがつて、カツトオフ周波数が目標カツト
オフ周波数_Pに等しくなつたとしても、このピー
クを有していることにより、必要とする電気的特
性Ｃとは異なり、電気的特性に対して必要な仕様
を全て満すというわけにはいかなくなる。

これは、半導体IC１に抵抗Ｒが付加されたこ
とによるものであり、ここでは、スイツチ２をＢ
側に閉じて抵抗Ｒを半導体IC１から切り離した
とき、電気的特性Ｂから必要な電気的特性Ｃが得
られるものとしている。

本発明は、以上の調整を基本とし、電気的特性
Ａ，Ｂのいずれからも必要な電気的特性Ｃが得ら
れるよううにしたものであり、以下、所望回路ブ
ロツクをLPFを含む半導体ICとし、本発明の実
施例を図面によつて説明する。

第１図は本発明による厚膜混成集積回路の製造
方法の１実施例を説明するための回路図であつ
て、６はスイツチ、７はコンデンサ、８は入力回
路の抵抗であり、第５図に対応する部分には同一
符号をつけている。

同図において、スイツチ６、コンデンサ７およ
び８が補正回路を構成しており、スイツチ６は、
スイツチ２がＡ側に閉じるときにはＡ側に閉じ、
スイツチ２がＢ側に閉じるときにはＢ側に閉じ
る。スイツチ６がＡ側に閉じているときには、入
力端子４とICピンｉとの間の電気的特性は第２
図に示す曲線Ｅとなり、また、スイツチ６がＢ側
に閉じているときには、コンデンサ７が切り離さ
れ、入力端子４とICピンｉとの間の電気的特性
は第２図に示す直線Ｆのようになる。

そこで、半導体IC１の電気的特性を調整する
に際しては、スイツチ２，６をＡ側にしておき、
まず、第６図の基準カツトオフ周波数₁に等しい
周波数の信号v_iを入力端子４から入力し、出力端
子５に得られる出力信号v₀のレベルから入力端子
４，出力端子５間のレスポンスを測定する。この
レスポンスは入力端子４，出力端子５間の電気的
特性によつて決まるが、この電気的特性は、入力
端子４とICピンｉとの間の補正回路の第２図Ｅ
で示す電気的特性と、ICピンｉ，出力端子５間
の電気的特性との合成特性である。この場合、こ
の補正回路の電気的特性Ｅ（第２図）のカツトオ
フ周波数₀は、第６図で示す基準カツトオフ周波
数₁と目標カツトオフ周波数_Pとの間であつて、
この電気的特性Ｅによつて第６図のピークを有す
る電気的特性Ｄをピークを有しない電気的特性Ｃ
に変換するように設定される。

そこで、いま、基準カツトオフ周波数₁におけ
るレスポンスが−3dBよりも大きいとすると、こ
のときの電気的特性のカツトオフ周波数は基準カ
ツトオフ周波数₁よりも高い。したがつて、調整
用抵抗３を機能トリミングすることにより、カツ
トオフ周波数を目標カツトオフ周波数_Pに等しく
することができる。このとき、入力端子４，出力
端子５間の電気的特性は、上記補正回路の電気的
特性Ｅと半導体IC１の電気的特性Ｄとの合成か
ら、第６図に示す電気的特性Ｃとなり、カツトオ
フ周波数ばかりでなく、他の物理量についても
（この場合、各周波数のレスポンス）仕様に適合
することになる。

また、基準カツトオフ周波数₁におけるレスポ
ンスが−3dBよりも小さいときには、スイツチ
２，６をＢ側に閉じる。これにより、半導体IC
１の電気的特性は、第６図に示す電気的特性Ｂと
なつてそのカツトオフ周波数は基準カツトオフ周
波数₂よりも低くなる。また、コンデンサ７が切
り離されて上記補正回路の電気的特性は第２図の
電気的特性Ｆとなる。この場合、この電気的特性
Ｆは使用時に当然付加される入力段の抵抗８によ
るものであるから、調整用抵抗３を機能トリミン
グすることにより、所望の電気的特性Ｃが得られ
ることになる。

ここで、スイツチ２，６は絶縁基板上で切断可
能な厚膜抵抗とし、Ａ側に閉じることは、これを
切断しない状態に、Ｂ側に閉じることは、切断し
た状態とするものである。

次に、第５図および第６図により、上記実施例
を具体的に説明する。なお、夫々の図において、
第１図に対応する部分には同一符号にダツシユを
付した符号をつけているが、２′，６′は第１図の
スイツチ２，６に対応する切換用厚膜抵抗であ
り、低抵抗値を有している。第１図の抵抗Ｒはこ
の切換用抵抗２′によるものである。また、７′は
第１図のコンデンサ７に対応するチツプコンデン
サである。３′は第１図の調整用抵抗３に対応す
る調整用厚膜抵抗である。

第５図は、調整前において第６図に示した基準
カツトオフ周波数₁でのレスポンスが−3dBより
も大きく、機能トリミングによつて電気的調整が
なされた状態を示しており、入力端子４′と接地
端子との間に切換用厚膜抵抗６′とチツプコンデ
ンサ７′とが接続されている。入力端子４′には図
示しない入力回路が接続され、その内部抵抗８
（第１図）と切換用厚膜抵抗６′とチツプコンデン
サ７′とが上記の補正回路を構成し、この補正回
路が第２図の電気的特性Ｅを有してICピンｉに
接続されている。また、ICピンｂと接地端子と
の間には調整用厚膜抵抗３′が設けられており、
これを機能トリミングする前は、ICピンｉと出
力端子５′との間では、第６図に示す電気的特性
Ａが生じかつそのカツトオフ周波数は基準カツト
オフ周波数₁より高いが、機能トリミングするこ
とにより、第６図に示す電気的特性Ｄとなる。し
たがつて、入力回路の抵抗８の入力側と出力端子
５′との間に、第６図に示す目標となる電気的特
性Ｃが得られることになる。

第６図は、調整前において、基準カツトオフ周
波数₁でのレスポンスが−3dBよりも小さい場合
であり、切換用厚膜抵抗２′，６′を切断して調整
用厚膜抵抗３′を機能トリミングしたものである。
この場合には、チツプコンデンサ７′は切り離さ
れる。入力端子４′に接続された入力回路の抵抗
の入側とICピンｉの間に、第２図に示す電気的
特性Ｆが生じ、ICピンｉと出力端子５′との間に
は、調整用厚膜抵抗３′の機能トリミングにより、
第６図に示した目標となる電気的特性Ｃが生ず
る。

このようにして、切換用厚膜抵抗７′を切断す
るか否かによつて補正回路を付加しないか否かの
作業を行なうことができ、これが機能トリミング
による調整工程の中に含ませることができる。

なお、上記実施例は、調整対象となる回路ブロ
ツクをLPFの特性を有する半導体ICとしたが、
本発明はこれに限られるものではないことはいう
までもない。

〔発明の効果〕

以上説明したように、本発明によれば、機能ト
リミングによつて所定の物理量を目標値に調整す
る工程中に、該所定の物理量以外の物理量を簡単
に補正することができ、かかる補正のための特別
な工程を要することなく、目標特性に合致した良
好な電気的特性の厚膜混成集積回路を歩留り良く
製造することができる。

【図面の簡単な説明】

第１図は本発明による厚膜混成集積回路の製造
方法の１実施例を説明するための回路図、第２図
は第１図における半導体ICの入力側に設けられ
る補正回路の電気的特性の一具体例を示す特性
図、第３図および第４図は夫々第１図の具体的な
厚膜混成集積回路の調整後を示すパターン図、第
５図は機能トリミングによる調整方法を説明する
ための回路図、第６図は第５図における半導体
ICの入力ICピンと出力端子間の電気的特性を示
す説明図である。 １……半導体IC、２……スイツチ、３……調
整用抵抗、４……入力端子、５……出力端子、６
……スイツチ、７……コンデンサ。

Claims (1)

【特許請求の範囲】
1. １ 所望回路ブロツクが搭載された絶縁基板上
   に、機能トリミング可能な第１の抵抗体と、該所
   望回路ブロツクに付加された第２の抵抗体とを設
   け、該所望回路ブロツクの所定の物理量に応じて
   該第２の抵抗体を該所望回路ブロツクに付加して
   おくかあるいは該所定回路ブロツクから切り離す
   かするとともに、前記第１の抵抗を機能トリミン
   グすることにより、前記所定の物理量を目標値に
   設定するようにした厚膜混成集積回路の製造方法
   において、前記絶縁基板上所定の電気的特性を有
   する補正回路を設け、前記所望回路ブロツクに対
   する前記第２の抵抗体の付加、切離しに応じて該
   補正回路を前記所望回路ブロツクに付加あるいは
   前記所望回路ブロツクから切り離すようにし、前
   記所望回路ブロツクの電気的特性を目標とする電
   気的特性とすることができるようにしたことを特
   徴とする厚膜混成集積回路の製造方法。