JPH09311814A - プログラマブルコントローラの入出力装置 - Google Patents

Abstract

(57)【要約】 【課題】入出力データ数分の入出力アドレスを専有しな
いようにするとともに、任意の入出力アドレスを指定し
て入出力データを転送することにある。 【解決手段】入出力レジスタアドレスポインタに入出力
レジスタメモリのアドレスデータを保持するようにし、
演算装置が入出力レジスタメモリを直接参照するか間接
参照するかを判別して、間接参照ならば入出力レジスタ
アドレスポインタのアドレスデータをアドレスとして入
出力レジスタメモリの入出力データを転送するようにし
たものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プログラマブルコ
ントローラの入出力装置に係わり、特にランダムにアク
セスすることのできるメモリを用いて演算装置と入出力
装置との間で入出力データを転送するようにした入出力
装置に関するものである。

【０００２】

【従来の技術】プログラマブルコントローラの入出力装
置であって、例えばネットワークとの通信機能などを有
する入出力装置においては、多量の入出力データを演算
装置との間で転送する必要があるため、入出力レジスタ
をランダムにアクセスすることのできるメモリを用いて
構成したり、ファーストイン／ファーストアウト動作を
行うスタックメモリを用いて構成したりしているのが現
状である。

【０００３】

【発明が解決しようとする課題】前述した従来技術で
は、入出力レジスタをランダムにアクセスすることので
きるメモリを用いて構成する場合には、入出力レジスタ
を構成するメモリの記憶容量分の入出力アドレスがこの
入出力装置に専有されることになってプログラマブルコ
ントローラに実装できる他の入出力装置の数に制限を与
えるといった問題があり、また入出力レジスタをファー
ストイン／ファーストアウト動作を行うスタックメモリ
を用いて構成する場合には、入出力アドレスを指定して
任意の入出力データの転送を行うことができない、とい
った問題がある。

【０００４】本発明は上述した点に鑑みて創案されたも
ので、その目的とするところは、これらの欠点を解決す
ることにあり、入出力レジスタメモリをランダムにアク
セスすることのできるメモリを用いて構成するととも
に、入出力レジスタメモリのアドレスデータを保持する
ようにした入出力レジスタアドレスポインタを設けるこ
とにより、入出力レジスタメモリの記憶容量分の入出力
アドレスがこの入出力装置に専有されないようにし、入
出力アドレスを指定して任意の入出力データの転送を行
うことのできるプログラマブルコントローラの入出力装
置を提供することにある。

【０００５】

【課題を解決するための手段】つまり、その目的を達成
するための手段は、請求項１において、演算装置と入出
力装置との間で転送する入出力データを記憶するように
した入出力装置に有する入出力レジスタメモリと、演算
装置により入出力レジスタアドレスデータが書き込まれ
て前記入出力レジスタメモリのアドレスデータを保持す
るようにした入出力レジスタアドレスポインタと、演算
装置が入出力アドレスバスに出力する入出力アドレスデ
ータをデコードして入出力レジスタメモリのアドレス選
択に前記入出力アドレスデータを使用する直接参照か、
或いは前記入出力レジスタアドレスポインタが保持して
いるアドレスデータを使用する間接参照かを判別する判
別手段と、演算装置との間で入出力データを転送する時
に演算装置が入出力アドレスバスに出力する入出力アド
レスデータが前記直接参照であれば該入出力アドレスデ
ータに対応する入出力レジスタメモリのアドレスデータ
をアドレスとして入出力レジスタメモリの入出力データ
転送を行い、前記間接参照であれば入出力レジスタアド
レスポインタが保持しているアドレスデータをアドレス
として入出力レジスタメモリの入出力データ転送を行う
ようにした制御手段とを備えたことにある。

【０００６】請求項２において、入出力レジスタアドレ
スポインタが保持している入出力レジスタメモリのアド
レスデータに一定値を加算する加算手段を備え、間接参
照により入出力レジスタメモリの入出力データ転送を行
う毎に入出力レジスタメモリのアドレスデータに一定値
を加算して保持するようにしたことを特徴とする請求項
１記載のプログラマブルコントローラの入出力装置。請
求項３において、入出力レジスタアドレスポインタが保
持している入出力レジスタメモリのアドレスデータから
一定値を減算する減算手段を備え、間接参照により入出
力レジスタメモリの入出力データ転送を行う毎に入出力
レジスタメモリのアドレスデータから一定値を減算して
保持するようにしたことにある。

【０００７】以下、本発明の一実施例を図面に基づいて
詳述する。

【発明の実施の形態】図１は本発明の請求項１〜３記載
の実施例を示すブロック図であり、図１において、１は
演算装置、２は入出力装置である。演算装置１は入出力
アドレスバスＧＡ、入出力データバスＧＤ、その他の制
御信号線（図示していない）を介して入出力装置２と接
続している。演算装置１は入出力装置２との間で入出力
データを転送する時には、入出力アドレスバスＧＡに入
出力装置２の入出力アドレスデータを出力して入出力デ
ータバスＧＤから入出力装置２の入出力データを入力
し、あるいは入出力アドレスバスＧＡに入出力装置２の
入出力アドレスデータを出力して入出力データバスＧＤ
に入出力装置２の入出力データを出力する。

【０００８】入出力装置２において、２１は入出力レジ
スタメモリであり、アドレス入力ＬＡ−Ａとデータ入出
力ＬＤ−Ａとによるアクセスポート（メモリーデータを
アクセスするためのポート）と、アドレス入力ＬＡ−Ｂ
とデータ入出力ＬＤ−Ｂとによるアクセスポートの双方
のアクセスポートからランダムにアクセスすることので
きる、いわゆるデュアルポートメモリで構成しており、
演算装置１との間で転送する入出力データを記憶する。

【０００９】２２は入出力制御部であり、マイクロコン
ピュータなどにより入出力装置２の入出力機能、例えば
ネットワークとの通信機能などを実現する。入出力制御
部２２はアドレス入力ＬＡ−Ｂ、データ入出力ＬＤ−Ｂ
とによる入出力レジスタメモリ２１の一方のアクセスポ
ートと接続しており、入出力レジスタメモリ２１との間
で入出力データの読み出しと書き込みを行う。

【００１０】また、２３はアドレスデコーダ、２４は入
出力レジスタアドレスポインタ、２５はアドレスマルチ
プレクサ、２６は入出力データバッファである。入出力
レジスタアドレスポインタ２４は入出力データバッファ
２６を介して入出力データバスＧＤに接続しており、演
算装置１により入出力レジスタアドレスデータが書き込
まれて入出力レジスタメモリ２１のアドレスデータを保
持するようにしてある。アドレスマルチプレクサ２５は
アドレス入力ＡＤとアドレス入力ＡＩ、およびアドレス
出力ＡＸとを有しており、アドレス入力ＡＤはアドレス
デコーダ２３に、アドレス入力ＡＩは入出力レジスタア
ドレスポインタ２４にそれぞれ接続している。そしてア
ドレス出力ＡＸは入出力レジスタメモリ２１のアドレス
入力ＬＡ−Ａに接続している。

【００１１】アドレスデコーダ２３は入出力アドレスバ
スＧＡと接続しており、演算装置１が入出力アドレスバ
スＧＡに出力する入出力アドレスデータをデコードし
て、演算装置１の入出力レジスタメモリ２１のアドレス
選択が後述の直接参照か間接参照かの判別を行う判別手
段によって、判別信号ＭＸをアドレスマルチプレクサ２
５に出力するとともに、直接参照の場合には、入出力ア
ドレスデータに対応する入出力レジスタメモリ２１のア
ドレスデータを生成してアドレスマルチプレクサ２５の
一方のアドレス入力ＡＤに出力するようにしてある。ま
た、演算装置１が入出力レジスタアドレスポインタ２４
を選択して入出力レジスタアドレスポインタ２４に入出
力レジスタアドレスデータを書き込む場合には、入出力
レジスタアドレスポインタ選択信号ＳＰを入出力レジス
タアドレスポインタ２４に出力するようにしてある。

【００１２】入出力レジスタメモリ２１のアドレス入力
ＬＡ−Ａとデータ入出力ＬＤ−Ａとによる一方のアクセ
スポートは、アドレス入力ＬＡ−Ａがアドレスマルチプ
レクサ２５のアドレス出力ＡＸに接続し、データ入出力
ＬＤ−Ａが入出力データバッファ２６を介して入出力デ
ータバスＧＤに接続しており、アドレスデコーダ２３が
出力する判別信号ＭＸが直接参照を示している時には、
アドレスデコーダ２３が生成した入出力アドレスデータ
に対応するアドレスデータを、判別信号ＭＸが間接参照
を示している時には、入出力レジスタアドレスポインタ
２４が保持しているアドレスデータをそれぞれアドレス
マルチプレクサ２５を介してアドレス入力ＬＡ−Ａに入
力するようにしてある。

【００１３】図２は本発明の実施例の入出力装置２の入
出力アドレスデータを説明する説明図であり、入出力レ
ジスタメモリ２１の直接参照と間接参照について図２に
より説明する。図２において、Ｘｎ、Ｙ、Ｚはそれぞれ
演算装置１が入出力アドレスバスＧＡに出力する入出力
装置２の入出力アドレスデータである。また、ｘｎ、ｚ
ｍはそれぞれ入出力レジスタメモリ２１のアドレスデー
タである。ここでＸｎ、ｘｎはそれぞれｎ個のアドレス
データ、ｚｍはｍ個のアドレスデータであることを表し
ている。演算装置１が入出力アドレスバスＧＡに出力す
る入出力アドレスデータＸｎは入出力レジスタメモリ２
１のアドレスデータｘｎを一対一で、入出力アドレスデ
ータＹは入出力レジスタアドレスポインタ２４を、また
入出力アドレスデータＺは入出力レジスタメモリ２１の
アドレスデータｚｍのいずれかを指定する。

【００１４】入出力レジスタメモリ２１の直接参照は、
演算装置１が入出力装置２の入出力アドレスデータとし
てＸｎを入出力アドレスバスＧＡに出力して該入出力ア
ドレスデータＸｎに対応する入出力レジスタメモリ２１
のアドレスｘｎのデータを転送するものである。また、
入出力レジスタメモリ２１の間接参照は、演算装置１が
入出力装置２の入出力アドレスデータとしてＹを入出力
アドレスバスＧＡに出力して入出力レジスタアドレスポ
インタ２４にデータの転送を行う入出力レジスタメモリ
２１のアドレスデータｚｍを保持させ、次に入出力装置
２の入出力アドレスデータとしてＺを入出力アドレスバ
スＧＡに出力して入出力レジスタメモリ２１のアドレス
ｚｍのデータを転送するものである。

【００１５】演算装置１と入出力装置２との間では次の
ようにして入出力データの転送が行われる。 入出力装
置２の入出力制御部２２は、アドレス入力ＬＡ−Ｂ、デ
ータ入出力ＬＤ−Ｂとによる入出力レジスタメモリ２１
の一方のアクセスポートを介して入出力レジスタメモリ
２１との間で入出力データの読み出しと書き込みを行
う。一方、演算装置１が入出力レジスタメモリ２１のア
ドレスｘｎの入出力データの読み出しと書き込みを行う
場合には、入出力アドレスバスＧＡに入出力アドレスデ
ータＸｎを出力する。入出力装置２のアドレスデコーダ
２３は入出力アドレスバスＧＡの入出力アドレスデータ
をデコードして直接参照であることを判別して判別信号
ＭＸをアドレスマルチプレクサ２５に出力するととも
に、入出力アドレスデータに対応する入出力レジスタメ
モリ２１のアドレスデータｘｎを生成してアドレスマル
チプレクサ２５の一方のアドレス入力ＡＤに出力するの
で、アドレスマルチプレクサ２５のアドレス出力ＡＸか
らはアドレスデータｘｎが出力されて入出力レジスタメ
モリ２１のアドレス入力ＬＡ−Ａに入力され、入出力バ
ッファ２６を介して入出力レジスタメモリ２１のデータ
入出力ＬＤ−Ａと演算装置１との間で入出力データが転
送される。

【００１６】また、演算装置１が入出力レジスタメモリ
２１のアドレスｚｍの入出力データの読み出しと書き込
みを行う場合には、まず入出力アドレスバスＧＡに入出
力アドレスデータＹを出力するとともに、入出力データ
バスＧＤにアドレスデータｚｍを出力する。入出力装置
２のアドレスデコーダ２３は入出力アドレスバスＧＡの
入出力アドレスをデコードして入出力レジスタアドレス
ポインタ選択信号ＳＰを入出力レジスタアドレスポイン
タ２４に出力するので、入出力レジスタアドレスポイン
タ２４は入出力データバスＧＤに出力されているアドレ
スデータｚｍを入出力データバッファ２６を介して入
力、保持し、アドレスマルチプレクサ２５の一方のアド
レス入力ＡＩに出力する。 次に、演算装置１は入出力
アドレスバスＧＡに入出力アドレスデータＺを出力す
る。入出力装置２のアドレスデコーダ２３は入出力アド
レスバスＧＡの入出力アドレスデータをデコードして間
接参照であることを判別して判別信号ＭＸをアドレスマ
ルチプレクサ２５に出力するので、アドレスマルチプレ
クサ２５のアドレス出力ＡＸからはアドレス入力ＡＩに
入力されているアドレスデータｚｍが出力されて入出力
レジスタメモリ２１のアドレス入力ＬＡ−Ａに入力さ
れ、入出力バッファ２６を介して入出力レジスタメモリ
２１のデータ入出力ＬＤ−Ａと演算装置１との間で入出
力データが転送される。

【００１７】入出力レジスタアドレスポインタ２４を加
算カウンタ、もしくは減算カウンタにより構成し、演算
装置１が入出力レジスタメモリを間接参照する都度に入
出力レジスタアドレスポインタ２４が保持している入出
力レジスタメモリ２１のアドレスデータに一定値を加算
手段によって加算するか、もしくは減算手段によって減
算するようにすると、入出力レジスタメモリ２１の連続
するアドレスの入出力データの転送を行う場合には、入
出力レジスタアドレスポインタ２４にアドレスデータｚ
ｍを書き込まなくても間接参照することができる。

【００１８】

【発明の効果】以上説明したように本発明によれば、本
発明のプログラマブルコントローラの入出力装置におい
ては、以下の効果を得ることができる。 （１）入出力レジスタアドレスポインタにより入出力レ
ジスタメモリの入出力データを間接参照するようにした
ため、入出力レジスタメモリの記憶容量分の入出力アド
レスを専有しない。 （２）入出力レジスタアドレスポインタに保持する入出
力レジスタメモリの入出力アドレスデータは、演算装置
により任意に書き込むことができるため、入出力アドレ
スを指定して任意の入出力データの転送を行うことので
きる。 （３）間接参照の都度、入出力レジスタアドレスポイン
タが保持している入出力レジスタメモリのアドレスデー
タに一定値を加算、もしくは減算を行うようにしている
ため、入出力レジスタメモリの連続しているアドレスの
入出力データを転送する時には入出力レジスタアドレス
ポインタの入出力アドレスデータを書き換える必要がな
く、高速な入出力データの転送が行える。

【図面の簡単な説明】

【図１】図１は本発明の実施例のプログラマブルコント
ローラの入出力装置のブロック図である。

【図２】図２は本発明の実施例の入出力装置２の入出力
アドレスデータを説明する図である。

【符号の説明】

１ 演算装置 ＧＡ 入出力アドレスバス ＧＤ 入出力データバス ２ 入出力装置 ２１ 入出力レジスタメモリ ２２ 入出力制御部 ２３ アドレスデコーダ ＭＸ 判別信号 ＳＰ 入出力レジスタアドレスポインタ選択信号 ２４ 入出力レジスタアドレスポインタ ２５ アドレスマルチプレクサ ２６ 入出力データバッファ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 演算装置と入出力装置との間で転送する
   入出力データを記憶するようにした入出力装置に有する
   入出力レジスタメモリと、 演算装置により入出力レジスタアドレスデータが書き込
   まれて前記入出力レジスタメモリのアドレスデータを保
   持するようにした入出力レジスタアドレスポインタと、 演算装置が入出力アドレスバスに出力する入出力アドレ
   スデータをデコードして入出力レジスタメモリのアドレ
   ス選択に前記入出力アドレスデータを使用する直接参照
   か、或いは前記入出力レジスタアドレスポインタが保持
   しているアドレスデータを使用する間接参照かを判別す
   る判別手段と、 演算装置との間で入出力データを転送する時に演算装置
   が入出力アドレスバスに出力する入出力アドレスデータ
   が前記直接参照であれば該入出力アドレスデータに対応
   する入出力レジスタメモリのアドレスデータをアドレス
   として入出力レジスタメモリの入出力データ転送を行
   い、前記間接参照であれば入出力レジスタアドレスポイ
   ンタが保持しているアドレスデータをアドレスとして入
   出力レジスタメモリの入出力データ転送を行うようにし
   た制御手段とを備えたことを特徴とするプログラマブル
   コントローラの入出力装置。
2. 【請求項２】 入出力レジスタアドレスポインタが保持
   している入出力レジスタメモリのアドレスデータに一定
   値を加算する加算手段を備え、 間接参照により入出力レジスタメモリの入出力データ転
   送を行う毎に入出力レジスタメモリのアドレスデータに
   一定値を加算して保持するようにしたことを特徴とする
   請求項１記載のプログラマブルコントローラの入出力装
   置。
3. 【請求項３】 入出力レジスタアドレスポインタが保持
   している入出力レジスタメモリのアドレスデータから一
   定値を減算する減算手段を備え、 間接参照により入出力レジスタメモリの入出力データ転
   送を行う毎に入出力レジスタメモリのアドレスデータか
   ら一定値を減算して保持するようにしたことを特徴とす
   る請求項１記載のプログラマブルコントローラの入出力
   装置。