JPH09307725A - Ｄｍａ転送方法 - Google Patents
Ｄｍａ転送方法Info
- Publication number
- JPH09307725A JPH09307725A JP14487196A JP14487196A JPH09307725A JP H09307725 A JPH09307725 A JP H09307725A JP 14487196 A JP14487196 A JP 14487196A JP 14487196 A JP14487196 A JP 14487196A JP H09307725 A JPH09307725 A JP H09307725A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- dma
- command data
- data
- main scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 副走査ライン数が分からない場合や、最大カ
ウント値以上の場合でも、ＤＭＡ転送をスタートさせる
ことができるＤＭＡ転送方法を提供する。 【解決手段】 周辺機器と記憶装置間の画像データ転送
をＣＰＵを介さずに直接行い、ＣＰＵによって転送数が
設定される転送カウント部１７で画像データの主走査方
向の転送数をカウントするＤＭＡ転送方法において、Ｄ
ＭＡ転送データの主走査ライン毎にコマンドデータ領域
を設けるとともに、このコマンドデータ領域に設定され
たコマンドデータが副走査方向の転送終了を示すとき、
この主走査ラインのカウントが終了すると前記転送カウ
ント部１７から転送終了信号をＣＰＵに出力するように
した。
ウント値以上の場合でも、ＤＭＡ転送をスタートさせる
ことができるＤＭＡ転送方法を提供する。 【解決手段】 周辺機器と記憶装置間の画像データ転送
をＣＰＵを介さずに直接行い、ＣＰＵによって転送数が
設定される転送カウント部１７で画像データの主走査方
向の転送数をカウントするＤＭＡ転送方法において、Ｄ
ＭＡ転送データの主走査ライン毎にコマンドデータ領域
を設けるとともに、このコマンドデータ領域に設定され
たコマンドデータが副走査方向の転送終了を示すとき、
この主走査ラインのカウントが終了すると前記転送カウ
ント部１７から転送終了信号をＣＰＵに出力するように
した。
Description
【０００１】
【発明の属する技術分野】本発明は、周辺機器（入出力
機器）と記憶装置（メモリ）間のデータ転送を中央処理
装置を介さずに行うＤＭＡ（ダイレクト・メモリ・アク
セス）転送方法に係わり、特に、ファクシミリ装置に適
用して好適なＤＭＡ転送方法に関するものである。
機器）と記憶装置（メモリ）間のデータ転送を中央処理
装置を介さずに行うＤＭＡ（ダイレクト・メモリ・アク
セス）転送方法に係わり、特に、ファクシミリ装置に適
用して好適なＤＭＡ転送方法に関するものである。
【０００２】
【従来の技術】ＤＭＡ転送は、中央処理装置（以下、Ｃ
ＰＵと記す）の介在なしに、１ブロックのデータ転送を
高速に行うものである。ファクシミリ装置の場合、この
１ブロックが特開平２−２７００７７号公報のように画
情報の主走査方向１ライン分であったり、１Ｋバイト等
のブロックであったりする。また、最近では、高速動作
が要求され、ＣＰＵの負荷を軽減するために、１ページ
の転送を行うことも必要になってきた。
ＰＵと記す）の介在なしに、１ブロックのデータ転送を
高速に行うものである。ファクシミリ装置の場合、この
１ブロックが特開平２−２７００７７号公報のように画
情報の主走査方向１ライン分であったり、１Ｋバイト等
のブロックであったりする。また、最近では、高速動作
が要求され、ＣＰＵの負荷を軽減するために、１ページ
の転送を行うことも必要になってきた。
【０００３】すなわち、最近のファクシミリ装置は、高
速読み取り、高速書き込み等の高速動作を必要としてき
ているため、画データ等のデータ転送を、ＣＰＵの介在
なしに行うＤＭＡ転送が一般的に用いられている。ま
た、ＤＭＡ転送の再起動を行う処理はＣＰＵの負荷とな
るため、ライン単位の処理からページ単位の処理を行う
ようになってきている。
速読み取り、高速書き込み等の高速動作を必要としてき
ているため、画データ等のデータ転送を、ＣＰＵの介在
なしに行うＤＭＡ転送が一般的に用いられている。ま
た、ＤＭＡ転送の再起動を行う処理はＣＰＵの負荷とな
るため、ライン単位の処理からページ単位の処理を行う
ようになってきている。
【０００４】また、ＤＲＡＭ等の記憶装置は低価格にな
ってきているが、必要最小限を効率的に使用することも
必要であるため、読み取りや書き込みの最大定型サイズ
の処理に必要なだけの記憶装置しかない場合が多い。
ってきているが、必要最小限を効率的に使用することも
必要であるため、読み取りや書き込みの最大定型サイズ
の処理に必要なだけの記憶装置しかない場合が多い。
【０００５】ところが、最大定型サイズよりも圧倒的に
長い長尺原稿の送信や、これを定型のカット紙ではな
く、ロール紙によって長尺記録する要求も出てきた。こ
のため、副走査ライン数が分からない場合や、最大カウ
ント値以上の場合が発生する。
長い長尺原稿の送信や、これを定型のカット紙ではな
く、ロール紙によって長尺記録する要求も出てきた。こ
のため、副走査ライン数が分からない場合や、最大カウ
ント値以上の場合が発生する。
【０００６】
【発明が解決しようとする課題】すなわち、ＤＭＡ転送
とは、ＣＰＵが設定した転送数をカウントし、設定数分
の転送を行い終了するものであるので、主走査ワード
（バイト）数、副走査ライン数とも分かっている場合の
１ページの転送は設定可能である。しかしながら、長尺
原稿の読み取りや、ロール紙への長尺記録等において
は、記憶装置の容量制限等もあって、副走査ライン数が
分からない場合や、最大カウント値以上の場合が発生
し、ＤＭＡ転送開始時に、転送数の正確な設定ができな
いという不都合が生じていた。
とは、ＣＰＵが設定した転送数をカウントし、設定数分
の転送を行い終了するものであるので、主走査ワード
（バイト）数、副走査ライン数とも分かっている場合の
１ページの転送は設定可能である。しかしながら、長尺
原稿の読み取りや、ロール紙への長尺記録等において
は、記憶装置の容量制限等もあって、副走査ライン数が
分からない場合や、最大カウント値以上の場合が発生
し、ＤＭＡ転送開始時に、転送数の正確な設定ができな
いという不都合が生じていた。
【０００７】そこで、本発明はこのような問題点を解決
するためになされたものであり、副走査ライン数が分か
らない場合や、最大カウント値以上の場合でも、ＤＭＡ
転送をスタートさせることができるＤＭＡ転送方法を提
供することを目的とするものである。
するためになされたものであり、副走査ライン数が分か
らない場合や、最大カウント値以上の場合でも、ＤＭＡ
転送をスタートさせることができるＤＭＡ転送方法を提
供することを目的とするものである。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本願の請求項１に記載の発明は、周辺機器と記憶装
置間の画像データ転送をＣＰＵを介さずに直接行い、Ｃ
ＰＵによって転送数が設定される転送カウント部で画像
データの主走査方向の転送数をカウントするＤＭＡ転送
方法において、ＤＭＡ転送データの主走査ライン毎にコ
マンドデータ領域を設けるとともに、このコマンドデー
タ領域に設定されたコマンドデータが副走査方向の転送
終了を示すとき、この主走査ラインのカウントが終了す
ると前記転送カウント部から転送終了信号をＣＰＵに出
力するようにしたものである。
に、本願の請求項１に記載の発明は、周辺機器と記憶装
置間の画像データ転送をＣＰＵを介さずに直接行い、Ｃ
ＰＵによって転送数が設定される転送カウント部で画像
データの主走査方向の転送数をカウントするＤＭＡ転送
方法において、ＤＭＡ転送データの主走査ライン毎にコ
マンドデータ領域を設けるとともに、このコマンドデー
タ領域に設定されたコマンドデータが副走査方向の転送
終了を示すとき、この主走査ラインのカウントが終了す
ると前記転送カウント部から転送終了信号をＣＰＵに出
力するようにしたものである。
【０００９】さらに、請求項２に記載の発明は、前記請
求項１記載のＤＭＡ転送方法において、前記記憶装置か
ら画像データがＤＭＡ転送される周辺機器側で、前記Ｄ
ＭＡ転送データの主走査ライン毎に設けられたコマンド
データ領域の所定ビットのコマンドデータを受けて、当
該コマンドデータに予め定められた処理を実行するよう
にしたものである。
求項１記載のＤＭＡ転送方法において、前記記憶装置か
ら画像データがＤＭＡ転送される周辺機器側で、前記Ｄ
ＭＡ転送データの主走査ライン毎に設けられたコマンド
データ領域の所定ビットのコマンドデータを受けて、当
該コマンドデータに予め定められた処理を実行するよう
にしたものである。
【００１０】また、請求項３に記載の発明は、前記請求
項１又は請求項２記載のＤＭＡ転送方法において、前記
記憶装置に画像データをＤＭＡ転送する周辺機器側で、
前記ＤＭＡ転送データの主走査ライン毎に設けられたコ
マンドデータ領域の所定ビットに設定するコマンドデー
タを生成するようにしたものである。
項１又は請求項２記載のＤＭＡ転送方法において、前記
記憶装置に画像データをＤＭＡ転送する周辺機器側で、
前記ＤＭＡ転送データの主走査ライン毎に設けられたコ
マンドデータ領域の所定ビットに設定するコマンドデー
タを生成するようにしたものである。
【００１１】
【発明の実施の形態】以下、添付図面を参照しながら本
願の各発明の実施形態を詳細に説明する。
願の各発明の実施形態を詳細に説明する。
【００１２】図１は、本願の各発明によるＤＭＡ転送方
法が適用されるファクシミリ装置のブロック図である。
法が適用されるファクシミリ装置のブロック図である。
【００１３】図において、１は装置各部の制御処理、及
びファクシミリ伝送制御手順の処理を行うＣＰＵ、２は
ＣＰＵ１が実行する制御処理プログラム及び当該制御処
理プログラムを実行するときに必要な各種データなどを
記憶するとともに、ＣＰＵ１のワークエリアを構成する
システムメモリ、３はＧ３ファクシミリ装置等に固有な
各種の情報を記憶するためのパラメータメモリ、４は所
定の解像度で原稿を走査して画像を読み取り、この読取
画像に所定の各種画像処理を施す画像読取装置としての
スキャナ、５は前記画像処理された画像データまたは他
のファクシミリ装置から受信した画像データを所定の解
像度で記録する画像記録装置としてのプロッタ、６は本
装置を操作するための操作パネルで、各種操作キーや各
種表示器から成る。
びファクシミリ伝送制御手順の処理を行うＣＰＵ、２は
ＣＰＵ１が実行する制御処理プログラム及び当該制御処
理プログラムを実行するときに必要な各種データなどを
記憶するとともに、ＣＰＵ１のワークエリアを構成する
システムメモリ、３はＧ３ファクシミリ装置等に固有な
各種の情報を記憶するためのパラメータメモリ、４は所
定の解像度で原稿を走査して画像を読み取り、この読取
画像に所定の各種画像処理を施す画像読取装置としての
スキャナ、５は前記画像処理された画像データまたは他
のファクシミリ装置から受信した画像データを所定の解
像度で記録する画像記録装置としてのプロッタ、６は本
装置を操作するための操作パネルで、各種操作キーや各
種表示器から成る。
【００１４】７は送信する画像データを符号化圧縮する
とともに、符号化圧縮されて受信された画像データを元
の画像データに復号化する符号化復号化部、８はスキャ
ナ４によって読み込まれた画像データや符号化圧縮され
た状態の画像データやプロッタ５に出力する画像データ
を記憶するための画像記憶装置、９はＧ３ファクシミリ
装置のモデム機能を実現するためのものであり、伝送手
順信号をやり取りするための低速モデム機能（Ｖ．２１
モデム）、および主に画像データをやり取りするための
高速モデム機能（Ｖ．２９モデム、Ｖ．２７ｔｅｒモデ
ム）を備えたモデム、１０は本ファクシミリ装置を公衆
回線に接続するためのもので、自動発着信機能を備えた
網制御装置（ＮＣＵ）、１１はＣＰＵ１を介さずに上記
スキャナ４やプロッタ５等の周辺機器（入出力機器Ｉ／
Ｏ）と画像記憶装置（メモリ）８間で高速にデータをや
り取りするためのＤＭＡコントローラである。
とともに、符号化圧縮されて受信された画像データを元
の画像データに復号化する符号化復号化部、８はスキャ
ナ４によって読み込まれた画像データや符号化圧縮され
た状態の画像データやプロッタ５に出力する画像データ
を記憶するための画像記憶装置、９はＧ３ファクシミリ
装置のモデム機能を実現するためのものであり、伝送手
順信号をやり取りするための低速モデム機能（Ｖ．２１
モデム）、および主に画像データをやり取りするための
高速モデム機能（Ｖ．２９モデム、Ｖ．２７ｔｅｒモデ
ム）を備えたモデム、１０は本ファクシミリ装置を公衆
回線に接続するためのもので、自動発着信機能を備えた
網制御装置（ＮＣＵ）、１１はＣＰＵ１を介さずに上記
スキャナ４やプロッタ５等の周辺機器（入出力機器Ｉ／
Ｏ）と画像記憶装置（メモリ）８間で高速にデータをや
り取りするためのＤＭＡコントローラである。
【００１５】これらのＣＰＵ１、システムメモリ２、パ
ラメータメモリ３、スキャナ４、プロッタ５、操作パネ
ル６、符号化復号化部７、画像記憶装置８、モデム９、
網制御装置１０、及びＤＭＡコントローラ１１は、シス
テムバス１２に接続されており、これらの各要素間での
データのやり取りは主として当該システムバス１２を介
して行われるが、モデム９と網制御装置１０との間のデ
ータのやり取りは直接行われている。ここで、本実施形
態に係るＤＭＡ転送は、ＤＭＡコントローラ１１によ
り、スキャナ４からシステムバス１２を介して画像記憶
装置８にＤＭＡ転送を行ったり、画像記憶装置８からシ
ステムバス１２を介してプロッタ５にＤＭＡ転送を行っ
たりするものである。
ラメータメモリ３、スキャナ４、プロッタ５、操作パネ
ル６、符号化復号化部７、画像記憶装置８、モデム９、
網制御装置１０、及びＤＭＡコントローラ１１は、シス
テムバス１２に接続されており、これらの各要素間での
データのやり取りは主として当該システムバス１２を介
して行われるが、モデム９と網制御装置１０との間のデ
ータのやり取りは直接行われている。ここで、本実施形
態に係るＤＭＡ転送は、ＤＭＡコントローラ１１によ
り、スキャナ４からシステムバス１２を介して画像記憶
装置８にＤＭＡ転送を行ったり、画像記憶装置８からシ
ステムバス１２を介してプロッタ５にＤＭＡ転送を行っ
たりするものである。
【００１６】図２は上記ＤＭＡコントローラ１１の内部
構成を示すブロック図である。図において、１３はスキ
ャナ４やプロッタ５等の周辺機器からのＤＭＡ転送要求
を示す各ＤＭＡチャネルのリクエスト信号を受け付ける
リクエストサンプリング部、１４は受け付けられたリク
エスト信号に基づき、予め定められた優先順位等に従っ
てＤＭＡ転送のための動作チャネルを決定する動作チャ
ネル決定部であり、この動作チャネル決定部１４で決定
されたＤＭＡチャネルに基づき、対応するアドレス生成
部１５、コントロール信号生成部１６及び転送カウント
部１７が起動される。
構成を示すブロック図である。図において、１３はスキ
ャナ４やプロッタ５等の周辺機器からのＤＭＡ転送要求
を示す各ＤＭＡチャネルのリクエスト信号を受け付ける
リクエストサンプリング部、１４は受け付けられたリク
エスト信号に基づき、予め定められた優先順位等に従っ
てＤＭＡ転送のための動作チャネルを決定する動作チャ
ネル決定部であり、この動作チャネル決定部１４で決定
されたＤＭＡチャネルに基づき、対応するアドレス生成
部１５、コントロール信号生成部１６及び転送カウント
部１７が起動される。
【００１７】アドレス生成部１５は、ＣＰＵ１からデー
タバスを介して初期設定されたアドレス情報と上記動作
チャネル決定部１４で決定された動作チャネル情報に基
づき、ＤＭＡ転送のためアドレスを生成し、画像記憶装
置８等へ出力する。コントロール信号生成部１６は、リ
クエスト信号が受け付けられ、動作チャネルが決定した
周辺機器（入出力機器Ｉ／Ｏ）に出力するＤＭＡアクノ
リッジ信号ＤＡＣＫや、メモリリードライト（Ｒ／Ｗ）
信号やＩ／Ｏリードライト（Ｒ／Ｗ）信号等のＤＭＡ転
送に際して必要なコントロール信号を生成する。転送カ
ウント部１７は、ＣＰＵ１からデータバスを介してＤＭ
Ａ転送数が設定され、上記動作チャネル決定部１４で決
定されたチャネルの主走査方向の転送数をカウントする
とともに、次に示すコマンドデータ受付部１８から副走
査方向の転送終了を示すコマンドが送られてきた主走査
ラインのカウントを終了すると、転送終了信号をＣＰＵ
１に出力する。コマンドデータ受付部１８は、データバ
スを介して送られてくるＤＭＡ転送データ中のコマンド
データをコントロール信号生成部１６からのＤＭＡＣコ
マンド受付信号のタイミングで受け付け、転送カウント
部１７に対応するビットのコマンドを出力する。
タバスを介して初期設定されたアドレス情報と上記動作
チャネル決定部１４で決定された動作チャネル情報に基
づき、ＤＭＡ転送のためアドレスを生成し、画像記憶装
置８等へ出力する。コントロール信号生成部１６は、リ
クエスト信号が受け付けられ、動作チャネルが決定した
周辺機器（入出力機器Ｉ／Ｏ）に出力するＤＭＡアクノ
リッジ信号ＤＡＣＫや、メモリリードライト（Ｒ／Ｗ）
信号やＩ／Ｏリードライト（Ｒ／Ｗ）信号等のＤＭＡ転
送に際して必要なコントロール信号を生成する。転送カ
ウント部１７は、ＣＰＵ１からデータバスを介してＤＭ
Ａ転送数が設定され、上記動作チャネル決定部１４で決
定されたチャネルの主走査方向の転送数をカウントする
とともに、次に示すコマンドデータ受付部１８から副走
査方向の転送終了を示すコマンドが送られてきた主走査
ラインのカウントを終了すると、転送終了信号をＣＰＵ
１に出力する。コマンドデータ受付部１８は、データバ
スを介して送られてくるＤＭＡ転送データ中のコマンド
データをコントロール信号生成部１６からのＤＭＡＣコ
マンド受付信号のタイミングで受け付け、転送カウント
部１７に対応するビットのコマンドを出力する。
【００１８】本実施形態では、主走査方向のカウンタの
みを有するＤＭＡコントローラ１１において、ＤＭＡ転
送データの主走査ライン毎にコマンドデータ領域を設け
て、このコマンドデータ領域のビットにアサインされた
コマンドにより、１ページ分のデータ転送を行ったり、
主走査ラインによって異なるコマンドを転送し実行した
りするものである。
みを有するＤＭＡコントローラ１１において、ＤＭＡ転
送データの主走査ライン毎にコマンドデータ領域を設け
て、このコマンドデータ領域のビットにアサインされた
コマンドにより、１ページ分のデータ転送を行ったり、
主走査ラインによって異なるコマンドを転送し実行した
りするものである。
【００１９】ここで、例えば、主走査の１ワード（バイ
ト）目をコマンドデータ領域と決めておき、主走査ワー
ド数が１５バイトからなるデータ並びは、メモリ展開図
で示すと図３のようになる。同図に示すように、各主走
査ラインの転送データの１バイト目は、コマンドデータ
がＣＰＵ１等により書き込まれるコマンドデータ領域と
なっており、これに続く領域に画データが書き込まれ
る。
ト）目をコマンドデータ領域と決めておき、主走査ワー
ド数が１５バイトからなるデータ並びは、メモリ展開図
で示すと図３のようになる。同図に示すように、各主走
査ラインの転送データの１バイト目は、コマンドデータ
がＣＰＵ１等により書き込まれるコマンドデータ領域と
なっており、これに続く領域に画データが書き込まれ
る。
【００２０】図４に上記コマンドデータの１例を示す。
ここでは、１バイト（８ビット）の最上位ビットＭＳＢ
が副走査転送終了ビット、第２ビットが割り込みイネー
ブルビット、第３ビットが間引きビットとしてコマンド
が割り当てられており、いずれもそのビットが“１”の
とき有効（コマンド設定）、“０”のとき無効（コマン
ド未設定）となる。なお、第４ビットから最下位ビット
ＬＳＢまでは未割り当てビットであり、後からの機能拡
張に際して用いることができる。
ここでは、１バイト（８ビット）の最上位ビットＭＳＢ
が副走査転送終了ビット、第２ビットが割り込みイネー
ブルビット、第３ビットが間引きビットとしてコマンド
が割り当てられており、いずれもそのビットが“１”の
とき有効（コマンド設定）、“０”のとき無効（コマン
ド未設定）となる。なお、第４ビットから最下位ビット
ＬＳＢまでは未割り当てビットであり、後からの機能拡
張に際して用いることができる。
【００２１】また、図５は、プロッタ５の本願に係る特
徴部分を示すブロック図であり、画像記憶装置８等から
送られてくるＤＭＡ転送データのうち画データ部分を記
録出力するための画像処理を行う画データ処理部５１
と、上記ＤＭＡ転送データのコマンドデータ部分を受け
付けて、所定ビット部分を上記画データ処理部５１に出
力するコマンドデータ受付部５２を有する。ここでは、
上記図４に示した間引きビットが画データ処理部５１に
与えられ、ライン単位の間引き処理を行うことができ
る。
徴部分を示すブロック図であり、画像記憶装置８等から
送られてくるＤＭＡ転送データのうち画データ部分を記
録出力するための画像処理を行う画データ処理部５１
と、上記ＤＭＡ転送データのコマンドデータ部分を受け
付けて、所定ビット部分を上記画データ処理部５１に出
力するコマンドデータ受付部５２を有する。ここでは、
上記図４に示した間引きビットが画データ処理部５１に
与えられ、ライン単位の間引き処理を行うことができ
る。
【００２２】さらに、図６は、スキャナ４の本願に係る
特徴部分を示すブロック図であり、ＣＣＤセンサ等によ
って読み取られた原稿画データに対して、シェーディン
グ補正やγ補正やＭＴＦ補正等の画像処理を施す画デー
タ処理部４１の他に、上述したようなコマンドデータを
生成するコマンドデータ生成部４２と、ＤＭＡコントロ
ーラ１１等からの出力データ切り替え信号に基づき、上
記画データ処理部４１からの画データかコマンドデータ
生成部４２からのコマンドデータのいずれかを選択して
画像記憶装置８等にＤＭＡ転送する画データとして出力
する出力データセレクタ４３が設けられている。ここで
は、各主走査ライン毎のまず最初の１ワード（バイト）
目でコマンドデータ生成部４２の出力が選択され、その
後、画データ処理部４１の出力が選択される。
特徴部分を示すブロック図であり、ＣＣＤセンサ等によ
って読み取られた原稿画データに対して、シェーディン
グ補正やγ補正やＭＴＦ補正等の画像処理を施す画デー
タ処理部４１の他に、上述したようなコマンドデータを
生成するコマンドデータ生成部４２と、ＤＭＡコントロ
ーラ１１等からの出力データ切り替え信号に基づき、上
記画データ処理部４１からの画データかコマンドデータ
生成部４２からのコマンドデータのいずれかを選択して
画像記憶装置８等にＤＭＡ転送する画データとして出力
する出力データセレクタ４３が設けられている。ここで
は、各主走査ライン毎のまず最初の１ワード（バイト）
目でコマンドデータ生成部４２の出力が選択され、その
後、画データ処理部４１の出力が選択される。
【００２３】以上の構成における動作タイミング例を図
７、図８、図９に示す。
７、図８、図９に示す。
【００２４】図７は、図２の構成において、画像記憶装
置（メモリ）８からプロッタ（Ｉ／Ｏ−Ａとする）５へ
のＤＭＡ転送の場合を示している。図３のように並んだ
データを、図７に示すようなタイミングに従ってＤＭＡ
転送しながら、ＤＭＡコントローラ１１は、ＤＭＡアド
レス００、１０、２０、３０、・・・、Ｅ０、Ｆ０番地
のデータをコマンドデータと認識し、コマンドの内容を
実行しながら、他のアドレス０１〜ＯＦ、１１〜１Ｆ、
２１〜２Ｆ、・・・、Ｆ１〜ＦＦ番地のデータを画デー
タとしてＤＭＡ転送すればよい。ここで、受信画データ
を画像記憶装置８に書き込むときに、ＣＰＵ１は１ペー
ジの最終ラインの場合は図３、図４に示したようなコマ
ンドデータの最上位ビットＭＳＢ，すなわち副走査転送
終了ビットに“１”を書き込む。ＤＭＡコントローラ１
１は、各主走査ライン毎のコマンドデータをコマンドデ
ータ受付部１８で受け付けて、転送カウント部１７に出
力し、転送カウント部１７は副走査転送終了ビットが
“１”の時は、その主走査ラインの画データをカウント
して、カウントし終わると、転送終了信号をＣＰＵ１に
対して出力する。
置（メモリ）８からプロッタ（Ｉ／Ｏ−Ａとする）５へ
のＤＭＡ転送の場合を示している。図３のように並んだ
データを、図７に示すようなタイミングに従ってＤＭＡ
転送しながら、ＤＭＡコントローラ１１は、ＤＭＡアド
レス００、１０、２０、３０、・・・、Ｅ０、Ｆ０番地
のデータをコマンドデータと認識し、コマンドの内容を
実行しながら、他のアドレス０１〜ＯＦ、１１〜１Ｆ、
２１〜２Ｆ、・・・、Ｆ１〜ＦＦ番地のデータを画デー
タとしてＤＭＡ転送すればよい。ここで、受信画データ
を画像記憶装置８に書き込むときに、ＣＰＵ１は１ペー
ジの最終ラインの場合は図３、図４に示したようなコマ
ンドデータの最上位ビットＭＳＢ，すなわち副走査転送
終了ビットに“１”を書き込む。ＤＭＡコントローラ１
１は、各主走査ライン毎のコマンドデータをコマンドデ
ータ受付部１８で受け付けて、転送カウント部１７に出
力し、転送カウント部１７は副走査転送終了ビットが
“１”の時は、その主走査ラインの画データをカウント
して、カウントし終わると、転送終了信号をＣＰＵ１に
対して出力する。
【００２５】以上により、主走査方向のカウンタのみを
有するＤＭＡコントローラ１１で、副走査ライン数をカ
ウントすることなく、１ページの転送が可能となる。こ
れにより、副走査ライン数が分からない場合や、最大カ
ウント値以上の場合でも、ＤＭＡ転送をスタートさせる
ことができる。
有するＤＭＡコントローラ１１で、副走査ライン数をカ
ウントすることなく、１ページの転送が可能となる。こ
れにより、副走査ライン数が分からない場合や、最大カ
ウント値以上の場合でも、ＤＭＡ転送をスタートさせる
ことができる。
【００２６】また、例えば、１ページの１／２のところ
で、その主走査ラインのコマンドデータの図４に示した
割り込みイネーブルビットを“１”に設定しておく。コ
マンドデータ受付部１８は割り込みイネーブルビットを
受け付けて、転送カウント部１７に出力し、割り込みイ
ネーブルビットが“１”のときに割り込みをかけて、１
ページの半分のＤＭＡ転送が終了した旨の信号をＣＰＵ
１に出力するようにする。これにより、ＣＰＵ１は、次
の受信画データをＤＭＡ転送が終了したメモリ領域に上
書きすることができる。従って、１ページのＤＭＡ転送
が終了するまでメモリへの書き込みが待たされることが
なくなり、ＤＭＡ転送の高速化が図れる。
で、その主走査ラインのコマンドデータの図４に示した
割り込みイネーブルビットを“１”に設定しておく。コ
マンドデータ受付部１８は割り込みイネーブルビットを
受け付けて、転送カウント部１７に出力し、割り込みイ
ネーブルビットが“１”のときに割り込みをかけて、１
ページの半分のＤＭＡ転送が終了した旨の信号をＣＰＵ
１に出力するようにする。これにより、ＣＰＵ１は、次
の受信画データをＤＭＡ転送が終了したメモリ領域に上
書きすることができる。従って、１ページのＤＭＡ転送
が終了するまでメモリへの書き込みが待たされることが
なくなり、ＤＭＡ転送の高速化が図れる。
【００２７】一方、図８は、図２及び図５の構成におい
て、画像記憶装置（メモリ）８からプロッタ（Ｉ／Ｏ−
Ａ）５へのＤＭＡ転送の場合を示している。ＤＭＡコン
トローラ１１は上記と同様にコマンドデータを受け付け
て動作するとともに、プロッタ５等のＩ／Ｏに対して
も、図５に示すように、同様のコマンドデータを受けら
れるようなコマンドデータ受付部５２を設けているの
で、図８に示すようなタイミングで、ライン単位で、Ｉ
／Ｏに対してコマンドを発行することができる。ここで
は、図４のコマンドデータの第３ビット、すなわち間引
きビットが図５のコマンドデータ受付部５２で受け付け
られて、画データ処理部５１に与えられ、間引きビット
が“１”の主走査ラインの画データを間引く処理を行な
うことができる。
て、画像記憶装置（メモリ）８からプロッタ（Ｉ／Ｏ−
Ａ）５へのＤＭＡ転送の場合を示している。ＤＭＡコン
トローラ１１は上記と同様にコマンドデータを受け付け
て動作するとともに、プロッタ５等のＩ／Ｏに対して
も、図５に示すように、同様のコマンドデータを受けら
れるようなコマンドデータ受付部５２を設けているの
で、図８に示すようなタイミングで、ライン単位で、Ｉ
／Ｏに対してコマンドを発行することができる。ここで
は、図４のコマンドデータの第３ビット、すなわち間引
きビットが図５のコマンドデータ受付部５２で受け付け
られて、画データ処理部５１に与えられ、間引きビット
が“１”の主走査ラインの画データを間引く処理を行な
うことができる。
【００２８】さらに、図９は、図６の構成において、ス
キャナ（Ｉ／Ｏ−Ｂとする）４から画像記憶装置（メモ
リ）８へのＤＭＡ転送の場合のタイミングを示してい
る。図６に示すように、スキャナ４にコマンドデータ生
成部４２と、出力データセレクタ４３を設けて、主走査
の先頭バイトのみをコマンドデータ生成部４２より選択
出力するようにすれば、図９のようなタイミングで、コ
マンドデータと画データのＤＭＡ転送を行うことができ
る。
キャナ（Ｉ／Ｏ−Ｂとする）４から画像記憶装置（メモ
リ）８へのＤＭＡ転送の場合のタイミングを示してい
る。図６に示すように、スキャナ４にコマンドデータ生
成部４２と、出力データセレクタ４３を設けて、主走査
の先頭バイトのみをコマンドデータ生成部４２より選択
出力するようにすれば、図９のようなタイミングで、コ
マンドデータと画データのＤＭＡ転送を行うことができ
る。
【００２９】このような構成及びタイミングであれば、
ライン単位のコマンドの設定が可能になり、ＣＰＵ１は
ライン単位のコマンドをスキャナ４にのみ発行すれば、
スキャナ４から転送されるコマンドデータに従って、Ｄ
ＭＡコントローラ１１もプロッタ５もライン単位で同期
して動作させることができる。
ライン単位のコマンドの設定が可能になり、ＣＰＵ１は
ライン単位のコマンドをスキャナ４にのみ発行すれば、
スキャナ４から転送されるコマンドデータに従って、Ｄ
ＭＡコントローラ１１もプロッタ５もライン単位で同期
して動作させることができる。
【００３０】なお、上記実施形態においては、本発明に
よるＤＭＡ転送方法をファクシミリ装置に適用した場合
について説明したが、一般的な画像データを扱う画像処
理装置やデジタル複写機等にも適用可能である。
よるＤＭＡ転送方法をファクシミリ装置に適用した場合
について説明したが、一般的な画像データを扱う画像処
理装置やデジタル複写機等にも適用可能である。
【００３１】
【発明の効果】以上のように、本願の請求項１記載の発
明によれば、周辺機器と記憶装置間の画像データ転送を
ＣＰＵを介さずに直接行い、ＣＰＵによって転送数が設
定される転送カウント部で画像データの主走査方向の転
送数をカウントするＤＭＡ転送方法において、ＤＭＡ転
送データの主走査ライン毎にコマンドデータ領域を設け
るとともに、このコマンドデータ領域に設定されたコマ
ンドデータが副走査方向の転送終了を示すとき、この主
走査ラインのカウントが終了すると前記転送カウント部
から転送終了信号をＣＰＵに出力するようにしたので、
副走査方向の転送終了をコマンドデータのビットに割り
付けることにより、主走査方向のカウンタのみを有する
ＤＭＡコントローラで、副走査ライン数をカウントする
ことなく、１ページの転送が可能となる。従って、副走
査ライン数が分からない場合や、最大カウント値以上の
場合でも、ＤＭＡ転送をスタートさせることができる効
果がある。
明によれば、周辺機器と記憶装置間の画像データ転送を
ＣＰＵを介さずに直接行い、ＣＰＵによって転送数が設
定される転送カウント部で画像データの主走査方向の転
送数をカウントするＤＭＡ転送方法において、ＤＭＡ転
送データの主走査ライン毎にコマンドデータ領域を設け
るとともに、このコマンドデータ領域に設定されたコマ
ンドデータが副走査方向の転送終了を示すとき、この主
走査ラインのカウントが終了すると前記転送カウント部
から転送終了信号をＣＰＵに出力するようにしたので、
副走査方向の転送終了をコマンドデータのビットに割り
付けることにより、主走査方向のカウンタのみを有する
ＤＭＡコントローラで、副走査ライン数をカウントする
ことなく、１ページの転送が可能となる。従って、副走
査ライン数が分からない場合や、最大カウント値以上の
場合でも、ＤＭＡ転送をスタートさせることができる効
果がある。
【００３２】さらに、請求項２記載の発明によれば、前
記請求項１に記載のＤＭＡ転送方法において、前記記憶
装置から画像データがＤＭＡ転送される周辺機器側で、
前記ＤＭＡ転送データの主走査ライン毎に設けられたコ
マンドデータ領域の所定ビットのコマンドデータを受け
て、当該コマンドデータに予め定められた処理を実行す
るようにしたので、前記請求項１の効果に加えて、画像
記録装置等の周辺機器に対して、ライン毎のコマンドの
設定が可能となる効果がある。
記請求項１に記載のＤＭＡ転送方法において、前記記憶
装置から画像データがＤＭＡ転送される周辺機器側で、
前記ＤＭＡ転送データの主走査ライン毎に設けられたコ
マンドデータ領域の所定ビットのコマンドデータを受け
て、当該コマンドデータに予め定められた処理を実行す
るようにしたので、前記請求項１の効果に加えて、画像
記録装置等の周辺機器に対して、ライン毎のコマンドの
設定が可能となる効果がある。
【００３３】また、請求項３記載の発明によれば、前記
請求項１又は請求項２記載のＤＭＡ転送方法において、
前記記憶装置に画像データをＤＭＡ転送する周辺機器側
で、前記ＤＭＡ転送データの主走査ライン毎に設けられ
たコマンドデータ領域の所定ビットに設定するコマンド
データを生成するようにしたので、前記請求項１又は請
求項２の効果に加えて、画像読取装置等の周辺機器か
ら、ライン毎にコマンドの設定が可能となる効果があ
る。
請求項１又は請求項２記載のＤＭＡ転送方法において、
前記記憶装置に画像データをＤＭＡ転送する周辺機器側
で、前記ＤＭＡ転送データの主走査ライン毎に設けられ
たコマンドデータ領域の所定ビットに設定するコマンド
データを生成するようにしたので、前記請求項１又は請
求項２の効果に加えて、画像読取装置等の周辺機器か
ら、ライン毎にコマンドの設定が可能となる効果があ
る。
【図１】本願の各発明の実施形態におけるＤＭＡ転送方
法が適用されるファクシミリ装置のブロック図。
法が適用されるファクシミリ装置のブロック図。
【図２】上記ファクシミリ装置におけるＤＭＡコントロ
ーラの内部構成を示すブロック図。
ーラの内部構成を示すブロック図。
【図３】本願の実施形態におけるＤＭＡ転送データの一
例を示すメモリ展開図。
例を示すメモリ展開図。
【図４】上記実施形態のコマンドデータのビット割り当
てを示す図。
てを示す図。
【図５】上記実施形態におけるプロッタの本発明に係る
部分を示すブロック図。
部分を示すブロック図。
【図６】上記実施形態におけるスキャナの本発明に係る
部分を示すブロック図。
部分を示すブロック図。
【図７】上記図２の構成において、画像記憶装置（メモ
リ）からプロッタ（Ｉ／Ｏ−Ａ）へのＤＭＡ転送の動作
タイミング図。
リ）からプロッタ（Ｉ／Ｏ−Ａ）へのＤＭＡ転送の動作
タイミング図。
【図８】上記図２及び図５の構成において、画像記憶装
置（メモリ）からプロッタ（Ｉ／Ｏ−Ａ）へのＤＭＡ転
送の動作タイミング図。
置（メモリ）からプロッタ（Ｉ／Ｏ−Ａ）へのＤＭＡ転
送の動作タイミング図。
【図９】上記図６の構成において、スキャナ（Ｉ／Ｏ−
Ｂ）から画像記憶装置（メモリ）へのＤＭＡ転送の動作
タイミング図。
Ｂ）から画像記憶装置（メモリ）へのＤＭＡ転送の動作
タイミング図。
１ ＣＰＵ ２ システムメモリ ３ パラメータメモリ ４ スキャナ ５ プロッタ ６ 操作パネル ７ 符号化復号化部 ８ 画像記憶装置 ９ モデム １０ 網制御装置 １１ ＤＭＡコントローラ １２ システムバス １３ リクエストサンプリング部 １４ 動作チャネル決定部 １５ アドレス生成部 １６ コントロール信号生成部 １７ 転送カウント部 １８ コマンドデータ受付部 ４１ 画データ処理部 ４２ コマンドデータ生成部 ４３ 出力データセレクタ ５１ 画データ処理部 ５２ コマンドデータ受付部
Claims (3)
- 【請求項１】 周辺機器と記憶装置間の画像データ転送
を中央処理装置を介さずに直接行い、中央処理装置によ
って転送数が設定される転送カウント部で画像データの
主走査方向の転送数をカウントするＤＭＡ転送方法にお
いて、 ＤＭＡ転送データの主走査ライン毎にコマンドデータ領
域を設けるとともに、このコマンドデータ領域に設定さ
れたコマンドデータが副走査方向の転送終了を示すと
き、この主走査ラインのカウントが終了すると前記転送
カウント部から転送終了信号を中央処理装置に出力する
ことを特徴とするＤＭＡ転送方法。 - 【請求項２】 前記記憶装置から画像データがＤＭＡ転
送される周辺機器側で、前記ＤＭＡ転送データの主走査
ライン毎に設けられたコマンドデータ領域の所定ビット
のコマンドデータを受けて、当該コマンドデータに予め
定められた処理を実行することを特徴とする請求項１記
載のＤＭＡ転送方法。 - 【請求項３】 前記記憶装置に画像データをＤＭＡ転送
する周辺機器側で、前記ＤＭＡ転送データの主走査ライ
ン毎に設けられたコマンドデータ領域の所定ビットに設
定するコマンドデータを生成することを特徴とする請求
項１又は請求項２記載のＤＭＡ転送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14487196A JPH09307725A (ja) | 1996-05-16 | 1996-05-16 | Ｄｍａ転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14487196A JPH09307725A (ja) | 1996-05-16 | 1996-05-16 | Ｄｍａ転送方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09307725A true JPH09307725A (ja) | 1997-11-28 |
Family
ID=15372332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14487196A Pending JPH09307725A (ja) | 1996-05-16 | 1996-05-16 | Ｄｍａ転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09307725A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012043476A (ja) * | 2011-11-29 | 2012-03-01 | Canon Inc | 画像処理装置及びその制御方法 |
| US8456684B2 (en) | 2007-10-10 | 2013-06-04 | Canon Kabushiki Kaisha | Image processing apparatus and method |
-
1996
- 1996-05-16 JP JP14487196A patent/JPH09307725A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8456684B2 (en) | 2007-10-10 | 2013-06-04 | Canon Kabushiki Kaisha | Image processing apparatus and method |
| JP2012043476A (ja) * | 2011-11-29 | 2012-03-01 | Canon Inc | 画像処理装置及びその制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5412488A (en) | Data processing apparatus dual-bus data processing with reduced cpu and memory requirements | |
| US7130072B2 (en) | Multifunction system, image processing method, computer program and memory medium | |
| US5724154A (en) | Image processing apparatus with multiple functions | |
| JPH0918618A (ja) | 画像形成装置 | |
| JPH10157218A (ja) | バッファメモリ制御装置およびその制御方法ならびに複合画像形成装置 | |
| JPH09307725A (ja) | Ｄｍａ転送方法 | |
| JPH08110886A (ja) | Ｄｍａコントローラ及びファクシミリ装置 | |
| US5566254A (en) | Apparatus for processing multiple images in alternating fashion | |
| GB2148071A (en) | Image processing system | |
| US20050134877A1 (en) | Color image processing device and color image processing method | |
| JP3522047B2 (ja) | Ｄｍａコントローラ | |
| JP3299061B2 (ja) | ファクシミリ装置の制御方法 | |
| JP2941836B2 (ja) | 画像処理装置 | |
| JP2574628B2 (ja) | ファクシミリ装置 | |
| JP2001103227A (ja) | 情報出力装置 | |
| JP2001338286A (ja) | 画像処理方法と装置 | |
| JPH08125818A (ja) | 画像処理装置 | |
| JP3264559B2 (ja) | 画像符号化方法及び装置 | |
| JPH0844875A (ja) | 符号化処理装置 | |
| JP2001245160A (ja) | 画像データ処理装置及び方法 | |
| JP2003348338A (ja) | 情報処理装置 | |
| JP2001243025A (ja) | データ処理装置及び方法 | |
| JP2000253237A (ja) | ファクシミリ装置 | |
| JP2001245159A (ja) | 画像データ処理装置及び方法 | |
| JP2002057880A (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040603 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040622 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050208 |