JP3522047B2 - Ｄｍａコントローラ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、周辺機器と記憶装
置間のデータ転送を中央処理装置を介さずに行うＤＭＡ
（ダイレクト・メモリ・アクセス）転送を制御するＤＭ
Ａコントローラに係り、特に、ファクシミリ装置に用い
て好適なＤＭＡコントローラに関するものである。

【０００２】

【従来の技術】ＤＭＡ転送は、中央処理装置（以下、Ｃ
ＰＵと記す）の介在なしに、１ブロックのデータ転送を
高速に行うものである。ファクシミリ装置の場合、この
１ブロックが特開平２−２７００７７号公報のように画
情報の主走査方向１ライン分であったり、１Ｋバイト等
のブロックであったりする。また、最近では、高速動作
が要求され、ＣＰＵの負荷を軽減するために、１ページ
の転送を行うことも必要になってきた。

【０００３】すなわち、最近のファクシミリ装置は、高
速読み取り、高速書き込み等の高速動作を必要としてき
ているため、画データ等のデータ転送を、ＣＰＵの介在
なしに行うＤＭＡ転送が一般的に使われている。また、
ＤＭＡ転送の再起動を行う処理は、ＣＰＵの負荷となる
ため、ライン単位の処理から、ページ単位の処理を行う
ようになってきている。

【０００４】また、ＤＲＡＭ等の記憶装置は低価格にな
ってきているが、必要最小限を効率的に使用することも
必要であるため、読み取りや書き込みの最大定型サイズ
の処理に必要なだけの記憶装置しかない場合が多い。

【０００５】ところが、最大定型サイズよりも圧倒的に
長い長尺原稿の送信や、これを定型のカット紙ではな
く、ロール紙によって長尺記録する要求も出てきた。こ
のため、副走査ライン数が分からない場合や、最大カウ
ント値以上の場合が発生する。

【０００６】

【発明が解決しようとする課題】すなわち、ＤＭＡ転送
とは、ＣＰＵが設定した転送数をカウントし、設定数分
の転送を行い終了するものであるので、主走査ワード
（バイト）数、副走査ライン数とも分かっている場合の
１ページの転送は設定可能である。しかしながら、長尺
原稿の読み取りや、ロール紙への長尺記録等において
は、記録装置の容量制限等もあって、副走査ライン数が
分からない場合や、最大カウント値以上の場合が発生
し、ＤＭＡ転送開始時に、転送数の正確な設定ができな
いという不都合が生じていた。

【０００７】そこで、本発明はこのような問題点を解決
するためになされたものであり、副走査ライン数が分か
らない場合や、最大カウント値以上の場合でも、ＤＭＡ
転送をスタートさせることができるＤＭＡコントローラ
を提供することを目的とするものである。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本願の請求項１に記載の発明は、周辺機器と記憶装
置間のデータ転送をＣＰＵを介さずに直接行うＤＭＡ転
送を制御し、ＣＰＵから設定された転送カウント値を転
送毎に所定の固定値だけ減算して、設定値分の転送を行
うＤＭＡコントローラにおいて、ＤＭＡ転送の途中で転
送カウント値に加算する任意の加算値を設定可能なカウ
ンタ加算値設定手段と、転送カウント値から転送毎に所
定の固定値を減算するとともに、前記カウンタ加算値設
定手段に設定されたカウンタ加算値を加算するカウンタ
加減算手段とを備えたものである。

【０００９】さらに、請求項２に記載の発明は、前記請
求項１記載のＤＭＡコントローラにおいて、前記カウン
タ加算値設定手段に設定された任意の加算値と予め固定
的に設定された固定加算値とを切り替えてカウンタ加算
値とする加算値切替手段を備えたものである。

【００１０】また、請求項３に記載の発明は、前記請求
項１記載のＤＭＡコントローラにおいて、前記カウンタ
加算値設定手段を複数備えるとともに、各カウンタ加算
値設定手段に設定された加算値を切り替えてカウンタ加
算値とする加算値切替手段を備えたものである。

【００１１】一方、請求項４に記載の発明は、前記請求
項２又は請求項３記載のＤＭＡコントローラにおいて、
前記加算値切替手段は、動作ＤＭＡチャネルに応じてカ
ウンタ加算値を切り替えるようにしたものである。

【００１２】

【発明の実施の形態】以下、添付図面を参照しながら本
願の各発明の実施形態を詳細に説明する。

【００１３】図１は、本願の各発明によるＤＭＡコント
ローラが適用されるファクシミリ装置のブロック図であ
る。

【００１４】図において、１は装置各部の制御処理、及
びファクシミリ伝送制御手順の処理を行うＣＰＵ、２は
ＣＰＵ１が実行する制御処理プログラム及び当該制御処
理プログラムを実行するときに必要な各種データなどを
記憶するとともに、ＣＰＵ１のワークエリアを構成する
システムメモリ、３はＧ３ファクシミリ装置等に固有な
各種の情報を記憶するためのパラメータメモリ、４は所
定の解像度で原稿を走査して画像を読み取り、この読取
画像に所定の各種画像処理を施す画像読取装置としての
スキャナ、５は前記画像処理された画像データまたは他
のファクシミリ装置から受信した画像データを所定の解
像度で記録する画像記録装置としてのプロッタ、６は本
装置を操作するための操作パネルで、各種操作キーや各
種表示器から成る。

【００１５】７は送信する画像データを符号化圧縮する
とともに、符号化圧縮されて受信された画像データを元
の画像データに復号化する符号化復号化部、８はスキャ
ナ４によって読み込まれた画像データや符号化圧縮され
た状態の画像データやプロッタ５に出力する画像データ
を記憶するための画像記憶装置、９はＧ３ファクシミリ
装置のモデム機能を実現するためのものであり、伝送手
順信号をやり取りするための低速モデム機能（Ｖ．２１
モデム）、および主に画像データをやり取りするための
高速モデム機能（Ｖ．２９モデム、Ｖ．２７ｔｅｒモデ
ム）を備えたモデム、１０は本ファクシミリ装置を公衆
回線に接続するためのもので、自動発着信機能を備えた
網制御装置（ＮＣＵ）、１１はＣＰＵ１を介さずに上記
スキャナ４やプロッタ５等の周辺機器と画像記憶装置８
間で高速にデータをやり取りするためのＤＭＡコントロ
ーラである。

【００１６】これらのＣＰＵ１、システムメモリ２、パ
ラメータメモリ３、スキャナ４、プロッタ５、操作パネ
ル６、符号化復号化部７、画像記憶装置８、モデム９、
網制御装置１０、及びＤＭＡコントローラ１１は、シス
テムバス１２に接続されており、これらの各要素間での
データのやり取りは主として当該システムバス１２を介
して行われるが、モデム９と網制御装置１０との間のデ
ータのやり取りは直接行われている。

【００１７】図２は上記ＤＭＡコントローラ１１の内部
構成を示すブロック図である。図において、１３はスキ
ャナ４やプロッタ５等の周辺機器からのＤＭＡ転送要求
を示す各チャネルのリクエスト信号を受け付けるリクエ
ストサンプリング部、１４は受け付けられたリクエスト
信号に基づき、予め定められた優先順位等に従ってＤＭ
Ａ転送のための動作チャネルを決定する動作チャネル決
定部であり、この動作チャネル決定部１４で決定された
ＤＭＡチャネルに対応して、アドレス生成部１５、コン
トロール信号生成部１６及び転送カウント部１７が起動
される。

【００１８】アドレス生成部１５は、上記動作チャネル
決定部１４で決定された動作チャネル情報に基づき、Ｄ
ＭＡ転送のためアドレスを生成し、画像記憶装置８等へ
出力する。コントロール信号発生部１６は、リクエスト
信号が受け付けられ、動作チャネルが決定した周辺機器
に出力するＤＭＡ転送許可信号ＤＡＣＫや、メモリリー
ドライト（Ｒ／Ｗ）信号やＩ／Ｏリードライト（Ｒ／
Ｗ）信号等のＤＭＡ転送に際して必要なコントロール信
号を生成する。転送カウント部１７は、ＤＭＡ転送のブ
ロック単位の転送数をカウントして、転送終了信号をＣ
ＰＵ１に出力するもので、本願発明の特徴部分であり、
以下に詳述する。

【００１９】図３は上記転送カウント部１７の実施形態
を示すブロック図である。本実施形態に係る転送カウン
ト部１７は、カウント値セレクタ１７０と、ＣＨ１転送
カウンタ保持部１７１〜ＣＨＮ転送カウンタ保持部１７
３と、転送カウンタセレクタ１７４と、減算転送カウン
タ保持部１７５と、カウンタ加算値設定部１７６と、カ
ウンタ加減算部１７７とから構成されている。

【００２０】上記カウント値セレクタ１７０は、ＤＭＡ
転送を開始する際にＣＰＵ１により設定される転送カウ
ント設定値か、ＤＭＡ転送を行うことにより１ずつ減算
されてカウンタ加減算部１７７より出力されるカウント
値のいずれかを入力カウント値切り替え信号に基づき選
択出力する。ＣＨ１転送カウンタ保持部１７１〜ＣＨＮ
転送カウンタ保持部１７３は、ＤＭＡチャネルＣＨ１〜
ＣＨＮ毎に前記カウント値セレクタ１７０から出力され
るカウント値を、それぞれ対応するＣＨ１〜ＣＨＮ転送
カウント値ラッチ信号によって保持する。転送カウンタ
セレクタ１７４は、前記ＣＨ１〜ＣＨＮ転送カウンタ保
持部１７１〜１７３の各出力から減算転送カウンタ切り
替え信号に基づき動作ＤＭＡチャネルのカウント値を選
択出力する。減算転送カウンタ保持部１７５は、前記転
送カウンタセレクタ１７４で選択出力されたカウント値
を減算転送カウント値ラッチ信号によって保持する。カ
ウンタ加算値設定部１７６は、任意のカウンタ加算設定
値をカウンタ加算値ラッチ信号によって設定出力する。
カウンタ加減算部１７７は、前記減算転送カウンタ保持
部１８から出力されたカウント値から、加減算値切り替
え信号とカウンタ加算値ラッチ信号とに基づき、固定減
算値である１を減算したり、カウンタ加算値設定部１７
６に設定された任意の加算値を加算したりして、加減算
後のカウント値をカウント値セレクタ１７０に出力す
る。

【００２１】上記カウンタ加減算部１７７の第１の実施
形態（請求項１に対応）を図４に示す。このカウンタ加
減算部１７７は、加減算器１７７ａとセレクタ１７７ｂ
とから構成され、減算転送カウンタ保持部出力に、カウ
ンタ加算値設定部出力を加算するのか、−１，すなわち
１を減算するのかを、セレクタ１７７ｂにより選択し、
加減算器１７７ａにより加減算を行う。

【００２２】以上の構成における動作タイミング例を図
５、図６、図７に示す。図５は転送カウント値の初期設
定時の動作タイミングを示し、図６は通常のＤＭＡ動作
時のタイミングを示し、図７は本発明で特徴的なＤＭＡ
動作時のタイミングを示している。

【００２３】まず、通常の転送カウント値の初期設定で
あるが、図５に示すように、ＣＰＵ１が各動作ＤＭＡチ
ャネル毎の転送カウント設定値（初期設定値）をカウン
ト値セレクタ１７０に与え、入力カウント値切り替え信
号を“Ｌ”レベルにすることにより選択されて各転送カ
ウンタ保持部１７１〜１７３に与えられる。これらの転
送カウント設定値は、対応するＣＨ１〜ＣＨＮ転送カウ
ント値ラッチ信号の立上りエッジによって対応するＣＨ
１〜ＣＨＮ転送カウンタ保持部１７１〜１７３にラッチ
される。

【００２４】この後、各ＤＭＡチャネルＣＨ１〜ＣＨＮ
のＤＭＡ転送が開始されると、図６に示すように、各チ
ャネルＣＨ１〜ＣＨＮのＤＭＡ転送が行われる毎に、そ
のチャネルの転送カウント値が１ずつ減算されていく。
例えば、チャネルＣＨ１のＤＭＡ転送が動作するときに
は、減算転送カウンタ切り替え信号によって転送カウン
タセレクタ１７４でＣＨ１転送カウンタ保持部１７１の
出力（Ａとする）が選択され、減算転送カウント値ラッ
チ信号の立上りエッジで減算転送カウンタ保持部１７５
にラッチされる。この減算転送カウンタ保持部１７５の
出力（Ａ）はカウンタ加減算部１７７に入力され、当該
カウンタ加減算部１７７は加減算値切り替え信号が
“Ｈ”レベルのときセレクタ１７７ｂによりー１を選択
して、減算転送カウンタ保持部出力（Ａ）から１減算す
る。１減算されたカウンタ加減算部出力（Ａ−１）はカ
ウント値セレクタ１７０に入力され、当該カウント値セ
レクタ１７０は入力カウント値切り替え信号が“Ｈ”レ
ベルのときカウンタ加減算部出力を選択するので、１減
算されたカウント値（Ａ−１）がＣＨ１転送カウント値
ラッチ信号の立上りエッジでＣＨ１転送カウンタ保持部
１７１に再び保持される。同様に、チャネルＣＨ２で
は、ＣＨ２転送カウンタ保持部１７２から出力されたカ
ウント値（Ｂ）が転送カウンタセレクタ１７４、減算転
送カウンタ１７５を介してカウンタ加減算部１７７で１
減算され（Ｂ−１）、カウント値セレクタ１７０を介し
て再びＣＨ２転送カウンタ保持部１３に保持されるとい
う動作を行う。

【００２５】ところが、転送カウント設定値（Ａ）でＤ
ＭＡ動作が開始した後に、受信の終了や原稿読み取り時
の原稿終端検出によって、あと＋Ｄの転送を行わなけれ
ばならない事が分かった場合には、図７に示すように、
Ａ回の転送中に、カウンタ加算値設定部１７６にＣＰＵ
１よりカウンタ加算設定値（Ｄ）を書き込む。このカウ
ンタ加算設定値（Ｄ）はカウンタ加算値ラッチ信号の立
上りエッジによりカウンタ加算値設定部１７６に設定さ
れる。カウンタ加算値設定部１７６に書き込みがあった
ことをカウンタ加算値ラッチ信号により認識したカウン
タ加減算部１７７は、次のチャネルＣＨ１のＤＭＡ転送
時に、カウンタ加算値設定部１７６の出力（Ｄ）を加減
算器１７７ａにより加算すれば、全体の転送回数として
は、Ａ＋Ｄのカウント値がセットされたことになり、図
８に示すような転送回数（Ａ＋Ｄ）のＤＭＡ転送を行う
ことが可能となる。

【００２６】従って、本実施形態によれば、ファクシミ
リ装置で、副走査ライン数が分からない場合や、最大カ
ウント値以上の場合の長尺原稿読み取りや書き込みにお
いても、ＤＭＡ転送をスタートさせることができ、受信
終了や読み取り時の原稿終端検出によって正確な副走査
ライン数が分かった時点で、正確な副走査ライン数をセ
ットすることが可能となる。

【００２７】図９は、カウンタ加減算部１７７の第２の
実施形態（請求項２に対応）を示すブロック図である。
本実施形態では、前記実施形態に加えて、セレクタ１７
７ｃに固定加算値が入力されている。タイミングに関し
ては、前記実施形態で示したものと同様である。ここ
で、固定加算値としては、１Ｋバイト分とか、Ｂ５サイ
ズ横の副走査ライン数分とか、１ブロック１６ラインで
制御しているならば１６ライン分といった値を、複数ビ
ットの各ビット線の接地、非接地で設定される固定値と
いう形で実現できる。

【００２８】本実施形態によれば、前記実施形態の効果
に加えて、定型サイズの倍数、例えば、Ｂ５サイズ横に
セットしたが、その２倍のＢ４サイズ縦だった場合に
も、容易に再セットすることができる。

【００２９】図１０は、カウンタ加減算部１７７の第２
の実施形態（請求項３に対応）を示すブロック図であ
る。本実施形態においては、図３に示したカウンタ加算
値設定部１７６を複数（ここでは２つ）有するととも
に、図１０に示すように、カウンタ加減算部１７７のセ
レクタ１７７ｄに複数（ここでは第１、第２）のカウン
タ加算値設定部出力が入力されている。タイミングに関
しては、上記同様、前記第１の実施形態で示したものと
同様である。複数のカウンタ加算値設定部１７６の使い
方としては、主走査幅によりＡ４幅やＢ４幅やＡ３幅を
用意するとか、線密度の違いにより、複数使い分ける等
がある。

【００３０】本実施形態によれば、前記第１の実施形態
の効果に加えて、複数の定型サイズの倍数、例えば、Ａ
４サイズ横やＢ５サイズ横にセットしたが、その２倍の
Ａ３サイズ縦やＢ４サイズ縦だった場合にも、容易に再
セットすることができる。

【００３１】ところで、第４の実施形態（請求項４に対
応）として、図９あるいは図１０のセレクタの切り替え
条件に、ＤＭＡ転送動作チャネルの違いを入れることに
より、チャネル専用の加算が可能となる。

【００３２】これにより、前記第２又は第３の実施形態
の効果に加えて、読み取りチャネルや書き込みチャネ
ル、その他のチャネルで、別の加算値を設定できる。

【００３３】なお、上記各実施形態では、カウンタ加減
算部１７７を設けたが、減算部と加算部を別々に設けて
も良い。

【００３４】また、上記各実施形態においては、本発明
によるＤＭＡコントローラをファクシミリ装置に適用し
た場合について説明したが、一般的な画像データを扱う
画像処理装置やデジタル複写機等にも適用可能である。

【００３５】

【発明の効果】以上のように、本願の請求項１記載の発
明によれば、周辺機器と記憶装置間のデータ転送をＣＰ
Ｕを介さずに直接行うＤＭＡ転送を制御し、ＣＰＵから
設定された転送カウント値を転送毎に所定の固定値だけ
減算して、設定値分の転送を行うＤＭＡコントローラに
おいて、ＤＭＡ転送の途中で転送カウント値に加算する
任意の加算値を設定可能なカウンタ加算値設定手段と、
転送カウント値から転送毎に所定の固定値を減算すると
ともに、前記カウンタ加算値設定手段に設定されたカウ
ンタ加算値を加算するカウンタ加減算手段とを備えたの
で、例えば、ファクシミリ装置などで、副走査ライン数
が分からない場合や、最大カウント値以上の場合の長尺
原稿読み取りや書き込みにおいても、ＤＭＡ転送をスタ
ートさせることができ、受信終了や読み取り時の原稿終
端検出によって正確な副走査ライン数が分かった時点
で、正確な副走査ライン数をセットすることが可能とな
る効果がある。

【００３６】さらに、請求項２記載の発明によれば、前
記請求項１に記載のＤＭＡコントローラにおいて、前記
カウンタ加算値設定手段に設定された任意の加算値と予
め固定的に設定された固定加算値とを切り替えてカウン
タ加算値とする加算値切替手段を備えたので、前記請求
項１と同様な効果が得られるとともに、定型サイズの倍
数、例えば、Ｂ５サイズ横にセットしたが、その２倍の
Ｂ４サイズ縦だった場合にも、容易に再セットすること
ができる効果がある。

【００３７】また、請求項３記載の発明によれば、前記
請求項１に記載のＤＭＡコントローラにおいて、前記カ
ウンタ加算値設定手段を複数備えるとともに、各カウン
タ加算値設定手段に設定された加算値を切り替えてカウ
ンタ加算値とする加算値切替手段を備えたので、請求項
１と同様な効果が得られるとともに、複数の定型サイズ
の倍数、例えば、Ａ４サイズ横やＢ５サイズ横にセット
したが、その２倍のＡ３サイズ縦やＢ４サイズ縦だった
場合にも、容易に再セットすることができる効果があ
る。

【００３８】一方、請求項４記載の発明によれば、前記
請求項２又は請求項３に記載のＤＭＡコントローラにお
いて、前記加算値切替手段は、動作ＤＭＡチャネルに応
じてカウンタ加算値を切り替えるようにしたので、請求
項２又は請求項３と同様の効果が得られるとともに、読
み取りチャネルや書き込みチャネル、その他のチャネル
で、別の加算値を設定できる効果がある。

【図面の簡単な説明】

【図１】本願の各発明の実施形態におけるＤＭＡコント
ローラが適用されるファクシミリ装置のブロック図。

【図２】上記ファクシミリ装置におけるＤＭＡコントロ
ーラの内部構成を示すブロック図。

【図３】上記ＤＭＡコントローラにおける転送カウント
部の実施形態を示すブロック図。

【図４】上記転送カウント部におけるカウンタ加減算部
の第１の実施形態を示すブロック図。

【図５】転送カウント値の初期設定タイミングを示す
図。

【図６】転送カウント値を１ずつ減算するタイミングを
示す図。

【図７】転送カウント値の加算を行うタイミングを示す
図。

【図８】上記転送カウント値の加算によって変わるＤＭ
Ａ転送数の説明図。

【図９】上記転送カウント部におけるカウンタ加減算部
の第２の実施形態を示すブロック図。

【図１０】同じく、上記転送カウント部におけるカウン
タ加減算部の第３の実施形態を示すブロック図。

【符号の説明】

１ ＣＰＵ ２ システムメモリ ３ パラメータメモリ ４ スキャナ ５ プロッタ ６ 操作パネル ７ 符号化復号化部 ８ 画像記憶装置 ９ モデム １０ 網制御装置 １１ ＤＭＡコントローラ １２ システムバス １３ リクエストサンプリング部 １４ 動作チャネル決定部 １５ アドレス生成部 １６ コントロール信号生成部 １７ 転送カウント部 １７０ カウント値セレクタ １７１〜１７３ ＣＨ１〜ＣＨＮ転送カウンタ保持部 １７４ 転送カウンタセレクタ １７５ 減算転送カウンタ保持部 １７６ カウンタ加算値設定部 １７７ カウンタ加減算部 １７７ａ 加減算器 １７７ｂ〜１７７ｄ セレクタ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 13/28 310 H04N 1/21

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 周辺機器と記憶装置間のデータ転送を中
   央処理装置を介さずに直接行うＤＭＡ転送を制御し、中
   央処理装置から設定された転送カウント値を転送毎に所
   定の固定値だけ減算して、設定値分の転送を行うＤＭＡ
   コントローラにおいて、 ＤＭＡ転送の途中で転送カウント値に加算する任意の加
   算値を設定可能なカウンタ加算値設定手段と、 転送カウント値から転送毎に所定の固定値を減算すると
   ともに、前記カウンタ加算値設定手段に設定されたカウ
   ンタ加算値を加算するカウンタ加減算手段とを備えたこ
   とを特徴とするＤＭＡコントローラ。
2. 【請求項２】 前記カウンタ加算値設定手段に設定され
   た任意の加算値と予め固定的に設定された固定加算値と
   を切り替えてカウンタ加算値とする加算値切替手段を備
   えたことを特徴とする請求項１記載のＤＭＡコントロー
   ラ。
3. 【請求項３】 前記カウンタ加算値設定手段を複数備え
   るとともに、各カウンタ加算値設定手段に設定された加
   算値を切り替えてカウンタ加算値とする加算値切替手段
   を備えたことを特徴とする請求項１記載のＤＭＡコント
   ローラ。
4. 【請求項４】 前記加算値切替手段は、動作ＤＭＡチャ
   ネルに応じてカウンタ加算値を切り替えることを特徴と
   する請求項２又は請求項３記載のＤＭＡコントローラ。