JPH10157218A - バッファメモリ制御装置およびその制御方法ならびに複合画像形成装置 - Google Patents

バッファメモリ制御装置およびその制御方法ならびに複合画像形成装置

Info

Publication number
JPH10157218A
JPH10157218A JP8329094A JP32909496A JPH10157218A JP H10157218 A JPH10157218 A JP H10157218A JP 8329094 A JP8329094 A JP 8329094A JP 32909496 A JP32909496 A JP 32909496A JP H10157218 A JPH10157218 A JP H10157218A
Authority
JP
Japan
Prior art keywords
image
buffer memory
line
image data
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8329094A
Other languages
English (en)
Other versions
JP4136022B2 (ja
Inventor
Katsutoshi Ushida
勝利 牛田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP32909496A priority Critical patent/JP4136022B2/ja
Priority to US08/976,235 priority patent/US6084686A/en
Publication of JPH10157218A publication Critical patent/JPH10157218A/ja
Application granted granted Critical
Publication of JP4136022B2 publication Critical patent/JP4136022B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
    • H04N1/32358—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using picture signal storage, e.g. at transmitter
    • H04N1/32443—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using picture signal storage, e.g. at transmitter with asynchronous operation of the image input and output devices connected to the memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
    • H04N1/32358—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using picture signal storage, e.g. at transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
    • H04N1/32358—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using picture signal storage, e.g. at transmitter
    • H04N1/32459—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using picture signal storage, e.g. at transmitter for changing the arrangement of the stored data
    • H04N1/32475—Changing the format of the data, e.g. parallel to serial or vice versa
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00127—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture
    • H04N1/00204—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture with a digital computer or a digital computer system, e.g. an internet server
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/0077—Types of the still picture apparatus
    • H04N2201/0081—Image reader
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
    • H04N2201/3285—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using picture signal storage, e.g. at transmitter
    • H04N2201/329—Storage of less than a complete document page or image frame
    • H04N2201/3294—Storage of less than a complete document page or image frame of several complete lines, e.g. a band of data

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Storing Facsimile Image Data (AREA)
  • Record Information Processing For Printing (AREA)
  • Image Input (AREA)

Abstract

(57)【要約】 【課題】 コピー機能、ファクシミリ機能、プリンタ機
能などの各機能の複合化による装置構成の複雑化を阻止
することができるバッファメモリ制御装置を提供する。 【解決手段】 ラインバッファメモリ制御部１０００で
は、１つのラインバッファメモリ１０１０を設け、画像
データのラインバッファメモリ１０１０への格納時にラ
インバッファメモリ１０１０を複数のラインに分割して
該分割された各ラインにアクセス可能なように格納アド
レス制御を行うとともに、画像データのラインバッファ
メモリ１０１０からの読出し時に分割された各ラインに
アクセス可能なように読出しアドレス制御を行うことに
より、１つのラインバッファメモリ１０１０を画像入力
デバイスの速度変換吸収用バッファメモリおよび各画像
処理部の参照用バッファメモリとして共用する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、画像データを出力
する複数の画像供給手段の中から画像供給手段の１つを
選択し、画像データに対し対応する処理を施す複数の画
像処理手段の中から対応する画像処理手段を設定された
機能モードに応じて選択することによって設定された機
能モードに対応する画像形成を行う複合画像形成装置に
用いられるバッファメモリ制御装置およびその方法なら
びにその複合画像形成装置に関する。
【０００２】
【従来の技術】一般に、レーザビームプリンタ（ＬＢ
Ｐ）などの記録装置では、水平および垂直同期信号に同
期させながら、ポリゴンミラー面数およびその回転速度
に応じて決定される固有の画像転送速度で画像データを
プリンタエンジンに対し連続的に出力させる必要があ
る。このため、例えばデジタルコピー装置などにおい
て、スキャナ部の画像転送クロックがプリンタエンジン
への画像転送クロックと異なる場合には、２ラインのラ
インバッファメモリを用いて画像転送クロックの速度変
換を行う方法が採用されている。具体的には、スキャナ
部から出力される画像データのメモリ書込タイミングお
よびプリンタエンジンへ供給される画像データのメモリ
読出しタイミングで各ラインバッファメモリを交互にア
クセスし、２ラインのラインバッファメモリを速度吸収
バッファとして用いることによって画像転送クロックの
速度変換を行う。また、デジタルコピー装置では、画像
を用紙上に形成するための記録画像処理として前記ライ
ンバッファメモリの後段で画像データをレーザビームの
オン／オフ信号に変換するための変換処理が行われてい
る。
【０００３】同様に、ファクシミリ装置などの通信装置
においても、符号化された画像データを復号器で復号化
しながら記録する際に復号器の画像供給速度が一定でな
いことにより、２ラインのラインバッファメモリを用い
て画像転送クロックの速度変換が行われている。また、
ファクシミリ装置では、プリンタエンジンの記録解像度
と画像ファイルの画像データの解像度が異なることか
ら、必要に応じてラインバッファメモリの後段で解像度
変換処理を行いながらプリンタエンジンに画像データを
供給している。この解像度変換処理に際し斜線部の輪郭
平滑化のための画像処理が実行可能なように、この画像
処理のための参照バッファメモリが別途設けられてい
る。
【０００４】
【発明が解決しようとする課題】近年、コピー機能、フ
ァクシミリ機能、プリンタ機能の各機能を複合化した装
置が出現し、この複合化装置は、様々の種類の解像度や
深さを有する画像データを同一のプリンタエンジンで出
力するように構成されている。このように構成された複
合化装置では、符号化部、スキャナ部などのプリンタエ
ンジンへの画像供給装置毎に転送速度変換に用いられる
速度吸収ラインバッファメモリが設けられているととも
に、解像度変換処理、二値化処理などの各機能別画像処
理毎にライン参照用バッファメモリが設けられている。
【０００５】よって、この従来の複合化装置では、コピ
ー機能、ファクシミリ機能、プリンタ機能などの各機能
の複合化により複合化された機能数に応じてバッファメ
モリの数が増すから、装置構成が複雑化する傾向があ
る。
【０００６】本発明の目的は、コピー機能、ファクシミ
リ機能、プリンタ機能などの各機能の複合化による装置
構成の複雑化を阻止することができるバッファメモリ制
御装置およびバッファメモリ制御方法を提供することに
ある。
【０００７】本発明の他の目的は、コピー機能、ファク
シミリ機能、プリンタ機能などの各機能の複合化による
装置構成の複雑化を阻止することができる複合画像形成
装置を提供することにある。
【０００８】
【課題を解決するための手段】請求項１記載の発明は、
速度変換用バッファメモリへの画像データの格納を要求
する画像格納要求信号とともに該画像データを出力する
複数の画像供給手段の中から１つの画像供給手段を選択
する入力選択手段と、参照用バッファメモリに格納され
た画像データの読出しを要求する画像読出し要求信号を
出力し、該画像読出し要求信号により読み出された画像
データに対し対応する処理を施す複数の画像処理手段
と、前記各画像処理手段の中から対応する画像処理手段
を設定された機能モードに応じて選択する処理選択手段
と、前記選択された画像処理手段で処理された画像デー
タに対する画像形成を行う画像形成手段とを有する複合
画像形成装置に用いられるバッファメモリ制御装置にお
いて、前記速度変換用バッファメモリおよび前記参照用
バッファメモリを兼ねる１つのラインバッファメモリ
と、前記入力選択手段で選択された画像供給手段からの
画像格納要求信号と前記処理選択手段で選択された画像
処理手段からの画像読出し要求信号とを調停するメモリ
アクセス調停手段と、前記入力選択手段で選択された画
像供給手段からの画像格納要求信号に応答して対応する
画像データを前記ラインバッファメモリへ格納する際に
前記ラインバッファメモリを前記選択された画像処理手
段に応じて複数のラインに分割して該分割された各ライ
ンにアクセスしかつ各ラインに対応する画像データを格
納するように書込アドレス制御を行うとともに、前記処
理選択手段で選択された画像処理手段からの画像読出し
要求信号に応答して前記ラインバッファメモリから対応
する画像データを読み出す際に前記分割された各ライン
にアクセスしかつ各ラインから画像データを読み出すよ
うに読出しアドレス制御を行うアドレス制御手段とを備
え、前記選択された画像処理手段がその処理に参照画像
データを必要とするときには、前記アドレス制御手段
は、前記参照画像データが格納されている参照ラインを
含む複数のラインにまたがる画像データを一度に取り出
すように読出しアドレス制御を行うことを特徴とする。
【０００９】請求項２記載の発明は、請求項１記載のバ
ッファメモリ制御装置において、前記画像形成手段によ
る１ページの画像データに対する画像形成中に前記選択
された画像供給手段から入力される画像データの各画像
ブロック毎に前記処理選択手段により選択される画像処
理手段が切り替えられるモードが設定されているときに
は、前記アドレス制御手段は、前記選択された画像処理
手段毎に必要となる参照ラインの数を可変しながら該参
照ラインを含む複数のラインにまたがる画像データを一
度に取り出すように読出しアドレス制御を行うことを特
徴とする。
【００１０】請求項３記載の発明は、請求項１または２
記載のバッファメモリ制御装置において、前記アドレス
制御手段は、前記格納アドレス制御を行う格納アドレス
制御手段と、前記読出しアドレス制御を行う読出しアド
レス制御手段とを有し、前記格納アドレス制御手段は、
前記ラインバッファメモリの各ライン内のアドレスを計
数するための書込主走査カウンタと、前記ラインバッフ
ァメモリの各ラインの書込先頭アドレスを保持する書込
レジスタと、前記ラインバッファメモリのデータ書込先
となるラインを特定するための書込ラインカウンタと、
前記書込ラインカウンタの値に基づき前記書込レジスタ
の各書込先頭アドレスから前記データ書込先となるライ
ンの先頭アドレスを選択する書込先先頭アドレス選択手
段と、前記書込先先頭アドレス選択手段で選択された書
込先頭アドレスと前記書込主走査カウンタの計数値とを
加算して前記画像データの書込アドレスを生成する書込
加算器とからなり、前記読出しアドレス制御手段は、前
記ラインバッファメモリの１ライン内のアドレスを計数
するための読出し主走査カウンタと、前記ライン分割さ
れたラインバッファメモリの各ラインの読出し先頭アド
レスを保持する読出しレジスタと、複数の読出しライン
の内の最初の読出しラインを管理するための読出し主ラ
インカウンタと、複数のラインにまたがる画像データの
取り出し用アドレスを管理するための読出し副ラインカ
ウンタと、前記読出し主および副ラインカウンタの値に
基づき前記レジスタの各読出し先頭アドレスから前記デ
ータ読出し先となるラインの読出し先頭アドレスを選択
する読出し先頭アドレス選択手段と、前記読出し先頭ア
ドレス選択手段で選択された読出し先頭アドレスと前記
読出し主走査カウンタの計数値とを加算して前記画像デ
ータの読出しアドレスを生成する読出し加算器とからな
り、前記複数のラインにまたがる画像データの読出し時
には、前記選択された画像処理手段の画像処理に必要と
なる参照ライン数に応じて前記読出し副ラインカウンタ
による計数を行いながら前記複数のラインにまたがる画
像データを一度に取り出し、前記選択された画像処理手
段に必要となる参照ラインの数に応じて前記読出し副ラ
インカウンタの値を可変することにより前記参照ライン
の数を可変することを特徴とする。
【００１１】請求項４記載の発明は、請求項３記載のバ
ッファメモリ制御装置において、前記分割されたライン
の数を管理するためにアップダウンカウンタを用い、該
アップダウンカウンタのカウントアップ値は前記ライン
の分割数に応じて切り替えられるように制御されること
を特徴とする。
【００１２】請求項５記載の発明は、請求項１記載のバ
ッファメモリ制御装置において、前記ラインの分割数
は、前記選択された画像処理手段に応じて予め設定され
ていることを特徴とする。
【００１３】請求項６記載の発明は、請求項１記載のバ
ッファメモリ制御装置において、前記メモリアクセス調
停手段は、前記入力選択手段による前記画像供給手段の
選択タイミングおよび前記処理選択手段による前記画像
処理手段の選択タイミングに応じて前記画像格納要求信
号に応答したアクセス実行タイミングと前記画像読出し
要求信号に応答したアクセス実行タイミングとを任意に
切替可能なように前記画像格納要求信号と前記画像読出
し要求信号との調停を行うことを特徴とする。
【００１４】請求項７記載の発明は、速度変換用バッフ
ァメモリへの画像データの格納を要求する画像格納要求
信号とともに該画像データを出力する複数の画像供給手
段の中から１つの画像供給手段を選択する入力選択手段
と、参照用バッファメモリに格納された画像データの読
出しを要求する画像読出し要求信号を出力し、該画像読
出し要求信号により読み出された画像データに対し対応
する処理を施す複数の画像処理手段と、前記各画像処理
手段の中から対応する画像処理手段を設定された機能モ
ードに応じて選択する処理選択手段と、前記選択された
画像処理手段で処理された画像データに対する画像形成
を行う画像形成手段とを有する複合画像形成装置に設け
られたバッファメモリ制御装置に用いられ、前記速度変
換用バッファメモリおよび前記参照用バッファメモリを
兼ねる１つのラインバッファメモリに対する前記画像デ
ータの書込、読出しを制御するためのバッファメモリ制
御方法であって、前記入力選択手段で選択された画像供
給手段からの画像格納要求信号と前記処理選択手段で選
択された画像処理手段からの画像読出し要求信号とを調
停する工程と、前記入力選択手段で選択された画像供給
手段からの画像格納要求信号に応答して対応する画像デ
ータを前記ラインバッファメモリへ格納する際に前記ラ
インバッファメモリを前記選択された画像処理手段に応
じて複数のラインに分割して該分割された各ラインにア
クセスしかつ各ラインに対応する画像データを格納する
ように書込アドレス制御を行う工程と、前記処理選択手
段で選択された画像処理手段からの画像読出し要求信号
に応答して前記ラインバッファメモリから対応する画像
データを読み出す際に前記分割された各ラインにアクセ
スしかつ各ラインから画像データを読み出すように読出
しアドレス制御を行い、前記選択された画像処理手段が
その処理に参照画像データを必要とするときには、前記
参照画像データが格納されている参照ラインを含む複数
のラインにまたがる画像データを一度に取り出すように
読出しアドレス制御を行う工程とを備えることを特徴と
する。
【００１５】請求項８記載の発明は、請求項７記載のバ
ッファメモリ制御方法において、前記画像形成手段によ
る１ページの画像データに対する画像形成中に前記選択
された画像供給手段から入力される画像データの各画像
ブロック毎に前記処理選択手段により選択される画像処
理手段が切り替えられるモードが設定されているときに
は、前記選択された画像処理手段毎に必要となる参照ラ
インの数を可変しながら該参照ラインを含む複数のライ
ンにまたがる画像データを一度に取り出すように読出し
アドレス制御を行うことを特徴とする。
【００１６】請求項９記載の発明は、請求項７記載のバ
ッファメモリ制御方法において、前記分割されたライン
数の管理にアップダウンカウンタを用い、該アップダウ
ンカウンタのカウント値を前記ラインの分割数に応じて
切り替えるように制御することを特徴とする。
【００１７】請求項１０記載の発明は、請求項７記載の
バッファメモリ制御方法において、前記ラインの分割数
は、前記画像処理手段毎に予め設定されていることを特
徴とする。
【００１８】請求項１１記載の発明は、請求項７記載の
バッファメモリ制御方法において、前記入力選択手段に
よる前記画像供給手段の選択タイミングおよび前記処理
選択手段による前記画像処理手段の選択タイミングに応
じて前記画像格納要求信号に応答したアクセス実行タイ
ミングと前記画像読出し要求信号に応答したアクセス実
行タイミングとを任意に切替可能なように前記画像格納
要求信号と前記画像読出し要求信号との調停を行うこと
を特徴とする。
【００１９】請求項１２記載の発明は、速度変換用バッ
ファメモリへの画像データの格納を要求する画像格納要
求信号とともに該画像データを出力する複数の画像供給
手段の中から１つの画像供給手段を選択する入力選択手
段と、参照用バッファメモリに格納された画像データの
読出しを要求する画像読出し要求信号を出力し、該画像
読出し要求信号により読み出された画像データに対し対
応する処理を施す複数の画像処理手段と、前記各画像処
理手段の中から対応する画像処理手段を設定された機能
モードに応じて選択する処理選択手段と、前記選択され
た画像処理手段で処理された画像データに対する画像形
成を行う画像形成手段と、前記速度変換用バッファメモ
リおよび前記参照用バッファメモリに対する前記画像デ
ータの書込、読出しを制御するためのバッファメモリ制
御装置とを有する複合画像形成装置において、前記バッ
ファメモリ制御装置は、前記速度変換用バッファメモリ
および前記参照用バッファメモリを兼ねる１つのライン
バッファメモリと、前記入力選択手段で選択された画像
供給手段からの画像格納要求信号と前記処理選択手段で
選択された画像処理手段からの画像読出し要求信号とを
調停するメモリアクセス調停手段と、前記入力選択手段
で選択された画像供給手段からの画像格納要求信号に応
答して対応する画像データを前記ラインバッファメモリ
へ格納する際に前記ラインバッファメモリを前記選択さ
れた画像処理手段に応じて複数のラインに分割して該分
割された各ラインにアクセスしかつ各ラインに対応する
画像データを格納するように書込アドレス制御を行うと
ともに、前記処理選択手段で選択された画像処理手段か
らの画像読出し要求信号に応答して前記ラインバッファ
メモリから対応する画像データを読み出す際に前記分割
された各ラインにアクセスしかつ各ラインから画像デー
タを読み出すように読出しアドレス制御を行うアドレス
制御手段とを備え、前記選択された画像処理手段がその
処理に参照画像データを必要とするときには、前記アド
レス制御手段は、前記参照画像データが格納されている
参照ラインを含む複数のラインにまたがる画像データを
一度に取り出すように読出しアドレス制御を行うことを
特徴とする。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。
【００２１】図１は本発明のバッファメモリ制御装置の
実施の一形態を搭載するコピー・ファクシミリ装置の構
成を示すブロック図である。
【００２２】コピー・ファクシミリ装置は、図１に示す
ように、ＲＯＭ２００に格納されている制御プログラム
およびフォントデータなどに基づきコピー機能およびフ
ァクシミリ機能を実行するように装置全体を制御するＣ
ＰＵ１００と、ＣＰＵ１００の演算、処理の結果を一時
的に格納する作業エリアおよび画像データを格納する画
像ファイル格納エリアとして用いられるＲＡＭ３００と
を備える。
【００２３】ＲＡＭ３００の画像ファイル格納エリアに
格納される画像データとしては、モデム５００で受信し
た符号化された画像データ、コンピュータからセントロ
インタフェイス部（以下、セントロＩ／Ｆ部という）６
００を介して入力された画像データ、スキャナ７００で
読み込まれ符号化部８００で符号化された画像データが
ある。
【００２４】モデム５００は、電話回線を介してデータ
の送受信を行うために、データの変復調を行う。このモ
デム５００を介してＭＨ，ＭＲ，ＭＭＲなどにより符号
化された画像データの送受信が行われる。
【００２５】セントロＩ／Ｆ部６００は、本装置に接続
されるコンピュータからの画像データの受信およびスキ
ャナ７００で読み取られた画像データやモデム５００で
受信した画像データのコンピュータへの送信を行う。
【００２６】スキャナ７００は原稿画像を読み取り、こ
の読み取りによって得られた画像データは１画素当りｎ
ビットのデジタル画像として出力される。このスキャナ
７００では、読取解像度およびデータの深さ（１画素当
りのビット数）を所定の範囲内で任意に可変することが
できる。例えば、原稿画像をモデム５００から電話回線
を介して他のＧ３ファクシミリ装置に送信する場合に
は、２０３．２ｄｐｉ×９７．９ｄｐｉまたは２０３．
２ｄｐｉ×１９５．５８ｄｐｉの二値画像（１画素１ビ
ット）として原稿画像の読取りを行う。これに対し、コ
ピーモード時には、解像度を最大限に活用するために、
４００ｄｐｉ×６００ｄｐｉの解像度の４値画像（１画
素２ビット）として原稿画像の読取りを行う。
【００２７】符号化部８００は、スキャナ７００からの
二値画像データをＭＨ，ＭＲ，ＭＭＲなどの画像圧縮方
式により符号化する。この符号化された画像データは内
部バス１６００を介してＲＡＭ３００に転送され、ＲＡ
Ｍ３００の画像ファイル格納エリアに一旦蓄積される。
【００２８】ＲＡＭ３００の画像ファイル格納エリアに
格納されている符号化された画像データは読み出され、
内部バス１６００を介して復号化部９００に転送され
る。復号化部９００は、ＲＡＭ３００から読み出された
画像データをデコードし、デコードされた画像データは
ラインバッファメモリ制御部１０００に出力される。
【００２９】ラインバッファメモリ制御部１０００は、
復号化部９００からの画像データ以外に、スキャナ７０
０からの画像データ、ＲＡＭ３００から直接読み出され
た画像データを入力する。復号化部９００、スキャナ７
００、ＲＡＭ３００の各デバイスからの画像データの入
力速度はそれぞれ異なり、各入力された画像データはラ
イン単位でラインバッファメモリ１０１０に一旦蓄積さ
れる。ラインバッファメモリ１０１０に蓄積された画像
データは、プリンタエンジンを構成するレーザビームプ
リンタ（以下、ＬＢＰという）１５００からの同期信号
に同期させながら後段の各画像処理部Ａ１１００、画像
処理部Ｂ１２００または画像処理部Ｃ１３００の内のい
ずれか１つに供給される。画像処理部Ａ１１００、画像
処理部Ｂ１２００または画像処理部Ｃ１３００への画像
データ供給時には、各画像処理部が必要とする参照ライ
ン数分のデータを同時に供給することが可能である。な
お、このラインバッファメモリ制御部１０００の詳細に
ついては後述する。
【００３０】画像処理部Ａ１１００は、コピー機能に対
する画像処理を行い、スキャナ７００より出力された４
００ｄｐｉ×６００ｄｐｉの４値の画像データを１２０
０ｄｐｉ単位でＬＢＰ１５００のレーザドライバのＯＮ
／ＯＦＦ信号に変換する変換処理を行う。なお、この処
理においては、副走査方向への画像データの参照を必要
としない。
【００３１】画像処理部Ｂ１２００は、コンピュータか
ら入力される画像データ、モデム５００で受信した低解
像度の画像データをＬＢＰ１５００で記録する際に文字
部の輪郭部を滑らかに補間するための輪郭平滑化処理を
行う。この処理においては、副走査方向に９ラインの参
照データを必要とする。
【００３２】画像処理部Ｃ１３００は、セントロＩ／Ｆ
部６００またはモデム５００を介して取り込まれた疑似
中間調の画像データを変倍して記録する際に階調制を保
持しながら変倍処理を行う。この処理においては、副走
査方向に２ラインの参照データを必要とする。なお、こ
こでは、各画像処理部Ａ１１００、画像処理部Ｂ１２０
０、画像処理部Ｃ１３００の処理内容の詳細についての
説明は省略する。
【００３３】画像処理部Ａ１１００、画像処理部Ｂ１２
００または画像処理部Ｃ１３００で処理された画像デー
タはセレクタ１４００を介してＬＢＰ１５００に供給さ
れる。ＬＢＰ１５００は、上述したように、レーザビー
ムプリンタからなり、その構成についての説明は省略す
る。
【００３４】ＣＰＵ１００に対する指示、モード設定な
どは、操作部４００の入力操作によって行われる。操作
部４００は、ＬＣＤ、ＬＥＤ表示部およびキー入力部
（図示せず）から構成され、ユーザとのインタフェイス
を司る。ユーザによる操作入力は内部バス１６００を介
してＣＰＵ１００に転送される。
【００３５】次に、ラインバッファメモリ制御部１００
０の詳細について図２を参照しながら説明する。図２は
図１のコピー・ファクシミリ装置に搭載されているライ
ンバッファメモリ制御部の構成を示すブロック図、図３
は図２のラインバッファメモリの画像処理に応じた割付
けを示す図である。
【００３６】ラインバッファメモリ制御部１０００は、
図２に示すように、４４８０ｗｏｒｄ×８ｂｉｔの同期
式ＳＲＡＭからなるラインバッファメモリ１０１０を有
する。ラインバッファメモリ１０１０のワード幅は８ｂ
ｉｔであるから、ラインバッファメモリ１０１０のアク
セスは８ｂｉｔ単位で行われる。
【００３７】ラインバッファメモリ１０１０は、その画
像データの読出しにおいてその読み出された画像データ
の出力先となる各画像処理部Ａ１１００，Ｂ１２００，
Ｃ１３００（図１に示す）に応じて複数のラインバッフ
ァとして割り付けられる。具体的には、図３に示すよう
に、画像処理部Ａ１１００が選択された場合、画像処理
部Ａ１１００においては副走査方向への画像データの参
照を必要としないから、ラインバッファメモリ１０１０
は、２ラインのトグルバッファメモリとして動作するよ
うに、１ラインのデータ長が１７９２バイトで２ライン
のバッファメモリとして割り付けられる。画像処理部Ｂ
１２００が選択された場合、画像処理部Ｂ１２００では
副走査方向に９ラインの参照データを必要とするから、
ラインバッファメモリ１０１０は、参照ライン９ライ
ン、速度吸収用ライン１ラインの計１０ラインのトグル
バッファメモリとして動作するように、１ラインのデー
タ長が４４８バイトで１０ラインのバッファメモリとし
て割り付けられる。
【００３８】画像処理部Ｃ１３００が選択された場合、
画像処理部Ｃ１３００では、副走査方向に２ラインの参
照データを必要とするから、ラインバッファメモリ１０
１０は、２つの参照ライン、３つの速度吸収用ラインの
計５ラインのトグルバッファメモリとして動作するよう
に、１ラインのデータ長が８９６バイトで５ラインのバ
ッファメモリとして割り付けられる。なお、本実施の形
態では、通常解像度であれば参照ライン数を少なくして
も良好な画像が得られる傾向にあることにより、解像度
が通常解像度より低い画像データ（１ラインのデータ長
が少ない画像）を処理する場合には、画像処理のための
参照ライン数を増し、解像度が通常解像度より高い画像
データを処理する場合には、画像処理のための参照ライ
ン数を少なくするように１つのラインバッファメモリ１
０１０の割付けを行い、ラインバッファメモリ１０１０
の有効利用が図られている。
【００３９】ラインバッファメモリ１０１０へ書き込ま
れる画像データは、スキャナＩ／Ｆ部１０２０、復号器
Ｉ／Ｆ部１０３０、ＤＭＡＩ／Ｆ部１０４０の各Ｉ／Ｆ
部から入力される。スキャナＩ／Ｆ部１０２０、復号器
Ｉ／Ｆ部１０３０、ＤＭＡＩ／Ｆ部１０４０の各Ｉ／Ｆ
部では、上述したようにラインバッファメモリ１０１０
のアクセスが８ｂｉｔ単位で行われるすなわち８ｂｉｔ
単位での書込が行われることにより、画像データを８ｂ
ｉｔ単位にパッキングするパック処理を行う。
【００４０】具体的には、スキャナＩ／Ｆ部１０２０に
は、スキャナ７００から画像転送クロックに同期にして
主走査方向に４００ｄｐｉの解像度、副走査方向に６０
０ｄｐｉの解像度をそれぞれ有する１画素２ｂｉｔの画
像データが入力される。スキャナＩ／Ｆ部１０２０で
は、パック処理毎にラインバッファメモリ１０１０への
データ格納要求信号であるＷＲＲＱ信号をセレクタ１０
５０に対し発行し、このＷＲＲＱ信号によりパック処理
された画像データはラインバッファメモリ１０１０に格
納される。
【００４１】復号器Ｉ／Ｆ部１０３０には、復号化部９
００から画像転送クロックに同期にして１画素１ｂｉｔ
の二値画像データがシリアルに入力され、入力された画
像データは８ビット単位でのパック処理によりパッキン
グされる。復号器Ｉ／Ｆ部１０３０では、スキャナＩ／
Ｆ部１０２０と同様に、パック処理毎にラインバッファ
メモリ１０１０へのデータ格納要求信号であるＷＲＲＱ
信号をセレクタ１０５０に対し発行し、このＷＲＲＱ信
号によりパック処理された画像データはラインバッファ
メモリ１０１０に格納される。
【００４２】ＤＭＡＩ／Ｆ部１０４０には、ダイレクト
メモリアクセスによりＲＡＭ３００から画像データが入
力される。画像データが１６ビット幅の外部バスを介し
て入力される場合には、ＤＭＡＩ／Ｆ部１０４０では入
力された画像データを８ビット単位の画像データに分割
する処理を行う。ＤＭＡＩ／Ｆ部１０４０では、スキャ
ナＩ／Ｆ部１０２０と同様に、パック処理毎にラインバ
ッファメモリ１０１０へのデータ格納要求信号であるＷ
ＲＲＱ信号をセレクタ１０５０に対し発行し、このＷＲ
ＲＱ信号により画像データはラインバッファメモリ１０
１０に格納される。
【００４３】セレクタ１０５０は、スキャナ７００、復
号化部９００、ＲＡＭ３００のいずかれの画像データ入
力デバイスから画像データを入力するかを選択するため
の選択値に応じてスキャナＩ／Ｆ部１０２０、復号器Ｉ
／Ｆ部１０３０、ＤＭＡＩ／Ｆ部１０４０のいずれかの
Ｉ／Ｆ部からのＷＲＲＱ信号を取り込み、アービタ部１
０８０に出力するとともに、対応する画像データ入力デ
バイスからの画像データを選択し、ラインバッファメモ
リ１０１０に出力する。
【００４４】ラインバッファメモリ１０１０からの画像
データの読出しは画像データの書込と同様に８ｂｉｔ単
位で行われ、ラインバッファメモリ１０１０から読み出
された画像データはラッチ・パラシリ変換部１０９０に
おいてシリアルデータに変換された後に対応する画像処
理部に出力される。ラッチ・パラシリ変換部１０９０
は、ラインバッファメモリ１０１０から読み出された画
像データを一旦保持するためのバッファレジスタからな
るラッチ群０−８と、ラッチ群０−８に保持された画像
データをシリアルデータに変換して出力するパラレル・
シリアル変換を行うパラシリ変換群０−８とを有する。
ラッチ・パラシリ変換部１０９０からは、ラインバッフ
ァ１０１０の画像データの読出しを要求するＲＤＲＱ信
号がアービタ部１０８０に出力される。
【００４５】アービタ部１０８０は、セレクタ１０５０
からのＷＲＲＱ信号とラッチ・パラシリ変換部１０９０
からのＲＤＲＱ信号との調停を行いながらラインバッフ
ァメモリ１０１０に対するアクセス権をセレクタ１０５
０またはラッチ・パラシリ変換部１０９０のいずれかに
振り分け、アクセス権の振分け後、アクセス権を獲得し
た側に対しアクセス許可信号を用いてアクノリッジ応答
をしながらメモリアクセス制御信号をラインバッファメ
モリ１０１０に出力してメモリアクセスを行う。具体的
には、セレクタ１０５０からのＷＲＲＱ信号に対するア
クノリッジ応答としてＷＲＡＣＫ信号が対応するＩ／Ｆ
部（スキャナＩ／Ｆ部１０２０、復号器Ｉ／Ｆ部１０３
０、ＤＭＡＩ／Ｆ部１０４０）に出力される。また、ラ
ッチ・パラシリ変換部１０９０からのＲＤＲＱ信号に対
するアクノリッジ応答としてＲＤＡＣＫ信号がラッチ・
パラシリ変換部１０９０に出力される。
【００４６】このように、アクセス要求およびそれに対
するアクノリッジ応答によるメモリアクセスをアービタ
部１０８０を介して行うことによって、ラインバッファ
メモリ１０１０を用いた画像転送速度の速度変換が実行
される。例えば、画像入力速度がアービタ部１０８０が
ＷＲＲＱ信号に応答可能な周期範囲内であれば、該応答
可能な周期範囲内の速度に画像入力速度を設定すること
が可能になり、スキャナＩ／Ｆ部１０２０、復号器Ｉ／
Ｆ部１０３０、ＤＭＡＩ／Ｆ部１０４０の各Ｉ／Ｆ部に
入力される画像データの転送速度は前記応答可能な周期
範囲内で任意に設定可能でありかつ各画像入力デバイス
毎に任意の値を設定することができる。
【００４７】同様に、画像出力速度がアービタ部１０８
０がＲＤＲＱ信号に応答可能な周期範囲内であれば、該
応答可能な周期範囲内の速度に画像出力速度を設定する
ことが可能になり、ラインバッファメモリ１０１０から
の画像データの読出しにおいては、各画像処理部よる処
理後の画像データの転送速度がＬＢＰ１５００が要求す
る転送速度に合致するようにラッチ・パラシリ変換部１
０９０にＲＤＲＱ信号を発行させることによってライン
バッファメモリ１０１０を用いたＬＢＰ１５００出力の
ための再同期化速度変換を実現することができる。
【００４８】また、アービタ部１０８０においては、ラ
インバッファメモリ１０１０をリングバッファメモリと
して動作させるために、内部に画像データが滞留してい
るラインの数を管理するためのラインバッファ管理処理
が行われる。このラインバッファ管理処理については後
述する。
【００４９】選択された画像処理モードに応じたデータ
格納に対するアドレス制御はＷＲアドレス制御部１０６
０により行われ、データ読出しに対するアドレス制御は
ＲＤアドレス制御部１０７０により行われる。
【００５０】次に、ＷＲアドレス制御部１０６０の構成
およびその動作について図４を参照しながら説明する。
図４は図２のラインバッファメモリ制御部に設けられて
いるＷＲアドレス制御部の構成を示すブロック図であ
る。
【００５１】ＷＲアドレス制御部１０６０は、図４
（ａ）に示すように、ラインバッファメモリ１０１０に
割り付けた各ライン毎にその先頭アドレスを格納するた
めの複数のレジスタ１０６２〜１０７１を有する。各レ
ジスタ１０６２〜１０７１には、最小単位でのラインの
先頭アドレスを管理するために、次のようなオフセット
アドレス（副走査方向アドレス）が格納されている。
【００５２】 レジスタ１０６２＝＞０ レジスタ１０６３＝＞０７ レジスタ１０６４＝＞０Ｅ レジスタ１０６５＝＞１５ レジスタ１０６６＝＞１Ｃ レジスタ１０６７＝＞２３ レジスタ１０６８＝＞２Ａ レジスタ１０６９＝＞３１ レジスタ１０７０＝＞３８ レジスタ１０７１＝＞３Ｆ 各レジスタ１０６２〜１０７１に保持されているオフセ
ットアドレスの１つは、セレクタ１０７２で選択された
後に加算器１０９０に出力される。具体的には、セレク
タ１０７２はラインカウンタ制御部１０６１から出力さ
れる値に応じて各レジスタ１０６２〜１０７１のオフセ
ットアドレスのいずれか１つを選択して取り込み、出力
する。
【００５３】ラインカウンタ制御部１０６１は、図４
（ｂ）に示すように、画像データを格納しているライン
を管理するために、ＷＲＩＴＥラインアドレス主カウン
タ１０７６と、ＷＲＩＴＥラインアドレス主カウンタ１
０７６をリングカウンタとして動作させるための初期化
比較器１０７５とを有し、ＷＲＩＴＥラインアドレス主
カウンタ１０７６は、後述する主走査カウンタ１０７３
から出力されるＷＲＰＵＰ信号により１ライン増加分の
カウントアップを行う。ラインカウンタ制御部１０６１
には現在画像データを格納しているラインの値が保持さ
れ、この値はセレクタ１０７２の選択動作を制御するた
めの値として出力される。
【００５４】主走査カウンタ１０７３は、ラインバッフ
ァメモリ１０１０における１ライン内の画像データの主
走査方向アドレスを管理するためのカウンタからなる。
主走査カウンタ１０７３には、ＷＲＲＱ信号に応答して
アービタ部１０８０による書込調停が行われることに伴
いＷＲＨＵＰ信号が入力され、ＷＲＨＵＰ信号により主
走査カウンタ１０７３のカウント値がインクリメントさ
れる。また、１ライン分の画像データが入力されると、
主走査カウンタ１０７３はリセットされるとともに、Ｗ
ＲＩＴＥラインアドレス主カウンタ１０７６を１ライン
分増加させるためのＷＲＰＵＰ信号を発行する。この発
行されたＷＲＰＵＰ信号によりＷＲＩＴＥラインアドレ
ス主カウンタ１０７６のカウンタ値は１ライン分増加さ
れる。
【００５５】加算器１０９０は、セレクタ１０７２から
出力されたオフセットアドレスと主走査カウンタ１０７
３のカウント値とを加算し、この加算結果から実際の画
像データ格納のための書込アドレスを生成する。
【００５６】実際の書込アドレスの算出では、次の算出
式に示すように、この書込アドレスの下位６ｂｉｔが主
走査カウンタ１０７３の下位６ｂｉｔ（＃＃＃＃＃＃）
とされ、書込アドレスの上位７ｂｉｔは主走査カウンタ
１０７３の上位５ｂｉｔとオフセットアドレス７ｂｉｔ
との加算結果（＄＄＄＄＄＄＄）とされる。
【００５７】 次に、各画像処理モードに対するＷＲアドレス制御部１
０６０の動作について説明する。
【００５８】本実施の形態では、上述したように画像処
理モード毎に参照ライン数および１ラインのデータ長の
最大値を切り替える必要があるから、図４（ｂ）に示す
ように、ＷＲＩＴＥラインアドレス主カウンタ１０７６
の増加値を１，２，４と切り替えることによってライン
数および１ラインのデータ長すなわち主走査長の切替を
行う。具体的には、ライン数および１ラインの主走査長
の切替は、１ライン分の画像データを格納した際に発行
されるＷＲＰＵＰ信号によりカウントアップするＷＲＩ
ＴＥラインアドレス主カウンタ１０７６の加算値を画像
処理モード毎に切り替えることによって実現される。
【００５９】例えば、以下に示すように、画像処理部Ｂ
１２００が選択されている場合には、ＷＲＰＵＰ信号が
発行される毎に１づつアドレスが加算され、ＷＲＩＴＥ
ラインアドレス主カウンタ１０７６のカウント値が
「９」に到達すると、ＷＲＩＴＥラインアドレス主カウ
ンタ１０７６のカウント値は「０」に初期化される。画
像処理部Ｃ１３００が選択されている場合には、ＷＲＰ
ＵＰ信号が発行される毎に２づつアドレスが加算され、
カウント値が「８」になると、そのカウント値を「０」
にする初期化が行われる。画像処理部Ａ１１００が選択
されている場合には、ＷＲＰＵＰ信号が発行される毎に
４づつアドレスが加算され、カウント値が４になると、
そのカウント値を「０」にする初期化が行われる。
【００６０】＜画像処理部Ｂが選択された場合＞ ０：００→ ０（０００００００００００００） １：０７→１００（００００１１１００００００） ２：０Ｅ→３８０（０００１１１０００００００） ３：１５→５４０（００１０１０１００００００） ４：１Ｃ→７００（００１１１００００００００） ５：２３→８Ｃ０（０１０００１１００００００） ６：２Ａ→Ａ８０（０１０１０１０００００００） ７：３１→Ｃ４０（０１１０００１００００００） ８：３８→Ｅ００（０１１１０００００００００） ９：３Ｆ→ＦＣ０（０１１１１１１００００００） ＜画像処理部Ｃが選択された場合＞ ０：００→ ０（０００００００００００００） ２：０Ｅ→３８０（０００１１１０００００００） ４：１Ｃ→７００（００１１１００００００００） ６：２Ａ→Ａ８０（０１０１０１０００００００） ８：３８→Ｅ００（０１１１０００００００００） ＜画像処理部Ａが選択された場合＞ ０：００→ ０（０００００００００００００） ４：１Ｃ→７００（００１１１００００００００） このように、ＷＲＩＴＥラインアドレス主カウンタ１０
７６の増加値を１，２，４と切り替えることによって１
ラインのデータ長が２倍、４倍、８倍とまたライン数が
１０本、５本、２本と切り替えられる。
【００６１】次に、画像データ書込時のメモリアクセス
タイミングについて図５を参照しながら説明する。図５
は図２のラインバッファメモリ制御部におけるラインバ
ッファメモリへの書込タイミングを示すタイミングチャ
ートである。
【００６２】アービタ部１０８０、ＷＲアドレス制御部
１０６０およびＲＤアドレス制御部１０７０は、図５に
示すように、基準クロックであるＰＣＬＫに基づき動作
し、画像データの書込時には、まずＷＲＲＱ信号がセレ
クタ１０５０からアービタ部１０８０に出力される。
【００６３】次いで、ＷＲＲＱ信号によりＷＲサイクル
（書込サイクル）に移行すると、アービタ部１０８０か
らアクノリッジ応答としてＸＷＲＡＣＫ信号がセレクタ
１０５０に出力されると同時にラインバッファメモリ１
０１０にアクセス制御信号であるＣＥＣ信号およびＷＲ
信号がアサートされる。なお、本実施の形態では、ＣＥ
Ｃ信号の立ち下がりエッジでラインバッファメモリ１０
１０に書込アドレスＡ０−Ａ１２が取り込まれ、ＷＲ信
号の立ち上がりエッジで画像データＤ７−Ｄ０がライン
バッファメモリ１０１０に書き込まれるように構成され
ている。
【００６４】ＸＷＲＡＣＫ信号は、セレクタ１０５０か
ら対応するＩ／Ｆ部を介して画像入力デバイスに発行さ
れる。
【００６５】書込アドレスＡ０−Ａ１２はＷＲアドレス
制御部１０６０から出力され、ＷＲアドレス制御部１０
６０はＷＡＤ０−ＷＡＤ１２信号を書込アドレスＡ０−
Ａ１２として選択、出力する。
【００６６】画像データＤ７−Ｄ０は対応するＩ／Ｆ部
で８ｂｉｔにパッキングされた画像データであって、セ
レクタ１０５０で選択された後にアービタ部１０８０を
介してラインバッファメモリ１０１０に書き込まれる。
【００６７】書込アクセス（ＷＲアクセス）が終了する
と、主走査カウンタ１０７３にカウントアップを指示す
るＷＲＨＵＰ信号が出力され、主走査カウンタ１０７３
はＷＲＨＵＰ信号によりカウント値を１アップする。
【００６８】次に、ＲＤアドレス制御部１０７０の構成
およびその動作について図６を参照しながら説明する。
図６は図２のラインバッファメモリ制御部に設けられて
いるＲＤアドレス制御部の構成を示すブロック図であ
る。
【００６９】ＲＤアドレス制御部１０７０は、図６
（ａ）に示すように、ラインバッファメモリ１０１０に
割り付けた各ライン毎にその先頭アドレスを格納するた
めの複数のレジスタ１０７８〜１０８７と、主走査カウ
ンタ１０８９とを有する。
【００７０】各レジスタ１０７８〜１０８７には、上述
のＷＲ制御部１０６０のレジスタ１０６２〜１０７１と
同様に、最小単位でのラインの先頭アドレスを管理する
ためのオフセットアドレス（副走査方向アドレス）が格
納されている。各レジスタ１０７８〜１０８７に保持さ
れているオフセットアドレスは、セレクタ１０８８で選
択された後に加算器１０９０に出力される。具体的に
は、セレクタ１０８８はラインカウンタ制御部１０７７
から出力される値に応じて各レジスタ１０７８〜１０８
７のオフセットアドレスのいずれかを選択して取り込
み、出力する。
【００７１】ラインカウンタ制御部１０７７は、図６
（ｂ）に示すように、画像データを格納しているライン
を管理するための制御部からなり、該制御部は、参照ラ
インの先頭ラインのオフセットアドレスを選択するため
の値を計数するＲＥＡＤラインアドレス主カウンタ１０
９２と、ＲＥＡＤラインアドレス主カウンタ１０９２を
リングカウンタとして動作させるための初期化比較器１
０９１と、選択された画像処理手段に応じたカウントア
ップを行うためのＲＥＡＤラインアドレス副カウンタ１
０９４と、ＲＥＡＤラインアドレス副カウンタ１０９４
をリングカウンタとして動作させるための初期化比較器
１０９３とを有する。ＲＥＡＤラインアドレス主カウン
タ１０９２のカウント値は、後述するラインバッファメ
モリ１０１０内の画像データ滞留ライン数の管理に用い
られる。なお、このラインカウンタ制御部１０７７の詳
細については後述する。
【００７２】ラインカウンタ制御部１０７７には現在画
像データを格納しているラインの値が保持され、この値
はセレクタ１０８８の選択動作を制御するための値とし
て出力される。
【００７３】主走査カウンタ１０８９は、ラインバッフ
ァメモリ１０１０における１ライン内の画像データの主
走査方向アドレスを管理するためのカウンタからなる。
主走査カウンタ１０８９には、ＲＤＲＱ信号に応答して
アービタ部１０８０による読み込みが行われることに伴
いＲＤＨＵＰ信号が入力され、ＲＤＨＵＰ信号により主
走査カウンタ１０８９のカウント値がインクリメントさ
れる。また、１ライン分の画像データの読み込みが行わ
れると、主走査カウンタ１０８９はリセットされるとと
もに、ＲＥＡＤラインアドレス主カウンタ１０９２を１
ライン分増加させるためのＲＤＰＵＰ信号を発行する。
この発行されたＲＤＰＵＰ信号によりＲＥＡＤラインア
ドレス主カウンタ１０９２の値は１ライン分増加され
る。
【００７４】加算器１０９０は、セレクタ１０８８から
出力されたオフセットアドレスと主走査カウンタ１０８
９のカウント値とを加算し、この加算結果から実際の画
像データの読出しアドレスを生成する。この実際の読出
しアドレスの算出は、上述した加算器１０７４による書
込アドレスの算出手順と同様に行われる。
【００７５】このように、ＲＤアドレス制御部１０７０
においてラインカウンタ制御部１０７７にＲＥＡＤライ
ンアドレス主カウンタ１０９２、ＲＥＡＤラインアドレ
ス副カウンタ１０９４の２つのラインカウンタを設け、
複数のラインにまたがる画像データの読出し時には、選
択された画像処理部の画像処理に必要となる参照ライン
数に応じてＲＥＡＤラインアドレス副カウンタ１０９３
による計数を行うことによって、参照ラインを含む複数
のラインにまたがる画像データを一度に取り出すことが
可能となる。
【００７６】次に、各画像処理モードに対するラインカ
ウンタ制御部１０７７の動作について説明する。
【００７７】本実施の形態では、図６（ｂ）に示すよう
に、複数のラインにまたがる画像データの読出し時に
は、選択された画像処理部の画像処理に必要となる参照
ライン数に応じてＲＥＡＤラインアドレス副カウンタ１
０９３による計数を行いながら複数のラインにまたがる
画像データを一度に取り出すために、１ラインの読出し
が終了すると、各画像処理部から発行されるカウントア
ップ要求信号に応じてＲＥＡＤラインアドレス主カウン
タ１０９２が０，１，２，４のいずれかの値のカウント
アップ動作を行うように構成されている。このカウンタ
アップ値の中の値「０」はカウントアップ動作を行わな
いように指示するための値であり、この「０」によるカ
ウントアップ動作停止により、同一ラインの読出しを複
数回行うことが可能となり、副走査方向の解像度変換処
理が実現される。
【００７８】また、ＲＥＡＤラインアドレス副カウンタ
１０９４は、リードアクセス（ＲＤアクセス）起動時に
ＲＥＡＤラインアドレス主カウンタ１０９２のカウント
値を取り込むとともに、複数の参照ラインにまたがるリ
ードアクセス毎に選択された画像処理部に応じたカウン
トアップを行う。このＲＥＡＤラインアドレス副カウン
タ１０９４のカウント動作により、複数の参照ラインに
またがる画像データの読出しをするためのアドレスが生
成可能になる。
【００７９】例えば、画像処理部Ｂ１２００が選択され
ている場合には、参照ラインとして９ラインが必要であ
るから、１回のデータ読出し要求に対してＲＥＡＤライ
ンアドレス副カウンタ１０９４のカウント値を「１」イ
ンクリメントしながら９バイトのデータを一括して読み
込む。この場合、以下に示すように、ＲＥＡＤラインア
ドレス主カウンタ１０９１のカウント値を起点としてＲ
ＥＡＤラインアドレス副カウンタ１０９４は８回のカウ
ントアップを行う。
【００８０】 ＜画像処理部Ｂが選択された場合＞ 主カウンタ１０９１ 副カウンタ１０９４ カウント値 カウント動作 ０ ０→１→２→３→４→５→６→７→８ １ １→２→３→４→５→６→７→８→９ ２ ２→３→４→５→６→７→８→９→０ ３ ３→４→５→６→７→８→９→０→１ ４ ４→５→６→７→８→９→０→１→２ ５ ５→６→７→８→９→０→１→２→３ ６ ６→７→８→９→０→１→２→３→４ ７ ７→８→９→０→１→２→３→４→５ ８ ８→９→０→１→２→３→４→５→６ ９ ９→０→１→２→３→４→５→６→７ 画像処理部Ｃ１３００が選択されている場合には、参照
ラインとして２ラインが必要であるから、１回のデータ
読出し要求に対してＲＥＡＤラインアドレス副カウンタ
１０９４のカウント値を「２」インクリメントしながら
２バイトのデータを一括して読み込む。この場合、以下
に示すように、ＲＥＡＤラインアドレス主カウンタ１０
９１のカウント値を起点としてＲＥＡＤラインアドレス
副カウンタ１０９４は１回のカウントアップを行う。こ
こでＲＥＡＤラインアドレス主カウンタ１０９１のカウ
ント値の増加値が「２」に設定されているのは、画像処
理部Ｃが処理可能な１ラインのデータ長の最大値が画像
処理部Ｂの２倍であることによる、すなわち画像処理部
Ｃの処理動作は画像処理部Ｂの２倍の速度で動作するこ
とによる。
【００８１】＜画像処理部Ｃが選択された場合＞ 主カウンタ１０９１ 副カウンタ１０９４ カウント値 カウント動作 ０ ０→２ ２ ２→４ ４ ４→６ ６ ６→８ ８ ８→０ 画像処理部Ａ１１００が選択されている場合には、参照
ラインを必要としないから、ＲＥＡＤラインアドレス副
カウンタ１０９４はＲＥＡＤラインアドレス主カウンタ
１０９１のカウント値を取り込むだけである。ここでＲ
ＥＡＤラインアドレス主カウンタ１０９１のカウント値
の増加値が「４」に設定されているのは、画像処理部Ａ
が処理可能な１ラインのデータ長の最大値が画像処理部
Ｂの４倍であることによる、すなわち画像処理部Ａの処
理動作は画像処理部Ｂの４倍の速度で動作することによ
る。
【００８２】＜画像処理部Ａが選択された場合＞ 主カウンタ１０９１ 副カウンタ１０９４ カウント値 カウント動作 ０ ０ ４ ４ このように、選択された画像処理部の画像処理に必要と
なる参照ライン数に応じてＲＥＡＤラインアドレス副カ
ウンタ１０９３による計数を行いながら複数のラインに
またがる画像データを一度に取り出すことが可能とな
る。選択された画像処理部毎に必要となる参照ラインの
数はＲＥＡＤラインアドレス副カウンタ１０９３にカウ
ント値を可変することにより行われる。
【００８３】次に、画像データ読出し時のメモリアクセ
スタイミングについて図７を参照しながら説明する。図
７は図２のラインバッファメモリ制御部におけるライン
バッファメモリへの読出しタイミングを示すタイミング
チャートである。
【００８４】ＲＤアドレス制御部１０７０は、図７に示
すように、アービタ部１０８０、ＷＲアドレス制御部１
０６０とともに、基準クロックＰＣＬＫに基づき動作
し、画像データの読出し時には、まず読出し要求信号で
あるＲＤＲＱ信号がラッチパラシリ変換群１０９０から
アービタ部１０８０に出力される。
【００８５】次いで、ＲＤＲＱ信号によりＲＤサイクル
に移行すると、アービタ部１０８０からＲＤＲＱ信号の
アクノリッジ応答としてＲＤＡＣＫ信号がラッチパラシ
リ変換群１０９０に出力されると同時にラインバッファ
メモリ１０１０にアクセス制御信号であるＣＥＣ信号お
よびＷＥＣ信号がアサートされる。なお、本実施の形態
では、ＣＥＣ信号の立ち下がりエッジでラインバッファ
メモリ１０１０に読出しアドレスＡ０−Ａ１２が取り込
まれ、そのアドレスに対応する画像データＤ７−Ｄ０が
出力される。また、ＷＥＣ信号は書込み許可信号であ
り、読出し時にはインアクティブ側の「Ｈ」に保持され
ている。
【００８６】読出しアドレスＡ０−Ａ１２はＲＤアドレ
ス制御部１０７０から選択、出力され、このアドレスＡ
０−Ａ１２によりアクセスする最初の起点は図中の副走
査＋「＊」で示す値により決定される。「＊」が示す値
はアクセスする最初の起点とするＲＥＡＤラインアドレ
ス副カウンタ１０９３の変化値を示す。また、図中の主
走査＋１は主走査カウンタ１０８９のカウンタ値が
「１」増加していることを示す。
【００８７】画像処理部Ａが選択されている場合、図７
（ａ）に示すように、１回のリードアクセスで１バイト
の読出しが行われる。従って、リード中におけるアクセ
スの増加は行われていない。この読出しアクセスが終了
すると、ＲＤＨＵＰ信号（図示せず）により主走査カウ
ンタ１０８９がインクリメントされる。画像処理部Ｂが
選択されている場合、図７（ｂ）に示すように、９回の
リードアクセスが連続して行われる。よって、ＣＥＣ信
号は９回「０」にアサートされ、かつＲＥＡＤラインア
ドレス副カウンタ１０９４はそのカウント値を「１」づ
つ変化させる。画像処理部Ｃが選択されている場合、図
７（ｃ）に示すように、２回のリードアクセスが連続し
て行われる。よって、ＣＥＣ信号は２回「０」にアサー
トされ、かつＲＥＡＤラインアドレス副カウンタ１０９
４はそのカウント値を「２」づつ変化させる。がリード
中におけるアクセスの増加は行われていない。この読出
しアクセスが終了すると、ＲＤＨＵＰ信号（図示せず）
により主走査カウンタ１０８９がインクリメントされ
る。
【００８８】次に、アービタ部１０８０による、内部に
画像データが滞留しているラインの数を管理するライン
バッファ管理処理について説明する。
【００８９】このラインバッファ管理処理では、ライン
バッファメモリ１０１０をリングバッファメモリとして
動作させるためのオーバーラン制御およびアンダーラン
制御を行う。これらの制御においては、スキャナＩ／Ｆ
部１０２０、復号器Ｉ／Ｆ部１０３０、ＤＭＡＩ／Ｆ部
１０４０、ラッチ・パラシリ変換部１０９０の各Ｉ／Ｆ
部からのアクセス要求に応じてオーバーランまたはアン
ダーランが発生しないようにアクセスの保留および再開
を行う。各Ｉ／Ｆ部からのアクセス要求に対する制御
は、基本的には画像データ滞留ラインの管理がライン単
位で行われていることにより、ライン先頭アドレスに基
づき行われる。
【００９０】例えば、ラインバッファメモリ１０１０内
に空きラインがあれば、ラインバッファメモリ１０１０
への書込要求が許可され、ＷＲＡＣＫ信号によるアクノ
リッジ応答が行われる。これに対し、ラインバッファメ
モリ１０１０にデータが一杯に書き込まれてこれ以上デ
ータが書き込みすることができないときには、ＷＲＡＣ
Ｋ信号によるアクノリッジ応答が保留され、該保留によ
り画像入力が保留される。
【００９１】ラッチ・パラシリ変換部１０９０からの読
出し要求に対するアクセス制御は、管理するライン数が
アンダーランになりかつライン出力の最初の読出し要求
が会った場合に行われる。管理するライン数がアンダー
ランになった場合は、再び画像データが格納されてアン
ダーランが解除されるまで読出し要求に対する応答を保
留する。ＬＢＰ１５００による画像データの出力中に
は、前記応答保留が発生しないように画像データの入力
が行われる。このような応答保留は１ページ内の画像ブ
ロックの切替時に発生し、もし応答保留が発生したとき
には対応する画像処理部が白データを出力することによ
って画像ブロック間のつなぎを行う。
【００９２】ラインバッファメモリ１０１０内の画像デ
ータ滞留ライン数の管理にはアップダウンカウンタから
なるライン管理カウンタが用いられ、該ライン管理カウ
ンタは１ラインの書込でカウントアップし、１ラインの
読出しでカウントダウンする。具体的には、ライン管理
カウンタは「０」を初期値とし、スキャナＩ／Ｆ部１０
２０、復号器Ｉ／Ｆ部１０３０、ＤＭＡＩ／Ｆ部１０４
０の各Ｉ／Ｆ部から画像データが入力されるとＷＲアド
レス制御部１０６０から発行されるＷＲＰＵＰ信号によ
りカウントアップを行い、参照ライン更新に伴い各画像
処理部から発行されるＲＤＰＵＰ信号によりカウントダ
ウンを行う。このように計数動作をするライン管理カウ
ンタのカウント値により内部に画像データが滞留するラ
インの数の管理が行われる。
【００９３】次に、各画像処理部に対応して行われるオ
ーバーラン制御およびアンダーラン制御について説明す
る。
【００９４】画像処理部Ｂ１２００が選択されている場
合、以下に示すように、白データ滞留の４ラインがある
ものとして処理動作が開始される。これは、入力画像の
周りに仮想的に白を付加するためである。画像処理部Ｂ
１２００では参照ラインとして９ラインを必要とするか
ら、上述の白データの４ライン以外にさらに５ライン以
上のラインに画像データが格納された後にアンダーラン
が解除される。また、ラインバッファメモリ１０１０の
総ライン数は１０であるから、ライン管理カウンタのカ
ウント値が「６」であるときにはオーバーラン発生とし
て書込要求が保留され、カウント値が「４」であるとき
にはアンダーラン発生として読出し要求が保留される。
さらに、１ブロックの画像出力終了時には、外部からの
指示によりライン管理カウンタのカウント値が「０」に
なるまで画像の吐き出しを行い、処理を終了する。
【００９５】 ＜画像処理部Ｂが選択された場合＞ ライン管理カウンタ カウント値 ０ →画像吐き出し終了 １（＋４） ２（＋４） ３（＋４） ４（＋４） →アンダーラン、ＲＤ禁止、白ライン送出 ５（＋４） →ＲＤ／ＷＲ Ｏ．Ｋ． ６（＋４） →ＷＲ禁止 画像処理部Ｃ１３００が選択されている場合には、参照
ラインとして２ライン必要でありかつ割り付けられたラ
イン数が５である。従って、以下に示すように、ライン
管理カウンタのカウント値が「５」であるときにはオー
バーラン発生として書込要求が保留され、カウント値が
「１」であるときにはアンダーラン発生として読出し要
求が保留される。
【００９６】 ＜画像処理部Ｃが選択された場合＞ ライン管理カウンタ カウント値 ０ →画像吐き出し終了 １ →アンダーラン、ＲＤ禁止、白ライン送出 ２ →ＲＤ／ＷＲ Ｏ．Ｋ． ３ →ＲＤ／ＷＲ Ｏ．Ｋ． ４ →ＲＤ／ＷＲ Ｏ．Ｋ． ５ →ＷＲ禁止 画像処理部Ａ１１００が選択されている場合には、参照
ラインとして１ライン必要でありかつ割り付けられたラ
イン数が２である。従って、以下に示すように、ライン
管理カウンタのカウント値が「２」であるときにはオー
バーラン発生として書込要求が保留され、カウント値が
「０」であるときにはアンダーラン発生として読出し要
求が保留される。
【００９７】 ＜画像処理部Ａが選択された場合＞ ライン管理カウンタ カウント値 ０ →アンダーラン、ＲＤ禁止、白ライン送出、 画像吐き出し終了 １ →ＲＤ／ＷＲ Ｏ．Ｋ． ２ →ＷＲ禁止 次に、１ページの画像印刷出力中における画像処理の切
替および入力画像ブロックの切替動作について図８およ
び図９を参照しながら説明する。図８は図１のコピー・
ファクシミリ装置による、ファクシミリ受信画像にヘッ
ダ画像およびフッタ画像を付加した出力画像の一例を示
す図、図９は図８の出力画像中の３つの画像ブロックの
入出力における切替タイミングを示すタイミングチャー
トである。
【００９８】ファクシミリ受信時、その受信した画像は
画像データとしてＲＡＭ３００に一旦蓄積された後に復
号化部９００で復号され、復号された画像データは復号
器Ｉ／Ｆ部１０３０を介してラインバッファメモリ１０
１０に格納される。このラインバッファメモリ１０１０
に格納された画像データは、画像処理部Ｃ１３００の処
理によりＬＢＰ１５００の使用記録紙のサイズおよび解
像度に応じた変倍処理を施された後にＬＢＰ１５００に
出力される。ＬＢＰ１５００では、図８に示すように、
ファクシミリ受信した画像をヘッダ画像およびフッタ画
像とともに記録用紙に記録する。
【００９９】ヘッダ画像およびフッタ画像は、ＣＰＵ１
００によりＲＡＭ３００に展開された画像であり、各画
像データはダイレクトメモリアクセスによりＲＡＭ３０
０からＤＭＡＩ／Ｆ部１０４０を介してラインバッファ
メモリ１０１０に格納される。各画像データは画像処理
部Ｂ１２００により２００ｄｐｉを６００ｄｐｉの解像
度に変換する解像度変換処理を施された後にＬＢＰ１５
００に出力される。
【０１００】次に、ファクシミリ受信した画像、ヘッダ
画像およびフッタ画像の入出力の切替タイミングについ
て説明する。なお、本説明では、ファクシミリ受信した
画像を示す画像データを第２ブロック画像データ、ヘッ
ダ画像を示す画像データを第１ブロック画像データ、フ
ッタ画像を示す画像データを第３ブロック画像データと
する。
【０１０１】図９を参照するに、まず、１ページの記録
動作の開始に先立ちページ区間信号であるＰＥＮＢのレ
ベルが「Ｈ」にされ、記録動作処理の活性化が行われ
る。
【０１０２】次いで、ブロック画像データの入力期間を
示すＢＬＫＥＮＢ＿ＩＮのレベルが「Ｈ」に保持される
とともに、第１ブロック画像データＤＡＴＡ＿ＩＮがＲ
ＡＭ３００からＤＭＡＩ／Ｆ部１０４０を介してライン
バッファメモリ１０１０に入力され、第１ブロック画像
データの格納が開始される。
【０１０３】第１ブロック画像データＤＡＴＡ＿ＩＮが
ラインバッファメモリ１０１０に容量一杯まで格納され
ると、アービタ部１０８０によるラインバッファ管理処
理により画像データの書込要求が保留されるとともに、
第１ブロック画像データＤＡＴＡ＿ＩＮに対応する画像
処理部として画像処理部Ｂ１２００が選択される。
【０１０４】次いで、ＬＢＰ１５００が印字起動をかけ
られると、ＬＢＰ１５００から垂直同期信号であるＸＴ
ＯＰが発行される。このＸＴＯＰの発行時点から画像上
端の記録開始位置到達時点までの印刷マージン時間経過
後、画像出力が開始される。この画像出力タイミングに
合わせてブロック画像データの出力期間を示すＢＬＫＥ
ＮＢ＿ＯＵＴのレベルが「Ｈ」に保持されるとともに、
ラインバッファメモリ１０１０からの第１ブロック画像
データＤＡＴＡ＿ＩＮの読出しが開始される。読み出さ
れた画像データは画像処理部Ｂ１２００で処理された後
に画像データＸＶＤＯとしてＬＢＰ１５００に出力され
る。この読出しによりラインバッファメモリ１０１０に
空きが生じると、書込要求の保留が解除され、第１ブロ
ック画像データＤＡＴＡ＿ＩＮのラインバッファメモリ
１０１０への格納が再開される。
【０１０５】第１ブロック画像データＤＡＴＡ＿ＩＮの
入力が終了すると、ＣＰＵ１００から画像入力終了の通
知が出され、画像吐き出し処理が行われるとともに、Ｂ
ＬＫＥＮＢ＿ＩＮのレベルが「Ｈ」から「Ｌ」に切り替
えられる。また、第１ブロック画像データＤＡＴＡ＿Ｉ
Ｎの出力が終了すると、ＢＬＫＥＮＢ＿ＯＵＴのレベル
が「Ｌ」に切り替えられるとともに、ＤＭＡＩ／Ｆ部１
０４０から復号器Ｉ／Ｆ部１０３０への切替、および画
像処理部Ｃ１３００から画像処理部Ｂ１２００への切替
が行われる。
【０１０６】ＢＬＫＥＮＢ＿ＩＮのレベル「Ｈ」から
「Ｌ」への切替時点から入力保留となる所定期間が経過
すると、ＢＬＫＥＮＢ＿ＩＮのレベルは「Ｈ」に切り替
えられ、次の入力画像データである第２ブロック画像デ
ータＤＡＴＡ＿ＩＮが復号器Ｉ／Ｆ部１０３０を介して
入力され、第２ブロック画像データＤＡＴＡ＿ＩＮの格
納が開始される。ＢＬＫＥＮＢ＿ＯＵＴのレベル「Ｈ」
から「Ｌ」への切替時点から第２ブロック画像データＤ
ＡＴＡ＿ＩＮの出力開始可能時点までのつなぎの期間中
すなわちアンダーランが解消される時点までの期間中に
おいては、ＬＢＰ１５００に対し白データが出力され
る。
【０１０７】アンダーランが解消されると、第２ブロッ
ク画像データＤＡＴＡ＿ＩＮがラインバッファメモリ１
０１０から読み出され、読み出された画像データは画像
処理部Ｃ１３００で処理された後に画像データＸＶＤＯ
としてＬＢＰ１５００に出力される。
【０１０８】第２ブロック画像データＤＡＴＡ＿ＩＮの
入力が終了すると、ＣＰＵ１００から画像入力終了の通
知が出され、画像吐き出し処理が行われるとともに、Ｂ
ＬＫＥＮＢ＿ＩＮのレベルが「Ｈ」から「Ｌ」に切り替
えられる。また、第２ブロック画像データＤＡＴＡ＿Ｉ
Ｎの出力が終了すると、ＢＬＫＥＮＢ＿ＯＵＴのレベル
が「Ｌ」に切り替えられるとともに、再度ＤＭＡＩ／Ｆ
部１０４０への切替および画像処理部Ｂ１２００への切
替が行われる。
【０１０９】ＢＬＫＥＮＢ＿ＩＮのレベル「Ｈ」から
「Ｌ」への切替時点から所定期間が経過すると、ＢＬＫ
ＥＮＢ＿ＩＮのレベルは「Ｈ」に切り替えられ、次の入
力画像データである第３ブロック画像データＤＡＴＡ＿
ＩＮがＤＭＡＩ／Ｆ部１０４０を介して入力され、第３
ブロック画像データＤＡＴＡ＿ＩＮの格納が開始され
る。ＢＬＫＥＮＢ＿ＯＵＴのレベル「Ｈ」から「Ｌ」へ
の切替時点から第３ブロック画像データＤＡＴＡ＿ＩＮ
の出力開始可能時点までのつなぎの期間中すなわちアン
ダーランが解消される時点までの期間中においては、Ｌ
ＢＰ１５００に対し白データが出力される。
【０１１０】アンダーランが解消されると、第３ブロッ
ク画像データＤＡＴＡ＿ＩＮがラインバッファメモリ１
０１０から読み出され、読み出された画像データは画像
処理部Ｂ１２００で処理された後に画像データＸＶＤＯ
としてＬＢＰ１５００に出力される。
【０１１１】このようにして、１ページの画像データす
べての出力が完了すると、ラインバッファメモリ１０１
０中の画像データの吐き出し処理が行われ、この吐き出
し処理が終了すると、ＰＥＮＢのレベルが「Ｌ」に戻さ
れることによって記録動作状態は非活性状態へ移行さ
れ、ＬＢＰ１５００による印刷出力は終了される。
【０１１２】以上より、本実施の形態におけるラインバ
ッファメモリ制御部１０００では、１つのラインバッフ
ァメモリ１０１０を設け、画像データのラインバッファ
メモリ１０１０への格納時にラインバッファメモリ１０
１０を複数のラインに分割して該分割された各ラインに
アクセス可能なように格納アドレス制御を行うととも
に、画像データのラインバッファメモリ１０１０からの
読出し時に分割された各ラインにアクセス可能なように
読出しアドレス制御を行うから、１つのラインバッファ
メモリ１０１０を画像入力デバイスの速度変換吸収用バ
ッファメモリおよび各画像処理部の参照用バッファメモ
リとして共用することが可能になり、コピー機能、ファ
クシミリ機能、プリンタ機能などの各機能の複合化によ
る装置構成の複雑化を阻止することができる。
【０１１３】また、画像データの入出力のタイミングを
変更可能なように、書込要求信号に応答したアクセス実
行タイミングと読出し要求信号に応答したアクセス実行
タイミングとを任意に切り換えるように構成したので、
１つのラインバッファメモリ１０１０を共通に使用しな
がら１ページの記録動作中における画像データの入力元
の切替および画像データの出力先の切替を容易に行うこ
とができる。
【０１１４】さらに、１ページの画像データの印刷出力
中に選択された画像入力デバイスから入力される画像デ
ータの各画像ブロック毎に画像処理部が切り替えられる
モードが設定されているときには、選択された画像処理
部毎に必要となる参照ラインの数を可変しながら該参照
ラインを含む複数のラインにまたがる画像データを一度
に取り出すように読出しアドレス制御を行うから、１ペ
ージ内に含まれる各画像ブロック毎にその画像ブロック
に所望の画像処理を施すことができる。
【０１１５】
【発明の効果】以上に説明したように、請求項１記載の
バッファメモリ制御装置によれば、速度変換用バッファ
メモリおよび参照用バッファメモリを兼る１つのライン
バッファメモリと、入力選択手段で選択された画像供給
手段からの画像格納要求信号と処理選択手段で選択され
た画像処理手段からの画像読出し要求信号とを調停する
メモリアクセス調停手段と、入力選択手段で選択された
画像供給手段からの画像格納要求信号に応答して対応す
る画像データをラインバッファメモリへ格納する際にラ
インバッファメモリを選択された画像処理手段に応じて
複数のラインに分割して該分割された各ラインにアクセ
スしかつ各ラインに対応する画像データを格納するよう
に書込アドレス制御を行うとともに、処理選択手段で選
択された画像処理手段からの画像読出し要求信号に応答
してラインバッファメモリから対応する画像データを読
み出す際に分割された各ラインにアクセスしかつ各ライ
ンから画像データを読み出すように読出しアドレス制御
を行うアドレス制御手段とを設け、選択された画像処理
手段がその処理に参照画像データを必要とするときに
は、アドレス制御手段で、参照画像データが格納されて
いる参照ラインを含む複数のラインにまたがる画像デー
タを一度に取り出すように読出しアドレス制御を行うか
ら、１つのラインバッファメモリを画像供給手段の速度
変換用バッファメモリおよび画像処理手段の参照用バッ
ファメモリとして共用することが可能になり、コピー機
能、ファクシミリ機能、プリンタ機能などの各機能の複
合化による装置構成の複雑化を阻止することができる。
【０１１６】請求項２記載のバッファメモリ制御装置に
よれば、画像形成手段による１ページの画像データに対
する画像形成中に選択された画像供給手段から入力され
る画像データの各画像ブロック毎に処理選択手段により
選択される画像処理手段が切り替えられるモードが設定
されているときには、アドレス制御手段で、選択された
画像処理手段毎に必要となる参照ラインの数を可変しな
がら該参照ラインを含む複数のラインにまたがる画像デ
ータを一度に取り出すように読出しアドレス制御を行う
から、１ページ内に含まれる各画像ブロック毎にその画
像ブロックに所望の画像処理手段による画像処理を施す
ことができる。
【０１１７】請求項３記載のバッファメモリ制御装置に
よれば、アドレス制御手段に、格納アドレス制御を行う
格納アドレス制御手段と、読出しアドレス制御を行う読
出しアドレス制御手段とを設け、格納アドレス制御手段
を、ラインバッファメモリの各ライン内のアドレスを計
数するための書込主走査カウンタと、ラインバッファメ
モリの各ラインの書込先頭アドレスを保持する書込レジ
スタと、ラインバッファメモリのデータ書込先となるラ
インを特定するための書込ラインカウンタと、書込ライ
ンカウンタの値に基づき書込レジスタの各書込先頭アド
レスからデータ書込先となるラインの先頭アドレスを選
択する書込先先頭アドレス選択手段と、書込先先頭アド
レス選択手段で選択された書込先頭アドレスと書込主走
査カウンタの計数値とを加算して画像データの書込アド
レスを生成する書込加算器とから構成することができる
とともに、読出しアドレス制御手段を、ラインバッファ
メモリの１ライン内のアドレスを計数するための読出し
主走査カウンタと、ライン分割されたラインバッファメ
モリの各ラインの読出し先頭アドレスを保持する読出し
レジスタと、複数の読出しラインの内の最初の読出しラ
インを管理するための読出し主ラインカウンタと、複数
のラインにまたがる画像データの取り出し用アドレスを
管理するための読出し副ラインカウンタと、読出し主お
よび副ラインカウンタの値に基づきレジスタの各読出し
先頭アドレスからデータ読出し先となるラインの読出し
先頭アドレスを選択する読出し先頭アドレス選択手段
と、読出し先頭アドレス選択手段で選択された読出し先
頭アドレスと読出し主走査カウンタの計数値とを加算し
て画像データの読出しアドレスを生成する読出し加算器
とから構成し、複数のラインにまたがる画像データの読
出し時には、選択された画像処理手段の画像処理に必要
となる参照ライン数に応じて読出し副ラインカウンタに
よる計数を行いながら複数のラインにまたがる画像デー
タを一度に取り出し、選択された画像処理手段に必要と
なる参照ラインの数に応じて読出し副ラインカウンタの
値を可変することにより参照ラインの数を可変するよう
にすることができる。
【０１１８】請求項４記載のバッファメモリ制御装置に
よれば、分割されたラインの数を管理するためにアップ
ダウンカウンタを用い、該アップダウンカウンタのカウ
ントアップ値をラインの分割数に応じて切り替えられる
ように制御するから、分割されたライン数の管理を容易
に行うことができる。
【０１１９】請求項５記載のバッファメモリ制御装置に
よれば、ラインの分割数が画像処理手段毎に予め設定さ
れている。
【０１２０】請求項６記載のバッファメモリ制御装置に
よれば、メモリアクセス調停手段で、入力選択手段によ
る画像供給手段の選択タイミングおよび処理選択手段に
よる画像処理手段の選択タイミングに応じて画像格納要
求信号に応答したアクセス実行タイミングと画像読出し
要求信号に応答したアクセス実行タイミングとを任意に
切替可能なように画像格納要求信号と画像読出し要求信
号との調停を行うから、１つのラインバッファメモリを
共通に使用しながら１ページの画像形成動作中における
画像データの入力元の切替および画像データの出力先の
切替を容易に行うことができる。
【０１２１】請求項７記載のバッファメモリ制御方法に
よれば、入力選択手段で選択された画像供給手段からの
画像格納要求信号と処理選択手段で選択された画像処理
手段からの画像読出し要求信号とを調停し、入力選択手
段で選択された画像供給手段からの画像格納要求信号に
応答して対応する画像データをラインバッファメモリへ
格納する際にラインバッファメモリを選択された画像処
理手段に応じて複数のラインに分割して該分割された各
ラインにアクセスしかつ各ラインに対応する画像データ
を格納するように書込アドレス制御を行い、処理選択手
段で選択された画像処理手段からの画像読出し要求信号
に応答してラインバッファメモリから対応する画像デー
タを読み出す際に分割された各ラインにアクセスしかつ
各ラインから画像データを読み出すように読出しアドレ
ス制御を行い、選択された画像処理手段がその処理に参
照画像データを必要とするときには、参照画像データが
格納されている参照ラインを含む複数のラインにまたが
る画像データを一度に取り出すように読出しアドレス制
御を行うから、１つのラインバッファメモリを画像供給
手段の速度変換用バッファメモリおよび画像処理手段の
参照用バッファメモリとして共用することが可能にな
り、コピー機能、ファクシミリ機能、プリンタ機能など
の各機能の複合化による装置構成の複雑化を阻止するこ
とができる。
【０１２２】請求項８記載のバッファメモリ制御方法に
よれば、画像形成手段による１ページの画像データに対
する画像形成中に選択された画像供給手段から入力され
る画像データの各画像ブロック毎に処理選択手段により
選択される画像処理手段が切り替えられるモードが設定
されているときには、選択された画像処理手段毎に必要
となる参照ラインの数を可変しながら該参照ラインを含
む複数のラインにまたがる画像データを一度に取り出す
ように読出しアドレス制御を行うから、１ページ内に含
まれる各画像ブロック毎にその画像ブロックに所望の画
像処理手段による画像処理を施すことができる。
【０１２３】請求項９記載のバッファメモリ制御方法に
よれば、分割されたライン数の管理にアップダウンカウ
ンタを用い、該アップダウンカウンタのカウント値をラ
インの分割数に応じて切り替えるように制御するから、
分割されたライン数の管理を容易に行うことができる。
【０１２４】請求項１０記載のバッファメモリ制御方法
によれば、ラインの分割数を画像処理手段毎に予め設定
することができる。
【０１２５】請求項１１記載のバッファメモリ制御方法
によれば、入力選択手段による画像供給手段の選択タイ
ミングおよび処理選択手段による画像処理手段の選択タ
イミングに応じて画像格納要求信号に応答したアクセス
実行タイミングと画像読出し要求信号に応答したアクセ
ス実行タイミングとを任意に切替可能なように画像格納
要求信号と画像読出し要求信号との調停を行うから、１
つのラインバッファメモリを共通に使用しながら１ペー
ジの画像形成動作中における画像データの入力元の切替
および画像データの出力先の切替を容易に行うことがで
きる。
【０１２６】請求項１２記載の複合画像形成装置によれ
ば、バッファメモリ制御装置を、速度変換用バッファメ
モリおよび参照用バッファメモリを兼用する１つのライ
ンバッファメモリと、入力選択手段で選択された画像供
給手段からの画像格納要求信号と処理選択手段で選択さ
れた画像処理手段からの画像読出し要求信号とを調停す
るメモリアクセス調停手段と、入力選択手段で選択され
た画像供給手段からの画像格納要求信号に応答して対応
する画像データをラインバッファメモリへ格納する際に
ラインバッファメモリを選択された画像処理手段に応じ
て複数のラインに分割して該分割された各ラインにアク
セスしかつ各ラインに対応する画像データを格納するよ
うに書込アドレス制御を行うとともに、処理選択手段で
選択された画像処理手段からの画像読出し要求信号に応
答してラインバッファメモリから対応する画像データを
読み出す際に分割された各ラインにアクセスしかつ各ラ
インから画像データを読み出すように読出しアドレス制
御を行うアドレス制御手段とから構成し、選択された画
像処理手段がその処理に参照画像データを必要とすると
きには、アドレス制御手段で、参照画像データが格納さ
れている参照ラインを含む複数のラインにまたがる画像
データを一度に取り出すように読出しアドレス制御を行
うから、１つのラインバッファメモリを画像供給手段の
速度変換用バッファメモリおよび画像処理手段の参照用
バッファメモリとして共用することが可能になり、コピ
ー機能、ファクシミリ機能、プリンタ機能などの各機能
の複合化による装置構成の複雑化を阻止することができ
る。
【図面の簡単な説明】
【図１】本発明のバッファメモリ制御装置の実施の一形
態を搭載するコピー・ファクシミリ装置の構成を示すブ
ロック図である。
【図２】図１のコピー・ファクシミリ装置に搭載されて
いるラインバッファメモリ制御部の構成を示すブロック
図である。
【図３】図２のラインバッファメモリの画像処理に応じ
た割付けを示す図である。
【図４】図２のラインバッファメモリ制御部に設けられ
ているＷＲアドレス制御部の構成を示すブロック図であ
る。
【図５】図２のラインバッファメモリ制御部におけるラ
インバッファメモリへの書込タイミングを示すタイミン
グチャートである。
【図６】図２のラインバッファメモリ制御部に設けられ
ているＲＤアドレス制御部の構成を示すブロック図であ
る。
【図７】図２のラインバッファメモリ制御部におけるラ
インバッファメモリへの読出しタイミングを示すタイミ
ングチャートである。
【図８】図１のコピー・ファクシミリ装置による、ファ
クシミリ受信画像にヘッダ画像およびフッタ画像を付加
した出力画像の一例を示す図である。
【図９】図８の出力画像中の３つの画像ブロックの入出
力における切替タイミングを示すタイミングチャートで
ある。
【符号の説明】
１００ ＣＰＵ ２００ ＲＯＭ ３００ ＲＡＭ ４００ 操作部 ５００ モデム ６００ セントロＩ／Ｆ部 ７００ スキャナ ８００ 符号化部 ９００ 復号化部 １０００ ラインバッファメモリ制御部 １０１０ ラインバッファメモリ １０２０ スキャナＩ／Ｆ部 １０３０ 復号器Ｉ／Ｆ部 １０４０ ＤＭＡＩ／Ｆ部 １０５０，１０７２，１０８８ セレクタ １０６０ ＷＲアドレス制御部 １０６１，１０７７ ラインカウンタ制御部 １０６２，…，１０７１，１０７８，…，１０８７ レ
ジスタ １０７０ ＲＤアドレス制御部 １０７３，１０８９ 主走査カウンタ １０７４，１０９０ 加算器 １０７５，１０９１，１０９３ 初期比較器 １０７６ ＷＲＩＴＥラインアドレス主カウンタ １０８０ アービタ部 １０９０ ラッチ・パラシリ変換部 １０９２ ＲＥＡＤラインアドレス主カウンタ １０９４ ＲＥＡＤラインアドレス副カウンタ １１００ 画像処理部Ａ １２００ 画像処理部Ｂ １３００ 画像処理部Ｃ １４００ セレクタ １５００ ＬＢＰ

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 速度変換用バッファメモリへの画像デー
    タの格納を要求する画像格納要求信号とともに該画像デ
    ータを出力する複数の画像供給手段の中から１つの画像
    供給手段を選択する入力選択手段と、参照用バッファメ
    モリに格納された画像データの読出しを要求する画像読
    出し要求信号を出力し、該画像読出し要求信号により読
    み出された画像データに対し対応する処理を施す複数の
    画像処理手段と、前記各画像処理手段の中から対応する
    画像処理手段を設定された機能モードに応じて選択する
    処理選択手段と、前記選択された画像処理手段で処理さ
    れた画像データに対する画像形成を行う画像形成手段と
    を有する複合画像形成装置に用いられるバッファメモリ
    制御装置において、前記速度変換用バッファメモリおよ
    び前記参照用バッファメモリを兼ねる１つのラインバッ
    ファメモリと、前記入力選択手段で選択された画像供給
    手段からの画像格納要求信号と前記処理選択手段で選択
    された画像処理手段からの画像読出し要求信号とを調停
    するメモリアクセス調停手段と、前記入力選択手段で選
    択された画像供給手段からの画像格納要求信号に応答し
    て対応する画像データを前記ラインバッファメモリへ格
    納する際に前記ラインバッファメモリを前記選択された
    画像処理手段に応じて複数のラインに分割して該分割さ
    れた各ラインにアクセスしかつ各ラインに対応する画像
    データを格納するように書込アドレス制御を行うととも
    に、前記処理選択手段で選択された画像処理手段からの
    画像読出し要求信号に応答して前記ラインバッファメモ
    リから対応する画像データを読み出す際に前記分割され
    た各ラインにアクセスしかつ各ラインから画像データを
    読み出すように読出しアドレス制御を行うアドレス制御
    手段とを備え、前記選択された画像処理手段がその処理
    に参照画像データを必要とするときには、前記アドレス
    制御手段は、前記参照画像データが格納されている参照
    ラインを含む複数のラインにまたがる画像データを一度
    に取り出すように読出しアドレス制御を行うことを特徴
    とするバッファメモリ制御装置。
  2. 【請求項２】 前記画像形成手段による１ページの画像
    データに対する画像形成中に前記選択された画像供給手
    段から入力される画像データの各画像ブロック毎に前記
    処理選択手段により選択される画像処理手段が切り替え
    られるモードが設定されているときには、前記アドレス
    制御手段は、前記選択された画像処理手段毎に必要とな
    る参照ラインの数を可変しながら該参照ラインを含む複
    数のラインにまたがる画像データを一度に取り出すよう
    に読出しアドレス制御を行うことを特徴とする請求項１
    記載のバッファメモリ制御装置。
  3. 【請求項３】 前記アドレス制御手段は、前記格納アド
    レス制御を行う格納アドレス制御手段と、前記読出しア
    ドレス制御を行う読出しアドレス制御手段とを有し、前
    記格納アドレス制御手段は、前記ラインバッファメモリ
    の各ライン内のアドレスを計数するための書込主走査カ
    ウンタと、前記ラインバッファメモリの各ラインの書込
    先頭アドレスを保持する書込レジスタと、前記ラインバ
    ッファメモリのデータ書込先となるラインを特定するた
    めの書込ラインカウンタと、前記書込ラインカウンタの
    値に基づき前記書込レジスタの各書込先頭アドレスから
    前記データ書込先となるラインの先頭アドレスを選択す
    る書込先先頭アドレス選択手段と、前記書込先先頭アド
    レス選択手段で選択された書込先頭アドレスと前記書込
    主走査カウンタの計数値とを加算して前記画像データの
    書込アドレスを生成する書込加算器とからなり、前記読
    出しアドレス制御手段は、前記ラインバッファメモリの
    １ライン内のアドレスを計数するための読出し主走査カ
    ウンタと、前記ライン分割されたラインバッファメモリ
    の各ラインの読出し先頭アドレスを保持する読出しレジ
    スタと、複数の読出しラインの内の最初の読出しライン
    を管理するための読出し主ラインカウンタと、複数のラ
    インにまたがる画像データの取り出し用アドレスを管理
    するための読出し副ラインカウンタと、前記読出し主お
    よび副ラインカウンタの値に基づき前記レジスタの各読
    出し先頭アドレスから前記データ読出し先となるライン
    の読出し先頭アドレスを選択する読出し先頭アドレス選
    択手段と、前記読出し先頭アドレス選択手段で選択され
    た読出し先頭アドレスと前記読出し主走査カウンタの計
    数値とを加算して前記画像データの読出しアドレスを生
    成する読出し加算器とからなり、前記複数のラインにま
    たがる画像データの読出し時には、前記選択された画像
    処理手段の画像処理に必要となる参照ライン数に応じて
    前記読出し副ラインカウンタによる計数を行いながら前
    記複数のラインにまたがる画像データを一度に取り出
    し、前記選択された画像処理手段に必要となる参照ライ
    ンの数に応じて前記読出し副ラインカウンタの値を可変
    することにより前記参照ラインの数を可変することを特
    徴とする請求項１または２記載のバッファメモリ制御装
    置。
  4. 【請求項４】 前記分割されたラインの数を管理するた
    めにアップダウンカウンタを用い、該アップダウンカウ
    ンタのカウントアップ値は前記ラインの分割数に応じて
    切り替えられるように制御されることを特徴とする請求
    項３記載のバッファメモリ制御装置。
  5. 【請求項５】 前記ラインの分割数は、前記選択された
    画像処理手段に応じて予め設定されていることを特徴と
    する請求項１記載のバッファメモリ制御装置。
  6. 【請求項６】 前記メモリアクセス調停手段は、前記入
    力選択手段による前記画像供給手段の選択タイミングお
    よび前記処理選択手段による前記画像処理手段の選択タ
    イミングに応じて前記画像格納要求信号に応答したアク
    セス実行タイミングと前記画像読出し要求信号に応答し
    たアクセス実行タイミングとを任意に切替可能なように
    前記画像格納要求信号と前記画像読出し要求信号との調
    停を行うことを特徴とする請求項１記載のバッファメモ
    リ制御装置。
  7. 【請求項７】 速度変換用バッファメモリへの画像デー
    タの格納を要求する画像格納要求信号とともに該画像デ
    ータを出力する複数の画像供給手段の中から１つの画像
    供給手段を選択する入力選択手段と、参照用バッファメ
    モリに格納された画像データの読出しを要求する画像読
    出し要求信号を出力し、該画像読出し要求信号により読
    み出された画像データに対し対応する処理を施す複数の
    画像処理手段と、前記各画像処理手段の中から対応する
    画像処理手段を設定された機能モードに応じて選択する
    処理選択手段と、前記選択された画像処理手段で処理さ
    れた画像データに対する画像形成を行う画像形成手段と
    を有する複合画像形成装置に設けられたバッファメモリ
    制御装置に用いられ、前記速度変換用バッファメモリお
    よび前記参照用バッファメモリを兼ねる１つのラインバ
    ッファメモリに対する前記画像データの書込、読出しを
    制御するためのバッファメモリ制御方法であって、前記
    入力選択手段で選択された画像供給手段からの画像格納
    要求信号と前記処理選択手段で選択された画像処理手段
    からの画像読出し要求信号とを調停する工程と、前記入
    力選択手段で選択された画像供給手段からの画像格納要
    求信号に応答して対応する画像データを前記ラインバッ
    ファメモリへ格納する際に前記ラインバッファメモリを
    前記選択された画像処理手段に応じて複数のラインに分
    割して該分割された各ラインにアクセスしかつ各ライン
    に対応する画像データを格納するように書込アドレス制
    御を行う工程と、前記処理選択手段で選択された画像処
    理手段からの画像読出し要求信号に応答して前記ライン
    バッファメモリから対応する画像データを読み出す際に
    前記分割された各ラインにアクセスしかつ各ラインから
    画像データを読み出すように読出しアドレス制御を行
    い、前記選択された画像処理手段がその処理に参照画像
    データを必要とするときには、前記参照画像データが格
    納されている参照ラインを含む複数のラインにまたがる
    画像データを一度に取り出すように読出しアドレス制御
    を行う工程とを備えることを特徴とするバッファメモリ
    制御方法。
  8. 【請求項８】 前記画像形成手段による１ページの画像
    データに対する画像形成中に前記選択された画像供給手
    段から入力される画像データの各画像ブロック毎に前記
    処理選択手段により選択される画像処理手段が切り替え
    られるモードが設定されているときには、前記選択され
    た画像処理手段毎に必要となる参照ラインの数を可変し
    ながら該参照ラインを含む複数のラインにまたがる画像
    データを一度に取り出すように読出しアドレス制御を行
    うことを特徴とする請求項７記載のバッファメモリ制御
    方法。
  9. 【請求項９】 前記分割されたライン数の管理にアップ
    ダウンカウンタを用い、該アップダウンカウンタのカウ
    ント値を前記ラインの分割数に応じて切り替えるように
    制御することを特徴とする請求項７記載のバッファメモ
    リ制御方法。
  10. 【請求項１０】 前記ラインの分割数は、前記画像処理
    手段毎に予め設定されていることを特徴とする請求項７
    記載のバッファメモリ制御方法。
  11. 【請求項１１】 前記入力選択手段による前記画像供給
    手段の選択タイミングおよび前記処理選択手段による前
    記画像処理手段の選択タイミングに応じて前記画像格納
    要求信号に応答したアクセス実行タイミングと前記画像
    読出し要求信号に応答したアクセス実行タイミングとを
    任意に切替可能なように前記画像格納要求信号と前記画
    像読出し要求信号との調停を行うことを特徴とする請求
    項７記載のバッファメモリ制御方法。
  12. 【請求項１２】 速度変換用バッファメモリへの画像デ
    ータの格納を要求する画像格納要求信号とともに該画像
    データを出力する複数の画像供給手段の中から１つの画
    像供給手段を選択する入力選択手段と、参照用バッファ
    メモリに格納された画像データの読出しを要求する画像
    読出し要求信号を出力し、該画像読出し要求信号により
    読み出された画像データに対し対応する処理を施す複数
    の画像処理手段と、前記各画像処理手段の中から対応す
    る画像処理手段を設定された機能モードに応じて選択す
    る処理選択手段と、前記選択された画像処理手段で処理
    された画像データに対する画像形成を行う画像形成手段
    と、前記速度変換用バッファメモリおよび前記参照用バ
    ッファメモリに対する前記画像データの書込、読出しを
    制御するためのバッファメモリ制御装置とを有する複合
    画像形成装置において、前記バッファメモリ制御装置
    は、前記速度変換用バッファメモリおよび前記参照用バ
    ッファメモリを兼ねる１つのラインバッファメモリと、
    前記入力選択手段で選択された画像供給手段からの画像
    格納要求信号と前記処理選択手段で選択された画像処理
    手段からの画像読出し要求信号とを調停するメモリアク
    セス調停手段と、前記入力選択手段で選択された画像供
    給手段からの画像格納要求信号に応答して対応する画像
    データを前記ラインバッファメモリへ格納する際に前記
    ラインバッファメモリを前記選択された画像処理手段に
    応じて複数のラインに分割して該分割された各ラインに
    アクセスしかつ各ラインに対応する画像データを格納す
    るように書込アドレス制御を行うとともに、前記処理選
    択手段で選択された画像処理手段からの画像読出し要求
    信号に応答して前記ラインバッファメモリから対応する
    画像データを読み出す際に前記分割された各ラインにア
    クセスしかつ各ラインから画像データを読み出すように
    読出しアドレス制御を行うアドレス制御手段とを備え、
    前記選択された画像処理手段がその処理に参照画像デー
    タを必要とするときには、前記アドレス制御手段は、前
    記参照画像データが格納されている参照ラインを含む複
    数のラインにまたがる画像データを一度に取り出すよう
    に読出しアドレス制御を行うことを特徴とする複合画像
    形成装置。
JP32909496A 1996-11-26 1996-11-26 バッファメモリ制御装置 Expired - Fee Related JP4136022B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP32909496A JP4136022B2 (ja) 1996-11-26 1996-11-26 バッファメモリ制御装置
US08/976,235 US6084686A (en) 1996-11-26 1997-11-21 Buffer memory control device and control method, and an image processing device and method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32909496A JP4136022B2 (ja) 1996-11-26 1996-11-26 バッファメモリ制御装置

Publications (2)

Publication Number Publication Date
JPH10157218A true JPH10157218A (ja) 1998-06-16
JP4136022B2 JP4136022B2 (ja) 2008-08-20

Family

ID=18217551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32909496A Expired - Fee Related JP4136022B2 (ja) 1996-11-26 1996-11-26 バッファメモリ制御装置

Country Status (2)

Country Link
US (1) US6084686A (ja)
JP (1) JP4136022B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009005235A (ja) * 2007-06-25 2009-01-08 Seiko Epson Corp プロジェクタおよび画像処理装置
JP2011136571A (ja) * 2001-11-09 2011-07-14 Canon Inc 画像形成装置及び画像形成方法
JP4759810B2 (ja) * 1999-05-10 2011-08-31 ソニー株式会社 画像処理装置及びロボット装置並びに画像処理方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6389488B1 (en) 1999-01-28 2002-05-14 Advanced Micro Devices, Inc. Read ahead buffer for read accesses to system memory by input/output devices with buffer valid indication
US7495669B2 (en) * 2002-12-26 2009-02-24 Canon Kabushiki Kaisha Image processing apparatus and image processing method
JP4146654B2 (ja) * 2002-02-28 2008-09-10 株式会社リコー 画像処理回路、複合画像処理回路、および、画像形成装置
US7215834B1 (en) * 2002-06-07 2007-05-08 Magnachip Semiconductor, Ltd. Congfigurable image processing driver
EP1434419B1 (en) * 2002-12-26 2009-05-27 Canon Kabushiki Kaisha Image processing apparatus and image processing method
US7835596B2 (en) * 2003-12-16 2010-11-16 International Business Machines Corporation Componentized application sharing
JP6855269B2 (ja) * 2017-02-15 2021-04-07 キヤノン株式会社 原稿読取装置及び画像形成装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5163123A (en) * 1990-04-25 1992-11-10 Minolta Camera Kabushiki Kaisha Synchronously transferring image data to a printer
JP3581389B2 (ja) * 1993-02-23 2004-10-27 キヤノン株式会社 画像通信方法及び装置
US5659670A (en) * 1994-12-22 1997-08-19 Xerox Corporation Self configuring network/printer system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4759810B2 (ja) * 1999-05-10 2011-08-31 ソニー株式会社 画像処理装置及びロボット装置並びに画像処理方法
JP2011136571A (ja) * 2001-11-09 2011-07-14 Canon Inc 画像形成装置及び画像形成方法
JP2009005235A (ja) * 2007-06-25 2009-01-08 Seiko Epson Corp プロジェクタおよび画像処理装置
US8659508B2 (en) 2007-06-25 2014-02-25 Seiko Epson Corporation Projector and image processing apparatus

Also Published As

Publication number Publication date
US6084686A (en) 2000-07-04
JP4136022B2 (ja) 2008-08-20

Similar Documents

Publication Publication Date Title
JP4065503B2 (ja) 画像処理装置、画像入出力装置、変倍処理方法、及びメモリ制御方法
US5809278A (en) Circuit for controlling access to a common memory based on priority
JP4237222B2 (ja) 画像処理装置および画像処理方法
US7130072B2 (en) Multifunction system, image processing method, computer program and memory medium
JP4136022B2 (ja) バッファメモリ制御装置
JP3148103B2 (ja) 画像形成装置
JP2000211210A (ja) 複合機器の制御装置及び方法
JP4217733B2 (ja) 複写機
US8126295B2 (en) Image processing apparatus and method of using the same
KR930006826B1 (ko) 레이저 프린터 겸용 레이저 팩시밀리 시스템
JP2000148650A (ja) 複合機器の制御装置
JP2000215149A (ja) 複合機器の制御装置
US5566254A (en) Apparatus for processing multiple images in alternating fashion
US20050134877A1 (en) Color image processing device and color image processing method
JPH08110886A (ja) Ｄｍａコントローラ及びファクシミリ装置
JP2005045458A (ja) 画像圧縮方法、画像圧縮装置
JPH09307725A (ja) Ｄｍａ転送方法
JPH07273931A (ja) 画像形成装置
JP4136163B2 (ja) データ入出力装置およびデータ入出力装置のコントローラ
JP2001103227A (ja) 情報出力装置
JPH0767132B2 (ja) ファクシミリ装置
JP2637479B2 (ja) 符号化装置
JP2993618B2 (ja) 画像処理方法
JPS6051059A (ja) 画像処理方法
JPH0732448B2 (ja) 画像処理装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060203

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20070626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080513

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080603

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees