JPH09274523A - リセット装置 - Google Patents

リセット装置

Info

Publication number
JPH09274523A
JPH09274523A JP8084144A JP8414496A JPH09274523A JP H09274523 A JPH09274523 A JP H09274523A JP 8084144 A JP8084144 A JP 8084144A JP 8414496 A JP8414496 A JP 8414496A JP H09274523 A JPH09274523 A JP H09274523A
Authority
JP
Japan
Prior art keywords
reset
time
pulse
factor
reset signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8084144A
Other languages
English (en)
Inventor
Yoshiteru Yamashita
芳輝 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EKUSHINGU KK
Brother Industries Ltd
Xing Inc
Original Assignee
EKUSHINGU KK
Brother Industries Ltd
Xing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EKUSHINGU KK, Brother Industries Ltd, Xing Inc filed Critical EKUSHINGU KK
Priority to JP8084144A priority Critical patent/JPH09274523A/ja
Publication of JPH09274523A publication Critical patent/JPH09274523A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 短い間隔で起きるリセット要因に対し、リセ
ット信号として認識されるパルス幅を満たしたリセット
信号を出力できるリセット装置を提供する。 【解決手段】 電源電圧の変動や外部からの要求等のリ
セット要因の発生をリセット素子1が検出すると、フリ
ップフロップ5がリセット信号としてのパルスを反転す
る。そして、リセット要因の解除が検出されると、リセ
ット信号として認識されるパルス幅をカウンタ3が計時
する。フリップフロップ5は、カウンタ3によって計時
が終了した時点でリセット信号としてのパルスを再び反
転させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば電源電圧の
変動等から起こるリセット要因の発生及び解除を検出し
て、CPUや制御装置等のリセット端子にリセット信号
を出力するリセット装置に関する。
【0002】
【従来の技術】CPUや制御装置等には、リセット信号
を入力できるようにリセット端子が設けられている。例
えば、CPUでは、そのリセット端子にリセット信号が
入力されると、プログラムの実行に関係するプログラム
カウンタを初期化する等の動作を行う。このようなリセ
ット信号は、例えば電源電圧の変動や外部からの要求等
のリセット要因の発生及び解除に基づいてパルスとして
出力される。そして、リセット信号として認識されるパ
ルス幅(パルスの反転から反転までの時間間隔)がCP
Uや制御装置等で決められており、そのパルス幅を満た
さないパルスはリセット信号とはなり得ない。これを図
4に基づいて説明する。
【0003】図4(a)はリセット信号として認識され
るパルスを示しており、上記リセット信号として認識さ
れるパルス幅(時間T)を満たしている。図4(b)は
リセット信号として認識されないパルスを示しており、
上記パルス幅(時間T)を満たしていない。このよう
に、あるパルス幅を満たさないパルスをリセット信号と
して認識しないのは、何等かの要因によって発生した信
号がリセット信号とみなされ、その信号によって誤作動
が起きることを防止するためである。
【0004】従来、このようなリセット信号を作り出す
装置としてコンデンサ及び抵抗を用いたCR回路や電圧
検出用ICを利用したリセット素子が用いられてきた。
そして、上記リセット信号として認識されるパルス幅を
確保するために上記のいずれにもコンデンサの充電時間
が利用されてきた。以下、従来のリセット装置を図5の
ブロック図に基づいて説明する。
【0005】図5は、リセット素子10を用いて構成し
たリセット装置を示している。リセット素子10はリセ
ット要因、例えば電源電圧の変動等を検出しパルスを作
り出す。またリセット素子10は、上記リセット信号と
して認識されるためのパルス幅を確保するコンデンサ2
0と、出力端子30を備えている。リセット素子10で
作られたパルスはコンデンサ20によって上記パルス幅
を満たすパルスに変換され、リセット信号として出力端
子30から出力される。次に、リセット要因を検出して
リセット信号が出力される様子を図3(a)のタイムチ
ャートに基づいて説明する。
【0006】図3(a)は、図5に示した従来のリセッ
ト装置の動作を示すタイムチャートである。上記リセッ
ト信号として認識されるパルス幅は、図中では時間T2
以上であるとする。時刻t1、t4、t7で上記リセッ
ト要因が発生し、時刻t2、t5、t8でリセット要因
が解除されている。このリセット要因によってリセット
素子はパルスを作り出す。このパルスはリセット要因の
発生時に反転し、図中ではLレベルからHレベルとな
り、リセット要因が解除されると再び反転する。図中で
はHレベルからLレベルとなる(図3(a)参照)。
このようにリセット要因の発生及び解除のタイミングで
パルスを反転した場合、図中の時間T1、T6、T4が
パルス幅になり、上記リセット信号として認識されるパ
ルス幅(時間T2)を確保できない。
【0007】そのため、従来は、上記コンデンサ20を
利用してこの必要なパルス幅(時間T2)を確保してい
た。図3(a)のにコンデンサ20の充電及び放電の
タイムチャートを示している。コンデンサ20はリセッ
ト要因解除の信号が入力されると(図中の時刻t2)、
充電を開始する。そしてコンデンサが電圧V1まで充電
された時(図中の時刻t3)、図3(a)のに示すよ
うにリセット装置の出力を反転し、Lレベルに戻す。そ
して同時(図中の時刻t3)に、放電を始め時刻t11
に放電を終了する。なお、コンデンサの放電時間(時間
T3)は充電時間(時間T2)に比べて短くなるように
リセット素子に内蔵されている、例えばトランジスタ等
のスイッチング素子で行っている。このように、リセッ
ト要因の発生で反転されてHレベルとなったパルスは、
リセット要因の解除が起こった時刻t2から、コンデン
サの充電時間である時間T2だけ遅れて時刻t3に再び
反転され、Lレベルに戻る(図3中の参照)。このよ
うにコンデンサ20を利用することによってパルスの幅
は上記リセット素子だけの場合に比べて、コンデンサの
充電時間T2だけ広くなり、時間T1+T2となる。そ
の結果、上記リセット信号として認識されるパルス幅
(時間T2)を確保することができる。
【0008】
【発明が解決しようとする課題】ところが、リセット要
因の発生及び解除が短い間隔で起こると、上記コンデン
サ20の放電が完全に終了していないことがある。完全
に放電していないコンデンサを再び充電した場合には充
電時間が短くなるため、上記リセット信号として認識さ
れるパルス幅(時間T2)を確保できないことがある。
次にこの問題点を図3(a)のタイムチャートに基づい
て説明する。
【0009】例えば、図3中の時刻t5でリセット要因
が解除されている(図3(a)の参照)。この時点か
ら図3のに示すコンデンサ20は充電を開始し、時刻
t6で電圧V1まで充電される。それと同時にコンデン
サ20は次の動作に向けて放電を開始する。ところが、
その直後時刻t7でリセット要因の発生、続いて時刻t
8でリセット要因の解除が起こっている。このとき、コ
ンデンサ20は放電の完全に終わっていない時刻t8か
ら充電されることになる。図3(a)のでは、電圧V
2の時点から充電を開始している。その結果、電圧V1
までの充電時間は時間T5となる。このためにパルス幅
は時間T4+T5となってしまう。すなわち、完全に放
電した状態から充電を行った場合、パルス幅は時間T2
だけ広くなるため、上記リセット信号として認識できる
パルス幅(時間T2)を確保できる。しかし、上記のよ
うに完全に放電する前(時刻t8)に充電を始めるとパ
ルス幅は充電時間T5だけしか広くならない。その結
果、上記必要なパルス幅(T2)を確保することができ
なくなる。
【0010】本発明はこのような問題を解決するために
なされたものであり、短い間隔で起きるリセット要因に
対し、リセット信号として認識されるパルス幅を満たし
たリセット信号を出力できるリセット装置を提供するこ
とを目的とする。
【0011】
【課題を解決するための手段及び発明の効果】本発明の
リセット装置は、リセット要因の発生及び解除を検出す
るリセット要因検出手段を備え、前記リセット要因検出
手段によって検出されたリセット要因の発生及び解除に
基き、リセット信号としてパルスを出力するリセット装
置において、前記リセット要因検出手段によってリセッ
ト要因の解除が検出された時点からリセット信号として
認識されるパルス幅を得るための計時手段と、前記計時
手段が計時中に前記リセット要因検出手段によってリセ
ット要因の発生を検出した時、リセット信号としてのパ
ルスを反転し、前記計時手段が前記パルス幅を計時した
時にリセット信号であるパルスを再び反転させるリセッ
トパルス反転手段とを備えたことを特徴としている。
【0012】本発明のリセット装置によれば、例えば電
源電圧の変動や外部からの要求等のリセット要因を検出
するリセット要因検出手段によってリセット要因の発生
が検出されると、上記リセットパルス反転手段によっ
て、リセット信号としてのパルスが反転される。そし
て、リセット要因の解除が検出されるとリセット信号と
して認識されるパルス幅を計時手段が計時する。上記リ
セットパルス反転手段は、上記計時手段によって上記計
時が終了した時点でリセット信号としてのパルスを再び
反転させる。
【0013】ここで、本発明のリセット装置の上記作用
を図3のタイムチャートに基づいて具体的に説明する。
図3(b)に示すタイムチャートは本発明に対応した例
であり、図3(b)のは上記計時手段としてのカウン
タの内部の動作、また、は本発明のリセット装置の出
力を示している。なお、に示すカウンタは0からNま
でを時間T2でカウントするものである。
【0014】まず、図3のに示すリセット要因の発生
及び解除の信号を上記リセット要因検出手段が検出す
る。リセット要因検出手段によって図3中の時刻t1で
リセット要因の発生が検出されると、上記リセットパル
ス反転手段によってリセット信号としてのパルスが反転
され、LレベルからHレベルとなる(図3(b)の参
照)。
【0015】次にリセット要因検出手段によってリセッ
ト要因の解除が検出されると、上記計時手段としてのカ
ウンタがリセット信号と認識されるパルス幅(時間T
2)を計時する(図3(b)の参照)。カウンタは、
0から一定値Nまでを時刻t2からカウントする。上記
リセットパルス反転手段は、上記計時手段としてのカウ
ンタがNまでカウントされた時点(時刻t3)で図3
(b)中のに示すようにリセット信号としてのパルス
の反転を行う。このときパルスがHレベルからLレベル
へ反転されている。これによって、リセット信号のパル
ス幅は図の時刻t1からt3までの時間T1+T2とな
り、上記リセット信号として認識されるパルス幅(時間
T2)を確保できる。
【0016】ここで、上述した従来のリセット装置に起
こる問題点も本発明のリセット装置によって解消される
ことを図3のタイムチャートに基づいて説明する。上述
したように、従来のリセット装置では、図3中の時刻
t6でリセット信号のパルスが反転したあとすぐに、時
刻t7でリセット要因の発生が検出され、続いて時刻t
8でリセット要因が解除された場合に時間T5でコンデ
ンサ20の充電が終了してしまう(図3中の参照)。
その結果、コンデンサ20の充電時間で確保されるはず
のパルス幅(時間T2)、すなわち、リセット信号とし
て認識されるパルス幅が確保できなくなっていた。
【0017】それに対して、本発明のリセット装置は、
図3中の時刻t6でに示すように上記計時手段として
のカウンタはNとなり、リセット信号として認識される
パルス幅(時間T2)の計時を終了する。このとき、上
記カウンタの計時の終了に伴い図3(b)中のに示す
ように上記リセットパルス反転手段によってリセット信
号としてのパルスが反転される(図中ではH→L)。同
時に上記計時手段としてのカウンタは瞬時に初期化され
て0となる。その後すぐ時刻t7でリセット要因の発生
がリセット要因検出手段によって検出され、続けて時刻
t8にリセット要因の解除がリセット要因検出手段によ
って検出される。上記リセットパルス反転手段によっ
て、時刻t7で図3中のに示すようにリセット信号と
してのパルスが反転される(図中ではL→H)。そし
て、時刻t8では、上記計時手段としてのカウンタがカ
ウントを始めるが上述のように時刻t6でカウンタは初
期化されているために、再び0からNまでカウントする
(図3(b)中の参照)。
【0018】すなわち、リセット信号として認識される
パルス幅(時間T2)を計時することになる。その結
果、Nまでカウントされた時刻t10でリセット信号と
してのパルスは、上記パルス反転手段によって図3
(b)中のに示すように反転される(図中ではH→
L)。そのために、パルス幅は時間T4+T2となり、
上記リセット信号として認識されるためのパルス幅(時
間T2)を確保できる。
【0019】これによって、短い間隔でリセット要因の
発生及び解除が起こった場合であっても、リセット信号
として認識されるパルス幅を確保することができ、確実
に動作するリセット信号を生成することができる。な
お、本発明のリセット装置を実現する場合、請求項2に
示すように計時手段としてカウンタを用い、リセットパ
ルス反転手段としてフリップフロップを用いて構成する
ことが考えられる。
【0020】この場合は、上記リセット要因検出手段に
よってリセット要因の発生が検出されるとフリップフロ
ップがリセット信号としてのパルスを反転させる。次
に、リセット要因の解除が検出されるとカウンタが上記
リセット信号として認識されるパルス幅を所定回数のカ
ウントを行うことで計時する。そのカウントの終了のタ
イミングでフリップフロップがリセット信号としてのパ
ルスを反転させる。
【0021】これによって、従来のリセット素子には何
等改良を加える必要がなくなる。つまり、従来のリセッ
ト素子をそのまま活用することができる。
【0022】
【発明の実施の形態】以下、本発明を具体化した一実施
形態を図面を参照して説明する。図1は、本実施形態の
リセット装置9の概略構成を示すブロック図である。本
リセット装置9は、電源電圧の変動からリセット要因の
発生及び解除を検出する「リセット要因検出手段」とし
てのリセット素子1と、リセット素子1の出力によって
動作する「計時手段」としてのカウンタ3と、リセット
素子1の出力及びカウンタ3からの出力によってリセッ
ト信号となるパルスの反転を行う「リセットパルス反転
手段」としてのフリップフロップ5とを備えている。
【0023】リセット素子1の出力は、カウンタ3及び
フリップフロップ5に接続されている。また、カウンタ
3の出力はフリップフロップ5に接続されている。そし
て、フリップフロップ5の出力はリセット信号であり、
本実施形態では一例としてCPU7のリセット端子に接
続されている。
【0024】次に、図2のタイムチャートに基づいてリ
セット素子1、カウンタ3及びフリップフロップ5の上
記接続による動作を順次説明する。リセット素子1は、
電源電圧の変動からリセット要因の発生及び解除を検出
する。リセット素子1は、リセット要因の発生を検出す
ると、出力するパルスをLレベルからHレベルへ反転す
る。図2中のでは、時刻t1でリセット素子1がリセ
ット要因の発生を検出し、リセット素子1は出力するパ
ルスをLレベルからHレベルへ反転している。一方、リ
セット素子1は、リセット要因の解除を検出すると、出
力するパルスをHレベルからLレベルへ反転する。図2
中のでは、時刻t2でリセット素子1がリセット要因
の解除を検出し、リセット素子1は出力するパルスをH
レベルからLレベルに反転している。
【0025】カウンタ3は、リセット素子1から入力さ
れるパルスがHレベルからLレベルに反転した時点でカ
ウントを始める。図2中では、時刻t2でリセット素子
1から入力されるパルスがHレベルからLレベルに反転
しているため、時刻t2からカウントが行われている
(図2中の参照)。
【0026】そして、ある一定値までカウントを行う。
本実施形態のカウンタ3では一定値「5」までカウント
する。上記一定値までのカウントで上述のようなリセッ
ト信号として認識されるパルス幅を確保する。つまり、
本実施形態では、一定値「5」のカウントで上記パルス
幅(図2中の時間T2)を確保している。一定値「5」
までカウントすると0に初期化され、同時にカウンタ3
はフリップフロップ5へパルスを出力する。図2中の
では、カウンタ3の出力は時刻t3で0に初期化され、
同時にフリップフロップ5への出力パルスをLレベルか
らHレベルへ反転している。
【0027】フリップフロップ5はリセット信号として
のパルスを出力するが、リセット素子1からの入力され
るパルスがLレベルからHレベルへ反転すると、リセッ
ト信号としてのパルスをLレベルからHレベルへ反転
し、カウンタ3から入力されるパルスがLレベルからH
レベルへ反転すると、リセット信号としてのパルスをH
レベルからLレベルへ反転する。図2中のでは、フリ
ップフロップ5は、時刻t1でリセット素子1から入力
されるパルスがLレベルからHレベルに反転するため、
リセット信号としてのパルスをLレベルからHレベルに
反転させ、時刻t3でカウンタ3から入力されるパルス
がLレベルからHレベルに反転するため、リセット信号
としてのパルスをHレベルからLレベルへ再び反転させ
る。
【0028】このようにリセット要因の発生及び解除の
タイミングでリセット素子1はパルスを生成している。
そのときのパルス幅は図2中の時間T1であって、リセ
ット信号として認識されるパルス幅(時間T2)を満た
していない。カウンタ3を用いることで、上記リセット
信号として認識されるパルス幅である時間T2をカウン
トし、カウンタ3の出力によってフリップフロップ5が
リセット信号としてのパルスを反転させる。これによっ
て、フリップフロップ5からの出力されるパルス幅は時
間T1+T2となり、上記リセット信号として認識され
るパルス幅(時間T2)を満たすことができる。
【0029】ここで、上述した従来のリセット装置に起
こる問題点も本実施形態のリセット装置9によって解消
されることを図3のタイムチャートに基づいて説明す
る。従来のリセット装置では、上述したようにリセット
信号として認識されるパルス幅を確保するためにコンデ
ンサ20(図5参照)を利用していた。
【0030】しかし、図3(a)に示すように、従来の
リセット装置では、図中時刻t6でコンデンサ20が電
圧V1まで充電されてリセット信号のパルスが反転した
直後、時刻t7でリセット要因の発生が検出され、続い
て時刻t8でリセット要因が解除された場合、すなわ
ち、上記コンデンサ20の放電が完了していないうちに
次のリセット要因の発生及び解除が検出された場合は、
コンデンサ20の充電時間が短かくなり、上述したリセ
ット信号として認識されるパルス幅が確保できなくな
る。図3(a)中のでは、コンデンサ20が電圧V2
まで放電された状態(時刻t8)で、リセット要因の解
除が検出されると、コンデンサ20は時刻t9に電圧V
1まで充電されてしまい、その充電時間は時間T5とな
ってしまう。その結果、コンデンサ20の充電時間で確
保されるはずのパルス幅(時間T2)、すなわち、リセ
ット信号として認識されるパルス幅が確保できなくなっ
ていた。
【0031】それに対して、本実施形態のリセット装置
9は、図3中の時刻t6でカウンタ3は一定値「5」ま
でカウントを終了する(図3(b)中の参照)。すな
わち、リセット信号として認識されるパルス幅(時間T
2)の計時を終了する。このとき、上記カウンタ3の出
力パルスがLレベルからHレベルに反転するため、フリ
ップフロップ5によってリセット信号としてのパルスが
HレベルからLレベルへ反転される(図3(b)中の
参照)。同時にカウンタ3は瞬時に0に初期化される。
その直後に時刻t7でリセット要因の発生がリセット素
子1によって検出され、さらに、時刻t8にリセット要
因の解除がリセット素子1よって検出されている。この
とき、フリップフロップ5によって時刻t7でリセット
信号としてのパルスがLレベルからHレベルへ反転され
ている(図3(b)中の参照)。そして、時刻t8で
は、カウンタ3がカウントを始めるが上述のように時刻
t6でカウンタ3は初期化され0となっているために、
再び0から一定値「5」までカウントする(図3(b)
中の参照)。すなわち、リセット信号として認識され
るパルス幅(時間T2)をカウントすることになる。そ
の結果、時刻t10で一定値「5」までカウントされ、
リセット信号としてのパルスはフリップフロップ5によ
ってHレベルからLレベルへ反転される(図3(b)中
の参照)。そのために、パルス幅は時間T4+T2と
なり、上記リセット信号として認識されるためのパルス
幅(時間T2)を確保できる。
【0032】これによって、短い間隔でリセット要因の
発生及び解除が起こった場合であっても、リセット信号
として認識されるパルス幅(時間T2)を確保すること
ができ、図1に示したCPU7を確実に動作させるリセ
ット信号を生成することができる。
【0033】さらに、本実施形態では、リセット素子1
にカウンタ3とフリップフロップ5を付加した構成で実
現している。つまり、従来から利用されていたリセット
素子1をそのまま利用できる構成となっている。以上、
本発明はこのような実施形態に何等限定されるものでは
なく、本発明の主旨を逸脱しない範囲において種々なる
形態で実施し得る。
【0034】例えば、上記実施形態は、カウンタ3とフ
リップフロップ5によって構成されていたが、1つの部
品としてのカウンタに上記フリップフロップ5に示した
機能を備えるものもある。つまり、フリップフロップ5
を使用せず、このようなカウンタと上記リセット素子1
を用いて構成する別実施形態のリセット装置も考えられ
る。この場合のカウンタは、「計時手段」に相当すると
共に、「リセットパルス反転手段」に相当する。
【0035】また、上記実施形態のリセット装置9はC
PU7のリセット端子に接続されていたが、IC、LS
I等の電子部品のリセット端子、CPUボード、インタ
ーフェースボード等のボードや基板類のリセットピンに
接続することも考えられる。
【図面の簡単な説明】
【図1】本実施形態のリセット装置の概略構成を示すブ
ロック図である。
【図2】本実施形態のリセット装置の動作を示すタイム
チャートである。
【図3】(a)は従来のリセット装置の動作を示すタイ
ムチャート、(b)は本実施形態のリセット装置の動作
を示すタイムチャートである。
【図4】(a)はリセット信号として認識されるパルス
を示す説明図、(b)はリセット信号として認識されな
いパルスを示す説明図である。
【図5】従来のリセット装置の電気的構成を示すブロッ
ク図である。
【符号の説明】
9…リセット装置 1…リセット素
子 3…カウンタ 5…フリップフ
ロップ 7…CPU 10…リセット素
子 20…コンデンサ 30…出力端子

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 リセット要因の発生及び解除を検出する
    リセット要因検出手段を備え、該リセット要因検出手段
    によって検出されたリセット要因の発生及び解除に基
    き、リセット信号としてパルスを出力するリセット装置
    において、 前記リセット要因検出手段によってリセット要因の解除
    が検出された時点からリセット信号として認識されるパ
    ルス幅を得るための計時手段と、 該計時手段の計時中に前記リセット要因検出手段によっ
    てリセット要因の発生を検出した時、リセット信号とし
    てのパルスを反転し、前記計時手段が前記パルス幅を計
    時した時、リセット信号であるパルスを再び反転させる
    リセットパルス反転手段とを備えたことを特徴とするリ
    セット装置。
  2. 【請求項2】 前記計時手段としてカウンタを用い、前
    記リセットパルス反転手段としてフリップフロップを用
    いて構成したことを特徴とする請求項1に記載のリセッ
    ト装置。
JP8084144A 1996-04-05 1996-04-05 リセット装置 Pending JPH09274523A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8084144A JPH09274523A (ja) 1996-04-05 1996-04-05 リセット装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8084144A JPH09274523A (ja) 1996-04-05 1996-04-05 リセット装置

Publications (1)

Publication Number Publication Date
JPH09274523A true JPH09274523A (ja) 1997-10-21

Family

ID=13822312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8084144A Pending JPH09274523A (ja) 1996-04-05 1996-04-05 リセット装置

Country Status (1)

Country Link
JP (1) JPH09274523A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3331123A1 (en) * 2016-12-05 2018-06-06 Cal-Comp Big Data, Inc. Electronic apparatus and power supply circuit thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3331123A1 (en) * 2016-12-05 2018-06-06 Cal-Comp Big Data, Inc. Electronic apparatus and power supply circuit thereof
KR20180064264A (ko) * 2016-12-05 2018-06-14 칼-콤프 빅 데이터, 인크. 전자 장치 및 그 전력 공급 회로
US10348113B2 (en) 2016-12-05 2019-07-09 Cal-Comp Big Data, Inc. Power supply circuit with reset function and electronic apparatus having the same

Similar Documents

Publication Publication Date Title
US7563023B2 (en) Digital temperature detecting system and method
US6008672A (en) Input signal reading circuit having a small delay and a high fidelity
US5063355A (en) Timer circuit
JPH09274523A (ja) リセット装置
KR960016809B1 (ko) 트리거 마스킹 기능을 갖는 트리거 신호 발생 회로
US4335596A (en) Device for measuring the operation of a timepiece movement
JP4122128B2 (ja) エッジ検出回路
US4728816A (en) Error and calibration pulse generator
JPH06232699A (ja) パルス発生装置
JP2556038B2 (ja) 混成集積回路
JPH0348468B2 (ja)
JPH0588785A (ja) リセツト回路
JP2599759B2 (ja) フリップフロップテスト方式
JP2544224Y2 (ja) マイクロコンピュータの時定数設定回路
JP3011047B2 (ja) 位相比較回路
KR100206906B1 (ko) 타이머/카운터 회로
JP2985582B2 (ja) クロック回路
JPH06207971A (ja) 半導体装置内蔵試験信号発生回路
JPS6233394Y2 (ja)
KR890004865Y1 (ko) 카운터를 이용한 지연단축형 분주회로
JP2518022Y2 (ja) 最大パルス幅測定回路
JPH0713655A (ja) 半導体集積回路
JP2003067076A (ja) 半導体集積回路
JPS62294321A (ja) パルス幅識別回路
JPS62294323A (ja) パルス幅識別回路