JPS62294321A - パルス幅識別回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 （イ）産業上の利用分野 本発明はパルス信号のパルス幅を識別するためのパルス
幅識別回路に関する。

（ロ）従来の技術 二種類以上のパルス信号が伝達きれる回線に接続し、所
望のパルス幅を有するパルス信号の識別を行ない、該所
望のパルス幅を有するパルス信号にて所望の回路の制御
をさせるパルス幅識別回路は例えば、特公昭５５−４９
４７３号公報に記載されているように電話機のダイヤル
インパルス信号と、呼出信号とを識別し呼出信号のみに
より所望の装置及び回路を起動させる場合に用いている
。このような動作をするパルス幅識別回路は−般には、
複雑なゲート回路で組まれている。さらに、最近では、
ＩＣの発達によりフリップフロップ回路で構成されたＩ
Ｃを用いたパルス幅識別用のＩＣも登場して来た。

（ハ）発明が解決しようとする問題点 ところで上記のようなパルス幅識別回路では一般に一定
時間以上のパルス幅の識別を行ない、所望のパルス幅の
パルスを識別することにより、設定された識別信号を出
力するようにしているが、前記識別信号にパルス幅識別
回路を構成するための複雑化したゲート回路の接続点等
より発生するノイズ等が重畳して前記パルス幅識別回路
の識別動作により制御される所望の回路に入力した時に
は所望の回路は、入力された識別信号に重畳したノイズ
を信号の立ち下がり等の現象と認知し１つの識別信号し
か入力されていないのに２つ、３つの識別信号が入力さ
れているように受けて誤動作を起こすことがある。その
ため最近では数個のＩＣを用いてパルス幅識別回路の構
成を簡素化しているためノイズの発生は軽減されるが価
格的に高価になってしまうという別の問題が生じる。本
発明は、斯かる問題を解決するために簡単なゲート回路
でノイズ等の発生を軽減させると共にパルス幅識別を確
実に行ない、安価で構成されるパルス幅識別回路を提供
する。

（二〉問題点を解決するための手段 本発明のパルス幅識別回路は、大力パルス信号により制
御される第１トランジスターと、該第１トランジスター
のオン、オフ動作に対応して充放電を行なう第１コンデ
ンサー及び前記トランジスターのコレクタ、エミッタニ
に対し並列に接続した第１抵抗とより構成詐れた第１遅
延回路と、該第１遅延回路の出力を反転させて出力する
第１論理回路と、該第１論理回路の出力と、入力パルス
信号とを検知し前記第１コンデンサーの一端に出力する
第２論理回路と、前記大力パルス信号の反転信号と、前
記第１論理回路の出力とを検知し第１識別パルス信号を
出力する第３論理回路と、該第３論理回路の出力により
制御される第２トランジスターと、該第２トランジスタ
ーのオン、オフ動作に対応して、充放電を行なう第２コ
ンデンサー及び該第２コンデンサーの一端と電源電圧Ｖ
０、との間に接続された第２抵抗とより構成された第２
遅延回路と、該第２遅延回路の出力を反転させて出力す
る第４論理回路とより構成されている。

（＊）作用 本発明は第１トランジスターの入力信号に対応したオン
、オフ動作により、第１遅延回路の第１コンデンサーの
充放電をさせ、該第１遅延回路の出力を第１論理回路を
介して第３論理回路より出し第２トランジスターを動作
させ、該第２トランジスターの動作により第２遅延回路
の第２コンデンサーは充放電し、該第２コンデンサーの
放電より出力される出力信号を第４論理回路にて反転さ
せて、出力させることにより所望のパルス幅を有す、る
パルスを識別し一定期間、識別信号の出力保持が行なわ
れるようにしたものである。

（へ）実施例 本発明のパルス幅識別回路の一実施例を第１図、第２図
、第３図を用いて説明する。（１）は入力信号によりオ
ン、オフ動作を行なう第１トランジスターで、該第１ト
ランジスター（１）のベースは入力端子Ｓ、に接続し、
又、エミッターは電・源電圧ＶＣＣの供給路に接続しで
ある。（２）は前記第１トランジスター（１）が不導通
になると同時に充電動作を行なう第１遅延回路で第１コ
ンデンサー（３）と第１抵抗（４）とより構成され、本
実施例では該第１コンデンサー（３）が一定電圧を有す
るまでの充電時間Ｔ、より入力信号のパルス幅が長いか
、短いかを識別するようにしている。（５）は前記第１
コンデンサー（３）に充電された電圧を瞬時に放電させ
るためのダイオード、（６）はＮＯＲ回路を構成した第
１論理回路で前記第１トランジスター（１）のコレクタ
と第１コンデンサー（３）の接続点Ｃに一方の入力端子
を接続し、他方の入力端子は接地しである。（７）は前
記第１論理回路（６）の出力が入力されるＮＯＲ回路を
構成した第２論理回路で、一方の入力端子には入力信号
が直接加わり、他方の入力端子には前記第１論理回路（
６）の出力が加わっている。（８）は入力端子ＳＩに加
λ−られた入力信号を反転させて出力さ仕る第１インバ
ーターである。（９）はＮＯＲ回路を構成し、前記第１
インバーターの出力と第１論理回路（６〉の出力とを検
知して識別信号としての信号を出力する第３論理回路、
（１０）は第３論理回路（９）の出力によりオン、オフ
動作を行なう第２１−ランシスター、（１１）は第２抵
抗（１２）と第２コンデンサー（１３）とにより構成さ
れた第２遅延回路で前記第２トランジスター（１０）の
オン、オフ動作により、第２コンデンザー（１３）は第
３抵抗（１２）を介しての電源電圧ＶＣＣの充電を行な
うと共に、第２トランジスター（１０）を介しての放電
を行なう。（１４〉は前記第２遅延回路（１１〉の出力
を反転させて出力する第２インバーターである。

以下、Ｌ記のような構成のパルス幅識別回路の動作につ
いて詳細に説明する。

まず、上記のパルス幅識別回路にＩ′Ｌ」電位の信号が
入力した場合、ｒ　Ｌ　、電位の信号が入力端子Ｓ、に
加わると同時に第１トランジスターけ）のベースがｒＬ
Ｊｔ位になるため、該第１トランジスター（１）は導通
状態になり、点Ｃの電位は電源電圧ＶＣＣと同電位にな
りｒＨ，電位示す。その時、第１論理回路（６）は、点
Ｃのｒ　Ｈ、電位と、接地のｒ　Ｌ　、電位をＮＯＲ条
件により処理し点りにｒＬＪｔ位の出力を出す。一方、
第２論理回路（７）は、ｒ　Ｌ　、電位の入力信号と、
点りの「Ｌ」電位を入力１．、ＮＯＲ条件により処理し
点Ｂにｒ　Ｈ、電位の出力を出す。それにより、点Ｃと
点Ｂとの間に設けられた第１コンデンザー（３）により
瞬時に点Ｃと点Ｂの電位差はなくなる。よってｒ　Ｌ　
、電位の信号が入力すると、点ＣはｒＨ，電位を保持し
、点りは、「Ｌ」電位を保持し第３論理回路（９）は点
りの「Ｌ」電位とｒ　Ｌ　、電位の入力信号を反転させ
る第１インバーター（８）を介し−〔入力されるｒＨ，
電位の信号とをＮＯＲ条件により処理して点Ｆにｒ　Ｌ
　、電位を出力する。それにより、点Ｆにベースを接続
した第２トランジスター（１０）は、オフ状態となり点
Ｇには第２抵抗（１２）を介し第２コンデンザー（１３
）に充電される電圧が現われ、一定時間Ｔ、を経過する
までは「Ｌヨ電位を現わし、一定時間Ｔ、が経過すると
「Ｈ」電位を現わす。よって一定時間Ｔ、を経過するま
でに点Ｇに現われたｒ　Ｌ　」電位は第２インバーター
（１４）を介し点Ｈに「Ｈ」電位を出力し又、一定時間
Ｔ、が経過して点Ｇが「ＨＪ電位になると第２インバー
ター（１４）を介してｒ　Ｌ　、電位を点Ｈに出力する
。

次にｒＨ，電位の信号が入力した場合、ｒ　Ｈ。

電位の信号が入力端子Ｓ、に加わると同時に第１トラン
ジスター（１）のベースがｒ　Ｈ、電位になるため、該
第１トランジスター（１）は不導通状態になり、点Ｃに
は電源電圧Ｖ。Ｃが加わらなくなり「Ｌ」電位を示す。

その時、点ＣのｒＬＪ電位により第１論理回路（６）は
点りに「ＨＪ電位の出力を出す。一方、第２論理回路（
７）は入力端子の一方にｒ　Ｈ、電位の入力信号を受け
ているため、ＮＯＲ条件により処理し点Ｂに１ＬＪ電位
の出力を出す。それにより点Ｃと点Ｂは共にｒ　Ｌ　、
電位となるため、第１コンデンザー（３〉は第１抵抗（
４〉を介し−で充電し始める。その時の点Ｃは「Ｌヨ電
位にあるため、第１論理回路（６）の出力はｒＨ，電位
のままである。よって第３論理回路（９）は、点りのｒ
Ｈ，電位とｒＨ」電位の入力信号を反転させる第１イン
バーター（８）を介して入力されるｒ　Ｌ　、電位の信
号とをＮＯＲ条件により処理して点Ｆにｒ　Ｌ　、電位
の信号を出力する。また前記’　ＨＪ　を位の入力信号
が一定時間（第１）Ｊンデンリーー（３）の充電電圧に
より点ＣがｒＨ，電位になるまでの第１コンデンサー（
３〉の充電時間ＴＩ）以上入力しつづけると、前記第１
コンデンザー（３）による充電電圧はＶｃｃ／２以上と
なりリニア的に点Ｃがｒ　Ｈ、の電位になる。それによ
り、第１論理回路（６）の出力はｒ　Ｌ　、電位となり
、第３論理回路（９〉よりの出力はｒ　Ｈ、電位となり
点ＦにｒＨ，の電位を現わせる。よって、点Ｆベースヲ
接続した第２トランジスター＜１０）は、導通状態とな
り、瞬時に前記第２トランジスター（１０）のオフ状態
に第２遅延回路（１１）の第２′Ｘ１ンデンサー（１３
）に充′ＷＬされていた電荷の放電を行なうと共に点Ｇ
には第２トランジスター（１０）により接地されるため
、「Ｌ」電位を現わす。よって点Ｇの「Ｌ、電位は第２
インバーター（１４）を介して反転しｒＨ。

電位として点Ｈに現われる。

上記のような動作をする本発明のパルス幅識別回路の入
力端子Ｓ１に第２図Ａに示すようなｔｏ（ｔｏ＜’ｒｔ
）のパルス幅を有する信号を入力すると、まず入力端子
Ｓ、を介して、第２論理回路（７）に入力される。該第
２論理回路（７）では、第２図Ｂのように第２図Ａを反
転させた信号を出力する。その時、入力信号は、第１ト
ランジスター（１）にも入力し、該第１トランジスター
（１）をオン、オフ動作させて、第１遅延回路（２）の
制御を行なう。それにより、第１遅延回路（２）は第１
トランジスター（１）の不導通時間、いわゆる入力信号
がｒ　Ｈ、レベルになっているｔ６期間充電し又、導通
になると同時に放電する。この動作と前記第２論理回路
（７）の出力により点Ｃに第２図Ｃのような信号が現わ
れて第１論理回路（６）に入力する。該第１論理回路（
６）では、第２図Ｃの信号と「Ｌ」電位（接地）とをＮ
ＯＲ条件において処理し、第３論理回路（９）の一方の
入力端子に対して第２図りのような信号を出力する。該
第３論理回路（９）では、前記第１論理回路（６）の出
方を一方の入力端子に入力し、又、前記入力信号を第１
インバーター（８）を用いて反転させた第２図Ｅのよう
な信号を他方の入力端子に入力してＮＯＲ条件において
処理し、第２図Ｆのように、入力信号のパルス幅がＴ、
以下であることを現わしたｒ　Ｌ　。

電位のみの信号が点Ｆに出力される。よって第２トラン
ジスター（１０）は不導−状態を保持し続けるため、第
２遅延回路（１１）の第２コンデンサー（１３）は第２
抵抗（１２）を介し、Ｔ１期間以上の間充電され飽和状
態になり、常に、第２図Ｇのように点Ｇにｒ　Ｈ、電位
を現わす。よって点Ｇが常にｒＨ。

電位に保持されるため第２インバーター（１４）を介し
て出力される信号は、常に「Ｌ」電位で、識別信号は現
われない。よって、本発明のパルス幅識別回路は設定し
てないパルス幅以下の時には識別信号を出さない。

次に第３図Ａに示すようにｔ　＊（ｔ　ｔ＞Ｔｓ）のパ
ルス幅を有する入力信号を本発明のパルス幅識別回路の
入力端子Ｓ、に入力すると、前記入力信号は、入力端子
Ｓ１を介して第２論理回路（７）に入力される。該第２
論理回路（７）では第３図Ｂのように第３図Ａを反転さ
せた信号を出力する。その時、入力信号は、第１トラン
ジスター（１）にも入力し、該第１トランジスター（１
）をオン、オフ動作させて第１遅延回路（２）の制御を
行なう。まず第１トランジスター（１）はｒ　Ｈ、電位
の入力信号が入力すると瞬時に不導通になり点Ｃは「Ｌ
」電位を示す。その結果第１抵抗（４）によって第１コ
ンデンサー（３）は充電が開始される。この時の充電は
入力信号のパルス幅１＋の時間だけ行なう。

そのため第１コンデンサー（３）は十分な充電がなされ
、点Ｃの電位をｒＨ，にする。そして入力信号がｒ　Ｈ
、より「Ｌ」電位の信号に変わると、瞬時に第１トラン
ジスター（１）は導通して、前記第１コンデンサー（３
）が第１抵抗（４）を介して充電していた電荷をダイオ
ード（５）を介して放電させるが点Ｃには第２論理回路
（７）の出方によりｒ　Ｈ。

電位の信号が現われる（第３図Ｃ）。よって点Ｃに現わ
れる信号は第１論理回路（６）に入力される。該第１論
理回路（６）では、前記第１トランジスター（１）の導
通時には、点Ｃのｒ　Ｈ、電位によって、「Ｌ」電位の
信号を出力し、又、不導通時に充電が進み、点Ｃの「Ｌ
」電位がｒ　Ｈ、電位に変わった時（Ｔ８期間以上）に
はｒ　Ｌ　、電位の信号を出力するがそれ以外（ＴＩ以
下の期間）にはｒ　Ｈ、電位の信号を出力する（第３図
Ｄ）。そして点りの出力は、第３論理回路（９）に前記
入力信号を反転させた第１インバーター（８）の出力（
第３図Ｅ）と共に入力し、ＮＯＲ条件において処理され
、第２図Ｆのように（ｔｓＴｒ）期間パルスを出力し入
力信号のパルス幅がＴ１以上であることを現わした第１
識別信号を点Ｆに出力する。それにより第３論理回路（
９）の出力は第２トランジスター（１０）にオン、オフ
動作をさせて、第２遅延回路（１１）の制御を行なう。

該第２遅延回路（１１）は、第２トランジスター（１０
）の導通により第２コンデンザー（１３）の放電を行な
うので点Ｇはｒ　Ｌ　、電位となり又、非導通になると
第２コンデンサー（１３）は第２抵抗（１２〉を介して
充電を行ない、Ｔ８期間以以上型動作をすると「Ｌ」電
位より「Ｈ」電位に点Ｇを変える（第３図Ｇ）。よって
点Ｇに現われた信号を第２インバーター（１４）を介し
て出力すると第３図のＨのような信号が点Ｆに出力され
る、該出力信号は第３図りのＴ１期間識別後の第１識別
信号（第３図Ｆ）の立ち上がりと同時に立ち上がり、Ｔ
２期間中その状態を保持し、該Ｔ８期間中に、別のＴ、
以−トのパルス幅を有する入力信号があった時は、その
信号の一定期間Ｔ、を識別した後より、又、Ｔ２２期間
中ＨＪ電位を保持する。よって本発明のパルス幅識別回
路は設定したパルス幅Ｔ＋以上の信号が入力して来た時
には、確実に識別信号を出すと共に該識別信号の出力保
持を少なくともＴ３期間行なえるようになっている。

（ト）発明の効果 本発明のパルス幅識別回路は構成素子数を少なくし６て
、簡素化したゲート回路により構成したため、各素子の
接続点等により発生するノイズ等を少なくできるように
なった。さらに本発明のパルス幅識別回路は、識別基準
のパルス幅を有する信号を識別して第１識別信号を出力
し、該第１識別信号の出力とほぼ同時に第２識別信号と
して一定時間一定レベルの信号が出力されるようにした
ため、識別信号にノイズ等が重畳していたとしても本発
明のパルス幅識別回路は、ノイズの影響を受けず確実な
パルス幅の識別動作が行なえると共に所望の回路の制御
ができるようになった。また、本発明のパルス幅識別回
路は簡素化したゲート回路を用いて構成されているため
、価格的にも安価なものが提供できるようになった。

【図面の簡単な説明】

第１図は、本発明の一実施例の回路構成図、第２図は、
パルス幅がｔ　ｏ（ｔ　ｏ＜　ＴＩ）のパルス信号を入
力した場合における第１図に示ず各部の波形を示す図、
第３図は、パルス幅がｔ＋（ｔ＋＞’ｒ＋）のパルス信
号が入力した場合における第１図に示す各部の波形を示
す図である。 主な図番の説明 （１）・・・第１トランジスター、　（１０〉・・・第
２トランジスター、　（１１）・・・第２遅延回路、　
（１２）・・・第２抵抗、（１３）・・・第２コンデン
サー、（１４）・・・第２インバーター。 出願人　三洋電機株式会社外１名 代理人　弁理士　西野卓嗣　外１名 ＝１６− 工 。−一−ワ タ　、 ゝ１ ■−Ｙ　汁１ １　　　　又−＼ ？ ｒＩＬＬ１

Claims (1)

【特許請求の範囲】
1. （１）所望の帯域幅のパルスを識別するためのパルス幅
   識別回路において、入力パルス信号により制御される第
   １トランジスターと、該第１トランジスターのオン、オ
   フ動作に対応して充放電を行なう第１コンデンサー及び
   前記第１トランジスターのコレクタ、エミッターに対し
   並列に接続した第１抵抗とより構成された第１遅延回路
   と、該第１遅延回路の出力を反転させて出力する第１論
   理回路と、該第１論理回路の出力と、入力パルス信号と
   を検知し前記第１コンデンサーの一端に対し出力する第
   ２論理回路と、前記入力パルス信号の反転信号と、前記
   第１論理回路の出力とを検知し第１識別パルス信号を出
   力する第３論理回路と、該第３論理回路の出力により制
   御される第２トランジスターと、該第２トランジスター
   のオン、オフ動作に対応して、充放電を行なう第２コン
   デンサー及び該第２コンデンサーの一端と電源電圧供給
   路間に接続された第２抵抗とより構成された第２遅延回
   路と、該第２遅延回路の出力を反転させて出力する第４
   論理回路とよりなり、前記第３論理回路より出力される
   第１識別パルス信号に対応し一定レベルの信号を一定時
   間出力保持させることを特徴とするパルス幅識別回路。