SU813738A1 - Устройство задержки - Google Patents

Description

(54) УСТРОЙСТВО ЗАДЕРЖКИ

1

Изобретение относитс  к автоматике и может быть использовано в системах автоматического управлени  технологическими процессами.

Известны устройства задержки, содержащие элементы задержки в виде RC-цепей и формирователи импульсов с определенным порогом срабатывани . Врем  задержки таких устройств нестабильно, оно зависит от момента по влени  входного импульса .

Началу отработки времени задержки предшествует полный зар д конденсатора, и следовательно, перерывы между входными импульсами не могут быть короче времени , необходимого дл  полного зар да (разр да ) 1.

Недостатком этого устройства  вл етс то , что если врем  задержки значительно уменьшаетс  т. е. перестает быть стабильным , то оно становитс  зависимым от уровн  напр жени , до которого успел зар дитьс  конденсатор. То же происходит и при кратковременном исчезновении входного сигнала (по вление помехи).

Известен также формирователь пр моугольных импульсов, содержаш,ий элемент

и-НЕ, вход которого подключен к шине запускающего сигнала, а выход подключен к первому входу триггера и входу инвертора , выход которого подключен к второму входу триггера. Такой формирователь пр моугольных импульсов, при введении в него элемента задержки, включенной между выходом элемента И-НЕ и первым входом триггера, часто используетс  как устройство задержки на по вление выходного сигнала 2.

Однако если перерывы между входными импульсами короче времени необходимого дл  полного зар да конденсатора, то врем  задержки значительно сокращаетс . То же происходит и при кратковременном исчезновении запускающего импульса (по влении помехи), когда отработка времени задержки еще не закончилось, и по вление его вновь, когда конденсатор еще полностью не зар дилс .

Цель изобретени  - стабилизаци  времени задержки.

Поставленна  цель достигаетс  тем, что в устройство задержки, содержащее элемент И-НЕ, первый вход которого подключен к шине запускающего сигнала, а выход через 81 элемент задержки подключен к первому входу триггера, второй вход которого подключен к выходу инвертора, введены последовательно соединенные конденсатор и резистор, включенные между выходом элемента И-НЕ и общей шиной питани , а точка их соединени  подключена к входу инвертора, выход которого подключен к второму входу элемента И-НЕ. На чертеже представлена принципиальна  электрическа  схема устройства задержки с защелкой. Схема содержит элемент И-НЕ 1, первый вход которого подключен к шине запускающего сигнала, а выход через элемент 2 задержки, состо щий из диода 3, резисторов 4 и 5 и конденсатора 6, подключен к первому входу триггера 7 и через последовательно соединенные конденсатор 8 и резистор 9 к общей шине питани , точка же соединени  конденсатора 8 и резистора 9 подключена к входу инвертора 10, выход которого подключен к второму входу элемента И-НЕ 1 и к второму входу триггера 7. Устройство работает следующим образо.м. Если при включении задержки сигнал на первом входе элемента И-НЕ 1 соответствует нулю, то тогда с выхода элемента И-НЕ 1 через диод 3 и резистор 4 конденсатор 6 зар дитс  до величины выходного напр жени  элемента И-НЕ 1, соответствующего логической единице. Врем  зар ; ха конденсатора 6 мало, так как мала величина резистора 4, необходимого дл  защиты элемента И - НЕ 1 от перегрузки в начальный момент зар да конденсатора 6. При по влении на выходе элемента И-НЕ 1 сигнала логической единицы зар жаетс  и конденсатор 8, в начальный момент зар да конденсатора 8 напр жени  на его обкладках приблизительно равны, следовательно, в точке соединени  коденсатора 8 и резистора 9, т. е. на входе инвертора 10, сигнал в начальный момент соответствует логической единице, и на выходе инвертора 10 формируетс  кратковременный сигнал логического нул . Сигналом логического нул  с выхода инвертора 10 триггер 7 устанавливаетс  в нулевое состо ние. Когда на первый вход элемента И-НЕ 1 придет сигнал логической единицы, на ее выходе сформируетс  сигнал логического нул  и закроет диод 3. Конденсатор 6 начнет разр жатьс  через резистор 5, т. е. отрабатываетс  врем  задержки. Как только конденсатор 6 разр дитс  до напр жени  близкого к нулю, триггер 7 опрокинетс , и на его выходе сформируетс  сигнал логической единицы. Одновременно с по влением сигнала логического нул  на выходе элемента И-НЕ 1 происходит быстрый разр д конденсатора 8 через малое выходное сопротивление элемента И-НЕ 1, при этом на входе инвертора 10 сохран етс  сигнал логического нул , благодар  чему инвертор ГО остаетс  в устойчивом состо нии, а на его выходе логическа  единица, не оказывающа  воздействи  на состо ние триггера 7 и элемента И-НЕ 1. Если же во врем  отработки задержки времени (разр д конденсатора 6), особенно в конце ее, сигнал логической единицы на. входе эле.мента И-НЕ 1 исчезнет, то через диод 3 и резистор 4 конденсатор 6 вновь начнет зар жатьс . Зар жаетс  и конденсатор 8, на выходе инвертора 10 при этом сформируетс  сигнал логического нул , который поступает на второй вход элемента И-НЕ 1 и удерживает его в устойчивом состо нии независимо от сигнала на его первом входе. Конденсатор 6 продолжает зар жатьс  до полного напр жени . Триггер 7 при этом остаетс  в прежнем устойчивом состо нии, на его выходе сигнал логического нул . Врем ,в течение которого сигнал логического нул  удерживает элемент И-НЕ 1 в устойчивом состо нии, определ етс  посто нной времени цепи конденсатор 8 - резистор 9, оно равно времени, необходимо .му дл  полного зар да конденсатора 6 задержки 2. Таким образом, введение в предлагаемое устройство задержки последовательно соединенных конденсатора 8 и резистора 9, включенных между выходом элемента И- НЕ 1 и общей щиной питани , и подключени  точки их соединени  к входу инвертора , выход которого подключен к BTOpOiMy входу элемента И-НЕ 1, обеспечивает во всех режимах работы устройства полный зар д конденсатора 6 задержки 2, что обеспечивает стабильную выдержку времени. К тому же при сигналах по.мехи на входе задержки , длительность которых меньще информационного сигнала выходной импульс не формируетс . Предлагаемое устройство задержки с заделкой может примен тьс  в устройствах автоматики, где необходи.мо стабильное врем  задержки на по вление выходного сигпала и может быть использовано как селектор длительности и частоты следовани  импульсов. Импульсы, длительность которых меньще времени задержки, не вызывают по влени  сигнала на выходе, при увеличении частоты выще предельной, обусловленной временем задержки, сигнал на выходе также не по вл етс . формула изобретени  Устройство задержки, содержащее элемент И-НЕ, первый вход которого подключен к щине запускающего сигнала, а выход через элемент задержки подключен к первому входу триггера, второй вход которого подключен к выходу инвертора, отличающеес  тем, что, с целью стабилизации времени задержки-, в него введены последовательно соединенные конденсатор и резистор, включенные между выходом элемента И-

НЕ и общей шиной питани , а точка их соединени  подключена к входу инвертора, выход которого подключен к второму входу элемента И-НЕ.

Источники информации, прин тые во внимание при экспертизе

1.Киблицк 1Й В. А. Системы управлени  с бесконтактными логическими элементами . М., «Энерги , 1976, с. 65-68.

2.Банушев В. А; и др. Микросхемы и их применение. М., чЭнерги , 1978, с. 193,

фиг. 5-19 б (прототип).

Claims (1)

1. формула изобретения

   Устройство задержки, содержащее элемент И—НЕ, первый вход которого подключен к шине запускающего сигнала, а выход через элемент задержки подключен к первому входу триггера, второй вход которого подключен к выходу инвертора, отличающееся тем, что, с целью стабилизации времени задержки, в него введены последовательно соединенные конденсатор и резистор, включенные между выходом элемента И—

   НЕ и общей шиной питания, а точка их соединения подключена к входу инвертора, выход которого подключен к второму входу элемента И—НЕ.