JPS62294323A - パルス幅識別回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 （イ〉産業上の利用分野 本発明は、入力信号としてのパルス信号のパルス幅を識
別して、所望のパルス幅を有するパルスの有無を検出す
るためのパルス幅識別回路に関する。

（０）従来の技術 −・般にパルス幅識別回路は、所望のパルス幅を有する
信号を検出した時のみ、識別信号としてのパルスを出力
する。例えば、特公昭５５−４９４７３号公報に記載さ
れたように、ダイヤルインパルス信号と、呼出信号とを
識別しダイヤルインパルス信号により電話機に付属きゼ
でいるファクシミリ受信装置等の呼出信号で動作する機
器の誤動作防止に用いている。また、パルス幅識別回路
は、特公昭５７−３８０６５号公報に記載されたように
ゲート回路を用い、最近では、ＩＣの発達により、フリ
ップフロップのＩＣなどのパルス幅識別回路用のＩＣを
用いて構成されたものが広く用いられるようになって来
た。

（ハ）発明が解決しようとする問題点 ところで上記のようにパルス幅識別回路を構成するため
には、まずロジックでゲート回路を組む必要がある。し
かし従来のような接続関係でゲート回路を組んでいると
該ゲート回路は複雑な回路構成になり、接続点等を介し
ノイズ等が発生したり、信号が減衰したりしてパルス幅
識別回路自身が誤動作を起こし所望のパルス幅を有する
パルスの識別ができなくなるという恐れがあった。その
ため上述のゲート回路と同じ動作をするＩＣ数個を用い
て、パルス幅識別回路を構成すると誤動作を起こす恐れ
はなくなるが、パルス幅識別回路を構成するための価格
が高価になってしまうという問題が起こってしまう。本
発明は、斯かる問題を解決するために簡単なゲート回路
を組み、該ゲート回路により従来と同様の動作が行なえ
ると共に安価に構成されるパルス幅識別回路を提供する
。

（ニ）問題点を解決するための手段 本発明のパルス幅識別回路は一人力信号ノ（ルスにより
制御される第１トランジスターと該第１トランジスター
のオン、オフ動作に対応して充放電を行なう第１コンデ
ンサー及び前記第１トランジスターのコレクター、エミ
ッターに対し並列に接続した抵抗とにより構成された遅
延回路と前記第１コンデンサーに充電された電荷の放電
路を形成するダイオードと、前記遅延回路及び第１トラ
ンジスター、ダイオードの接続点の電圧を検出し設定条
件において出力する第１論理回路と、該第１論理回路の
出力と入力信号パルスとを検知し、前記第１コンデンサ
ーの一端に出力する第２論理回路と前記入力信号パルス
の反転信号と、前記第１論理回路の出力とを検知し識別
信号としてのパルス信号を出力する第３論理回路とより
構成されている。

（＊）作用 本発明は、入力信号により、第１トランジスターのオン
、オフ動作制御をして遅延回路の第１コンデンサーの充
放電を行なわせ、該遅延回路の出力を論理回路を介し出
力させることにより所望のパルス幅を有するパスルを識
別しようとするも一３＝ のである。

（へ）実施例 本発明のパルス幅識別回路の一実施例を第１図、第２図
を用いて説明する。（１）は入力信号により、オン、オ
フ動作をする第１トランジスターで、入力端子Ｓ１に第
１抵抗（２）を介してベースを接続し又、電源電圧ｙ　
ｃｃの正極側にエミッターを接続しである。（農）は前
記第１トランジスター（１）が不導通状態になると、第
２抵抗（４）を介し電源電圧Ｖｃｃの充電を行なう第１
コンデンサー（５）とで構成された遅延回路でパルス幅
Ｔ１以上の信号が入力して来た時には第１コンデンサー
（５）に点Ｃをｒ　Ｈ、電位にする重荷が充電される。

（６）は前記第１コンデンサー（５）に充電された電圧
を瞬時に放電させるためのダイオード、（７）はＮＯＲ
回路を構成した第１論理回路で、前記第１トランジスタ
ー（１）のコレクター及び第１コンデンサー（５）の接
続点Ｃに一方の入力端子を接続し、他方の入力端子は接
地しである。（８）は前記第１論理回路（７）の出力が
入力されるＮＯＲ回路を構成した第２論理回路で、一方
の入力端子には入力信号が直接加わり、他方の入力端子
には前記第１論理回路（７）の出力が加わっている。（
９）は入力端子Ｓ、に加えられた入力信号を反転させて
出力させるインバーターである。（１０）はＮＯＲ回路
を構成し、前記インバーター（９）の出力と第１論理回
路（７）の出力とを入力検知して識別信号としての信号
を出力する第３論理回路である。

以下、上記のような構成のパルス幅識別回路の動作につ
いて詳細に説明する。

まず、上記のパルス幅識別回路にｒ　Ｌ　、電位の信号
が入力した場合、この場合、「Ｌ」電位の信号が入力端
子Ｓ１に加わると同時に第１トランジスター（１）のベ
ースがｒ　Ｌ　、電位になるため、該第１トランジスタ
ー（１、）は導通状態になり、点Ｃの電位は電源電圧Ｖ
ＣＣと同電位になりｒ　Ｈ、電位を示す。その時、第１
論理回路（７）は、点Ｃのｒ　Ｈ、電位と、接地のｒ　
Ｌ　、電位をＮＯＲ条件により処理し、点りにｒ　Ｌ　
、電位の出力を出す。一方、第２論理回路（８）は、「
Ｌ」電位の入力信号と、点りの「ＬＪ電位を入力し、Ｎ
ＯＲ条件により処理し、点ＢにｒＨ，電位の出力を出す
。それにより、点Ｃと点Ｂとの間に設けられた第１コン
デンサー（５）により瞬時に点Ｃと点Ｂの電位差はなく
なる。よってｒ　Ｌ　、電位の信号が入力すると、点Ｃ
はｒ　ＨＪ電位を保持し、点りは、「ＬＪ電位を保持し
、第３論理回路（１０）は点りのｒ　Ｌ　。

電位とｒ　Ｌ　、電位の入力信号を反転させるインバー
ター（９）を介して入力される’ＨＪｔ位の信号とをＮ
ＯＲ条件により処理して点Ｆに「Ｌ」電位を出力する。

次に「Ｈヨ電位の信号が入力した場合、この場合、ｒＨ
，電位の信号が入力端子Ｓ１に加わると同時に第１トラ
ンジスター（１）のベースがｒ　Ｈ。

電位になるため、該第１トランジスター（１）は不導通
状態になり、点Ｃには電源電圧ＶＣＣが加わらなくなり
「Ｌ」電位を示す、その時、点Ｃの「Ｌ」電位により第
１論理回路（７）は点りにｒＨヨ電位の出力を出す。一
方、第２論理回路（８）は「Ｈヨ電位の入力信号と点り
の「Ｈ」電位を入力し、ＮＯＲ条件により処理し、点Ｂ
にｒｌ−、電位の出力を出す。それにより点Ｃと点Ｂは
共にｒ　Ｌ　、電位となるため、第１コンデンサー〈５
〉は第２抵抗（４）を介して充電し始める。その時の点
Ｃはｒ　Ｌ　、電位にあるため第１論理回路（７）の出
力はｒＨＪ電位のままである。よって第３論理回路（１
０）は、点りのｒＨ，電位とｒＨ，電位の入力信号を反
転きせるインバーター（９）を介して入力されるｒＬ。

電位の信号とをＮＯＲ条件により処理して点Ｆに「Ｌヨ
電位の信号を出力する。また前記ｒＨ」電位の入力信号
が一定時間（第１コンデンサー（５）と第２抵抗（４）
の遅延回路（３）の充電電圧が点ＣにｒＨ，電位を現わ
せるまでの時間、ＴＩ）以上入力しつづけると前記第１
コンデンサー（５）による充電電圧がＶＣＣ／２以上と
なりリニア的に点Ｃがｒ　Ｈ、の電位になると、第１論
理回路（７）の出力はｒ　Ｌ　Ｊ電位となり、第３論理
回路（１０）よりの出力はｒ　Ｈ、電位となり点Ｆにｒ
Ｈ」の電位が現われる。

上記のような動作をする本発明のパルス幅識別回路（第
１コンデンサー（５）と第２抵抗（４）との充電時間１
８以上のパルス幅を持つ信号を識別する。）に第２図Ａ
のパルス幅ｔｏ（ｔｏ＜Ｔ’＋）の信号が入力すると、
まず第２論理回路（８）は、ｒ　Ｌ　、電位の入力信号
を受けると共に、第１論理回路（７）の出力であるｒ　
Ｌ　Ｊ電位の信号も受けるため、点Ｂに対しｒＨ，電位
の信号を出力する（第２図のＢ）その時、第１トランジ
スター（１）は導通しているので電源電圧ＶＣＣは点Ｃ
に印加されｒＨ，の電位を示す。（第２図のＣ）そして
点ＣのｒＨ，の電位を入力した第１論理回路（７）は点
りにｒ　Ｌ　、の電位を出力する。（第２図のＤ）又、
ｒＬＪｔ位の入力信号はインバーター（９）によりｒＨ
，の電位の信号に反転され（第２図のＥ）で、前記点り
に出力きれたｒ　Ｌ　、の電位と共に第３論理回路（１
０）に入力され、該第３論理回路（１０）は内入力をＮ
ＯＲ条件において処理し、点Ｆに「Ｌ」の電位を出力す
る。そして「Ｌ」の電位の信号より「Ｈ」の電位の信号
に立ち上がると第１トランジスター（１）は瞬時にして
不導通となリ、点ＣはｒＬＪｔ位になる。（第２図のＣ
）その時、第２論理回路（８）は「Ｈ」の電位の入力信
号が入力することにより反転して点Ｂを「Ｌ」電位にす
る。（第２図のＢ）前記点Ｃがｒ　Ｌ　、電位になって
いるので第１論理回路（７）は、反転した「Ｈ」電位の
出力を点ｐに出す。前記第２論理回路（８〉は点りに出
力されたｒＨ，電位の正帰還を受けるが反転せずに、「
Ｌ」の電位を出力する。

一方、前記点りのｒ　Ｈ、電位は第３論理回路（１０）
に、インバーター（９）の出力であるｒＬ」電位の信号
と共に入力され、該第３論理回路（１０）は両信号をＮ
ＯＲ条件において処理し、点Ｆに「Ｌ」の電位を出力す
る。そしてこのようなｒ　Ｈ、電位の信号がｔ。期間続
いて入力端子ＳＩに加わっていると、第１コンデンサー
（５）は第２抵抗（４）との間の充電時間Ｔ１において
電源電圧Ｖ　ｃｃの充電を行なう力釈　ｔ０期間が充電
時間Ｔ１より小さいため、第１コンデンサー（５）の充
電電圧は、第１論理回路（７）の出力を反転させるほど
のレベル（Ｖ、、／２以上）に達しない。そして入力信
号はｔ、期間のｒ　Ｈ、電位よりｒ　Ｌ　、電位に立ち
下がると、第１トランジスター（１）は瞬時に導通し、
点Ｃに電源電圧Ｖ　ｃｃを印加きせる。それと同時に第
２論理回路（８）が「Ｌ」電位の入力信号と「Ｌ」電位
の第１論理回路（７）の出力により点Ｂに「Ｈ」電位を
出力すると前記第１コンデンサー（５）の充電電圧ｖｃ
に点Ｂのｒ　Ｈ、電位が加わり、ｒＨ，電位子Ｖｃが瞬
時に点Ｃに印加して、「Ｈ」電位子ｖｃ−Ｖｃｃ＝Ｖａ
の値だけダイオード（６）を介し放電される。（第２図
のＣ）一方、第１論理回路（７）は、点Ｃのｒ　Ｈ、電
位での変化には影響を受けずｒ　Ｌ　、電位の出力を点
りに出している。（第２図のＤ）よって第３論理回路（
１０）は点りの「Ｌ、電位と、インバーター（９）によ
るｒ　Ｈ、の電位とを受け、「Ｌ」電位の出力を点Ｆに
出し、パルス幅がｔ、の時には点Ｆには「Ｌ」の電位し
か加わらないようになっている。

次に第２図Ａのパルス幅１＋（１□＞　’ｒ　ｒ　）を
持つ信号が入力して来ると、まず、入力がｒ　Ｌ　、電
位よりｒ　Ｈ、電位に立ち上がる。そのため、第１トラ
ンジスター（１）は非導通になり点Ｃを「Ｌ。

電位にする。それと同時に第２論理回路（８）は、「Ｈ
」電位の入力信号を受けることによりｒ　Ｌ　。

電位を点Ｂに出力する。さらに、点Ｃが「Ｌ」電位にな
ったことにより第１論理回路（７）はｒ　ＨＪ電位を点
りに出力し、出力された点りのｒ　Ｈ、電位と、インバ
ーター（９）よりのｒ　Ｌ　、電位を受は第３論理回路
（１０）は、点Ｆにｒ　Ｌ　、電位を出力する。この状
態において第１コンデンサー（５）は第２抵抗（４）を
介して充電を行ない、入力信号のｒＨ，電位がパルス幅
ｔｌの間継続されてるため、第１コンデンサー（５）の
充電電圧はＶｃｃ／　２以上になり点Ｃの電位をｒ　Ｌ
　、より「Ｈ」に切り換える。それにより、第１論理回
路（７）は反転してｒ　Ｌ　、電位を点りに出力する。

（第２図のＤ）そして、入力信号がｒ　Ｈ、電位よりｒ
　Ｌ　、電位に立ち下がるまでは、第１コンデンサー（
５）により点Ｃにはｒ　ＨＪ電位が印加する。よって上
記点りが「Ｌ」電位になると第３論理回路（ｌＯ）はイ
ンバーター（９）による「Ｌ」電位の入力と点りのｌ１
− ｒ　Ｌ　、電位の入力とによりｒ　Ｈ、電位を点Ｆに出
力し、入力信号が、時定数Ｔ１より大きい信号であるこ
とを識別する。ひらに点ＦのｒＨ，電位は点Ｃがｒ　Ｈ
、電位になっている間続く。（第２図のＦ） そして、充電時間Ｔ＋より大きいｔ、のパルス幅を持つ
信号が「Ｈ」電位より「Ｌ」電位に立ち下がると、第１
トランジスター（１）は導通して点Ｃに電源電圧Ｖ　ｃ
ｃを印加する。その時、第２論理回路（８）は、「Ｌ」
電位の入力信号と点りのｒ　Ｌ　Ｊ電位により点Ｂにｒ
Ｈ，電位を出力する。それにより前記ｒ　Ｈ、電位の入
力信号が入力していた状態で第１コンデンサー（５）に
充電された電圧Ｖｃは、ｒ　Ｈ、電位に加えられるが点
Ｃには電源電圧ＶＣＣが印加しているため、瞬時にｒ　
Ｈ、電位＋Ｖｃ−ＶＣＣの値がダイオード（６）を介し
放電され点Ｃは電源電圧ＶＣＣに安定する。それ、によ
り第１論理回路（７）は、「Ｌ」電位の出力を点りに出
し、第３論理回路（１０）は、点りの「Ｌ」電位とイン
バーター（９）によるｒ　Ｈ、電位とによりｒ　Ｌ　、
電位を１２一 点Ｆに出力する。

よって、以上のような動作により確実に設定されたパル
ス幅を有する信号を識別する。また他の実施例として第
３図に示すように第１図で用いていたインバーター（９
）の変わりに、第２論理回路（８）の出力（第２図のＢ
）を直接、第３論理回路（１Ｇ）に入力したとしても第
２図において点Ｅと点Ｂでの信号波形はまったく同じも
のであるため識別動作においても第３図は第１図の回路
と同じ動作をし、同じ出力を出すため第３図は本発明の
他の実施例といえる。

０）発明の効果 本発明のパルス幅識別回路は、動作時遅延のパルス幅識
別回路であり、一定時間以上のパルス幅を有するパルス
が入力された時に各パルスのパルス幅を個々に識別して
いるため、どんなパルス列の組み合せの入力信号でも、
確実に所望のパルス幅以上を有するか以下であるかの識
別ができる。

さらに、本発明は、簡単なゲート回路を構成し、それを
、第１トランジスターと第１コンデンサー及び抵抗を用
いて、制御するようにしたため、従来のゲート回路のよ
うに各素子を複雑に接続して、構成していたものに比べ
て、ノイズ等の発生が極めて少なくなり、誤動作しにく
くなった。また、本発明は簡単なロジックＩＣを用いて
も構成できるため価格的には、安価にできると共に、正
確な識別動作が行なえる。

【図面の簡単な説明】

第１図は本発明の一実施例の回路構成図、第２図は第１
図における各部信号の波形図、第３図は本発明の他の実
施例の回路構成図でおる。 主な図番の説明 （１）・・・第１トランジスター、　（β〉・・・遅延
回路、（４）・・・第２抵抗、（５）・・・第１コンデ
ンサー、（７）・・・第１論理回路、　り８）・・・第
２論理回路。

Claims (1)

【特許請求の範囲】
1. （１）所望の帯域幅のパルスを識別するためのパルス幅
   識別回路において、入力信号パルスにより制御される第
   １トランジスターと、該第１トランジスターのオン、オ
   フ動作に対応して充放電を行なう第１コンデンサー及び
   前記第１トランジスターのコレクター、エミッターに対
   し並列に接続した抵抗とにより構成された遅延回路と、
   前記第１コンデンサーに充電された電荷の放電路を形成
   するダイオードと、前記遅延回路と第１トランジスター
   及びダイオードの接続点の電圧を検出し設定条件におい
   て出力する第１論理回路と、該第１論理回路の出力と入
   力信号パルスとを検知し、前記第１コンデンサーの一端
   に出力する第２論理回路と、前記入力信号パルスの反転
   信号と前記第１論理回路の出力とを検知し、識別信号と
   してのパルス信号を出力する第３論理回路とよりなるパ
   ルス幅識別回路。