JPH0927198A - 不揮発性半導体記憶装置の信頼性評価方法およびその不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置の信頼性評価方法およびその不揮発性半導体記憶装置Info
- Publication number
- JPH0927198A JPH0927198A JP7173668A JP17366895A JPH0927198A JP H0927198 A JPH0927198 A JP H0927198A JP 7173668 A JP7173668 A JP 7173668A JP 17366895 A JP17366895 A JP 17366895A JP H0927198 A JPH0927198 A JP H0927198A
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- semiconductor memory
- region
- volatile semiconductor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Volatile Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 大容量の不揮発性半導体記憶装置における信
頼性評価に要する時間を短縮するとともに、特に、スト
レス誘起低電界リーク現象によって生じる揮発不良の寿
命推定における加速評価手法を可能とした不揮発性半導
体記憶装置の信頼性評価方法およびその不揮発性半導体
記憶装置を提供する。 【解決手段】 通常の書込動作あるいは消去動作のとき
の印加電圧よりも高い電圧を不揮発性半導体記憶装置に
印加して書換ストレスを与えることにより、不揮発性半
導体記憶装置のデータ保持特性評価を行なう。
頼性評価に要する時間を短縮するとともに、特に、スト
レス誘起低電界リーク現象によって生じる揮発不良の寿
命推定における加速評価手法を可能とした不揮発性半導
体記憶装置の信頼性評価方法およびその不揮発性半導体
記憶装置を提供する。 【解決手段】 通常の書込動作あるいは消去動作のとき
の印加電圧よりも高い電圧を不揮発性半導体記憶装置に
印加して書換ストレスを与えることにより、不揮発性半
導体記憶装置のデータ保持特性評価を行なう。
Description
【０００１】
【発明の属する技術分野】この発明は、不揮発性半導体
記憶装置の信頼性評価方法およびその不揮発性半導体記
憶装置に関し、より特定的には、データ保持特性評価の
加速手法に関するものである。
記憶装置の信頼性評価方法およびその不揮発性半導体記
憶装置に関し、より特定的には、データ保持特性評価の
加速手法に関するものである。
【０００２】
【従来の技術】以下、従来の不揮発性半導体記憶装置の
消去動作および書込動作について、ＤＩＮＯＲ型フラッ
シュメモリの場合について説明する。ここで、消去動作
とは、複数のメモリセルのしきい値電圧を一括して所定
の状態に変えることをいう。また、書込動作とは、選択
されたメモリセルのしきい値電圧をもう１つの所定の状
態に変えることをいう。消去されたメモリセルにデータ
“１”を対応させ、プログラムされたメモリセルにデー
タ“０”を対応させる。
消去動作および書込動作について、ＤＩＮＯＲ型フラッ
シュメモリの場合について説明する。ここで、消去動作
とは、複数のメモリセルのしきい値電圧を一括して所定
の状態に変えることをいう。また、書込動作とは、選択
されたメモリセルのしきい値電圧をもう１つの所定の状
態に変えることをいう。消去されたメモリセルにデータ
“１”を対応させ、プログラムされたメモリセルにデー
タ“０”を対応させる。
【０００３】（１） メモリセルの断面構造 図７に、ＤＩＮＯＲ型フラッシュメモリに用いられる一
般的なスタックゲート型メモリセル（メモリトランジス
タ）の断面構造を示す。Ｐウェル１０１の主表面に所定
の間隔をもって２つのｎ+ 型不純物領域が形成されてい
る。一方の不純物領域がドレイン領域１０２を構成し、
他方の不純物領域がソース領域１０３を構成する。
般的なスタックゲート型メモリセル（メモリトランジス
タ）の断面構造を示す。Ｐウェル１０１の主表面に所定
の間隔をもって２つのｎ+ 型不純物領域が形成されてい
る。一方の不純物領域がドレイン領域１０２を構成し、
他方の不純物領域がソース領域１０３を構成する。
【０００４】ドレイン領域１０２とソース領域１０３と
の間のチャネル領域の上に、極めて薄い酸化膜などから
なるトンネル酸化膜１０４（約１００Å）が形成されて
いる。トンネル絶縁膜１０４の上には、フローティング
ゲート１０５が形成され、さらに、その上に絶縁膜１０
７を介在してコントロールゲート１０６が形成されてい
る。このように、メモリセルは、二重ゲート構造を有し
ている。
の間のチャネル領域の上に、極めて薄い酸化膜などから
なるトンネル酸化膜１０４（約１００Å）が形成されて
いる。トンネル絶縁膜１０４の上には、フローティング
ゲート１０５が形成され、さらに、その上に絶縁膜１０
７を介在してコントロールゲート１０６が形成されてい
る。このように、メモリセルは、二重ゲート構造を有し
ている。
【０００５】フラッシュメモリでは、フローティングゲ
ート１０５に電子が注入されているかまたはフローティ
ングゲート１０５から電子が放出されているかにより、
情報（データ）がメモリセルに記憶される。
ート１０５に電子が注入されているかまたはフローティ
ングゲート１０５から電子が放出されているかにより、
情報（データ）がメモリセルに記憶される。
【０００６】フローティングゲート１０５に電子が注入
されている状態では、コントロールゲート１０６から見
たメモリセルのしきい値電圧は高く、図８に示すよう
に、コントロールゲート電圧がＶg0以上にならなけれ
ば、ドレイン領域１０２およびソース領域１０３の間に
は、電流が流れない。
されている状態では、コントロールゲート１０６から見
たメモリセルのしきい値電圧は高く、図８に示すよう
に、コントロールゲート電圧がＶg0以上にならなけれ
ば、ドレイン領域１０２およびソース領域１０３の間に
は、電流が流れない。
【０００７】これは、フローティングゲート１０５に蓄
積されている電子の負電荷によって正の電圧が打ち消さ
れるためである。この状態を消去状態と呼ぶ。この場
合、メモリセルにはデータ“１”が記憶される。フロー
ティングゲート１０５に蓄積された電子はそのままでは
半永久的に（少なくとも１０年）消えないため、記憶さ
れたデータも半永久的に（少なくとも１０年）保持され
る。
積されている電子の負電荷によって正の電圧が打ち消さ
れるためである。この状態を消去状態と呼ぶ。この場
合、メモリセルにはデータ“１”が記憶される。フロー
ティングゲート１０５に蓄積された電子はそのままでは
半永久的に（少なくとも１０年）消えないため、記憶さ
れたデータも半永久的に（少なくとも１０年）保持され
る。
【０００８】また、フローティングゲート１０５から電
子が放出されている状態では、コントロールゲート１０
７から見たメモリセルのしきい値電圧は低く、図８に示
すように、コントロールゲート電圧がＶg1以上になると
ドレイン領域１０２およびソース領域１０３の間に電流
が流れる。この状態を書込状態という。この場合、メモ
リセルにはデータ“０”が記憶される。
子が放出されている状態では、コントロールゲート１０
７から見たメモリセルのしきい値電圧は低く、図８に示
すように、コントロールゲート電圧がＶg1以上になると
ドレイン領域１０２およびソース領域１０３の間に電流
が流れる。この状態を書込状態という。この場合、メモ
リセルにはデータ“０”が記憶される。
【０００９】このような２つの状態を検出することによ
り、メモリセルに記憶されているデータを読取ることが
できる。
り、メモリセルに記憶されているデータを読取ることが
できる。
【００１０】（２） メモリセルの書込動作および消去
動作 図９に、メモリセルの書込動作時の電圧印加条件を示
し、図１０にメモリセルの消去動作時の電圧印加条件を
示す。
動作 図９に、メモリセルの書込動作時の電圧印加条件を示
し、図１０にメモリセルの消去動作時の電圧印加条件を
示す。
【００１１】まず、図９を参照して、書込動作時には、
ドレイン領域１０２に書込電圧Ｖw（通常６Ｖ程度）を
印加し、コントロールゲート１０６に高電圧Ｖpp（通常
−８Ｖ程度）を印加し、ソース領域１０３を開放状態に
する。このとき、発生する高電界により、ドレイン領域
１０２とフローティングゲート１０５との重なり領域に
おいて、ＦＮトンネル（Fowler-Nordheim トンネル）現
象が起こる。これにより、フローティングゲート１０５
からドレイン領域１０２に電子が引抜かれる。その結
果、メモリセルのしきい値電圧が低下する。
ドレイン領域１０２に書込電圧Ｖw（通常６Ｖ程度）を
印加し、コントロールゲート１０６に高電圧Ｖpp（通常
−８Ｖ程度）を印加し、ソース領域１０３を開放状態に
する。このとき、発生する高電界により、ドレイン領域
１０２とフローティングゲート１０５との重なり領域に
おいて、ＦＮトンネル（Fowler-Nordheim トンネル）現
象が起こる。これにより、フローティングゲート１０５
からドレイン領域１０２に電子が引抜かれる。その結
果、メモリセルのしきい値電圧が低下する。
【００１２】次に、図１０を参照して、消去時には、ド
レイン領域１０２を開放状態にし、ソース領域１０３と
Ｐウェル１０１に高電圧Ｖpp（通常−８Ｖ程度）を印加
し、コントロールゲート１０７に正の高電圧（通常１０
Ｖ程度）を印加する。これにより、トンネル酸化膜１０
４に高電界が発生し、ＦＮトンネル現象により半導体基
板１０１からフローティングゲート１０５に電子が注入
される。その結果、メモリセルのしきい値電圧が上昇す
る。
レイン領域１０２を開放状態にし、ソース領域１０３と
Ｐウェル１０１に高電圧Ｖpp（通常−８Ｖ程度）を印加
し、コントロールゲート１０７に正の高電圧（通常１０
Ｖ程度）を印加する。これにより、トンネル酸化膜１０
４に高電界が発生し、ＦＮトンネル現象により半導体基
板１０１からフローティングゲート１０５に電子が注入
される。その結果、メモリセルのしきい値電圧が上昇す
る。
【００１３】このようにして記憶したデータを最低でも
１０年保持しなければならず、この特性をデータ保持特
性と呼ぶ。また１０年間データを保持することができず
に生じる不良を揮発不良と呼ぶ。このデータ保持特性の
評価は不揮発性半導体記憶装置の信頼性評価項目の中で
最も重要なものの１つである。
１０年保持しなければならず、この特性をデータ保持特
性と呼ぶ。また１０年間データを保持することができず
に生じる不良を揮発不良と呼ぶ。このデータ保持特性の
評価は不揮発性半導体記憶装置の信頼性評価項目の中で
最も重要なものの１つである。
【００１４】実際にデータ保持特性を評価するために
は、１０年間の評価をすることは不可能であるので、加
速評価を行なうことが必要となる。このため従来は、高
温でのデータ保持特性の劣化を利用することで、現実的
な評価時間で１０年間のデータ保持特性を予測するとい
う評価を行なってきた。
は、１０年間の評価をすることは不可能であるので、加
速評価を行なうことが必要となる。このため従来は、高
温でのデータ保持特性の劣化を利用することで、現実的
な評価時間で１０年間のデータ保持特性を予測するとい
う評価を行なってきた。
【００１５】図１１は、横軸にデータ保持特性評価試験
温度を示し、縦軸にメモリセルの揮発不良発生までの時
間（寿命）を示している。図１１からわかるように、一
般的にデータ保持特性は高温で劣化することが知られて
おり、実使用温度範囲での寿命が１０年以上あることを
推定することができる。たとえば、図１１を参照して、
７０℃で１０年間の寿命を保証するためには、２５０℃
において２４０時間の寿命があればよいことになる。言
い換えれば、データ保持特性評価時間は２４０時間でよ
いことになる。
温度を示し、縦軸にメモリセルの揮発不良発生までの時
間（寿命）を示している。図１１からわかるように、一
般的にデータ保持特性は高温で劣化することが知られて
おり、実使用温度範囲での寿命が１０年以上あることを
推定することができる。たとえば、図１１を参照して、
７０℃で１０年間の寿命を保証するためには、２５０℃
において２４０時間の寿命があればよいことになる。言
い換えれば、データ保持特性評価時間は２４０時間でよ
いことになる。
【００１６】
【発明が解決しようとする課題】しかしながら、近年の
さまざまな研究により、上述したような高温加速性のあ
るデータ揮発は、絶縁膜１０７を介してフローティング
ゲート１０５からコントロールゲート１０７へ電子が抜
けることによる不良であることが発表されている。
さまざまな研究により、上述したような高温加速性のあ
るデータ揮発は、絶縁膜１０７を介してフローティング
ゲート１０５からコントロールゲート１０７へ電子が抜
けることによる不良であることが発表されている。
【００１７】不揮発性半導体記憶装置の高集積化が進
み、それに従ってトンネル絶縁膜１０４が薄膜化されて
いくと、新たなモードの揮発不良が発生する可能性が指
摘されている（D. A. Baglee and M. C. Smayling,“Th
e effects of write/erase cycling on data loss in E
EPROMs”, Tech. Dig. of IEDM, (1985), p.624 、 K.N
aruke, S. Taguchi and M. Wada, “Stress induced le
akage current limiting to scale down EEPROM tunnel
oxide thickness ”, Tech. Dig. of IEDM, (1988),
p.424)。
み、それに従ってトンネル絶縁膜１０４が薄膜化されて
いくと、新たなモードの揮発不良が発生する可能性が指
摘されている（D. A. Baglee and M. C. Smayling,“Th
e effects of write/erase cycling on data loss in E
EPROMs”, Tech. Dig. of IEDM, (1985), p.624 、 K.N
aruke, S. Taguchi and M. Wada, “Stress induced le
akage current limiting to scale down EEPROM tunnel
oxide thickness ”, Tech. Dig. of IEDM, (1988),
p.424)。
【００１８】ここで、図１２に、ストレスをかける前と
後とのシリコン酸化膜の電界／電流特性を示す（K. Nar
uke, S. Taguchi and M. Wada,“Stress induced leaka
ge current limiting to scale down EEPROM tunnel ox
ide thickness ”, Tech. Dig. of IEDM, (1988), p.42
4)。
後とのシリコン酸化膜の電界／電流特性を示す（K. Nar
uke, S. Taguchi and M. Wada,“Stress induced leaka
ge current limiting to scale down EEPROM tunnel ox
ide thickness ”, Tech. Dig. of IEDM, (1988), p.42
4)。
【００１９】酸化膜の膜厚が薄くなるほどストレス印加
後に低電界領域でのリーク電流が増加していることがわ
かる。この結果より、K. Naruke らは、近い将来、トン
ネル酸化膜厚がスケーリングに従い薄膜化されていく
と、ストレス誘起低電界リーク現象が大きな問題となる
ことを指摘している。
後に低電界領域でのリーク電流が増加していることがわ
かる。この結果より、K. Naruke らは、近い将来、トン
ネル酸化膜厚がスケーリングに従い薄膜化されていく
と、ストレス誘起低電界リーク現象が大きな問題となる
ことを指摘している。
【００２０】さらに、このストレス誘起低電界リーク現
象は、高温で回復することが知られている。したがっ
て、従来用いられてきた高温での加速性を利用した評価
方法を用いることができないことがわかっている（D.
A. Baglee and M. C. Smayling,“The effects of writ
e/erase cycling on data loss in EEPROMs”, Tech. D
ig. of IEDM, (1985), p.624 ）。
象は、高温で回復することが知られている。したがっ
て、従来用いられてきた高温での加速性を利用した評価
方法を用いることができないことがわかっている（D.
A. Baglee and M. C. Smayling,“The effects of writ
e/erase cycling on data loss in EEPROMs”, Tech. D
ig. of IEDM, (1985), p.624 ）。
【００２１】このように、トンネル酸化膜１０４が薄膜
化されていくと、ストレス誘起低電界リーク現象による
揮発不良が問題になってくることが懸念され、その際に
は、従来用いていた高温による加速性を利用したデータ
保持特性評価方法を使うことができないことが予想され
る。すなわち、データ保持特性１０年を保証するために
は、最悪１０年間の信頼性評価を行なわなければならな
いことになる。
化されていくと、ストレス誘起低電界リーク現象による
揮発不良が問題になってくることが懸念され、その際に
は、従来用いていた高温による加速性を利用したデータ
保持特性評価方法を使うことができないことが予想され
る。すなわち、データ保持特性１０年を保証するために
は、最悪１０年間の信頼性評価を行なわなければならな
いことになる。
【００２２】不揮発性半導体記憶装置を大容量化するた
めには、トンネル酸化膜厚の薄膜化を避けて通ることは
不可能であり、そのためには、新しいデータ保持特性の
加速評価方法が必須である。
めには、トンネル酸化膜厚の薄膜化を避けて通ることは
不可能であり、そのためには、新しいデータ保持特性の
加速評価方法が必須である。
【００２３】この発明は、上記問題点を解決するために
なされたもので、大容量の不揮発性半導体記憶装置にお
ける信頼性評価に要する時間を短縮することにあり、特
に、ストレス誘起低電界リーク現象によって生じる揮発
不良の寿命推定における加速評価方法を提供することを
目的とする。
なされたもので、大容量の不揮発性半導体記憶装置にお
ける信頼性評価に要する時間を短縮することにあり、特
に、ストレス誘起低電界リーク現象によって生じる揮発
不良の寿命推定における加速評価方法を提供することを
目的とする。
【００２４】
【課題を解決するための手段】第１の発明に係る不揮発
性半導体記憶装置の信頼性評価方法は、半導体領域の表
面に形成されたソース領域およびドレイン領域と、上記
ソース領域と上記ドレイン領域とに挟まれたチャネル領
域の上方にトンネル酸化膜を介在して形成された電荷蓄
積電極と、上記電荷蓄積電極の上方に絶縁膜を介在して
形成された制御電極と、を有する不揮発性半導体記憶装
置の信頼性評価方法であって、通常の書込動作あるいは
消去動作のときの印加電圧よりも高い電圧を前記不揮発
性半導体記憶装置に印加して書換ストレスを与えること
により、前記不揮発性半導体記憶装置のデータ保持特性
評価を行なっている。
性半導体記憶装置の信頼性評価方法は、半導体領域の表
面に形成されたソース領域およびドレイン領域と、上記
ソース領域と上記ドレイン領域とに挟まれたチャネル領
域の上方にトンネル酸化膜を介在して形成された電荷蓄
積電極と、上記電荷蓄積電極の上方に絶縁膜を介在して
形成された制御電極と、を有する不揮発性半導体記憶装
置の信頼性評価方法であって、通常の書込動作あるいは
消去動作のときの印加電圧よりも高い電圧を前記不揮発
性半導体記憶装置に印加して書換ストレスを与えること
により、前記不揮発性半導体記憶装置のデータ保持特性
評価を行なっている。
【００２５】以上、第１の発明に係る不揮発性半導体記
憶装置の信頼性評価方法によれば、書換ストレスによる
トンネル酸化膜の劣化は一般的に電界が高いかあるいは
電圧が高いほど加速することが知られているため、デー
タ保持特性評価試験の前の書換ストレス印加時に、通常
の書換条件よりも高い電圧条件で書換を行なうことによ
り、トンネル酸化膜劣化を加速させることが可能とな
る。また、電圧を上げることにより、書換に要する時間
も短縮される。その結果、不揮発性半導体記憶装置の信
頼性評価にかかる時間を短縮することが可能となる。
憶装置の信頼性評価方法によれば、書換ストレスによる
トンネル酸化膜の劣化は一般的に電界が高いかあるいは
電圧が高いほど加速することが知られているため、デー
タ保持特性評価試験の前の書換ストレス印加時に、通常
の書換条件よりも高い電圧条件で書換を行なうことによ
り、トンネル酸化膜劣化を加速させることが可能とな
る。また、電圧を上げることにより、書換に要する時間
も短縮される。その結果、不揮発性半導体記憶装置の信
頼性評価にかかる時間を短縮することが可能となる。
【００２６】次に、第２の発明に係る不揮発性半導体記
憶装置の信頼性評価方法においては、半導体領域の表面
に形成されたソース領域およびドレイン領域と、上記ソ
ース領域と上記ドレイン領域とに挟まれたチャネル領域
の上方にトンネル酸化膜を介在して形成された電荷蓄積
電極と、上記電荷蓄積電極の上方に絶縁膜を介在して形
成された制御電極と、を有する不揮発性半導体記憶装置
の信頼性評価方法であって、通常の書込動作あるいは消
去動作のときのしきい値電圧のシフト量（書込後のしき
い値−消去後のしきい値）よりも大きいしきい値電圧の
シフト量によって上記不揮発性半導体記憶装置に書換ス
トレスを与えることにより、上記不揮発性半導体記憶装
置のデータ保持特性評価を行なう。
憶装置の信頼性評価方法においては、半導体領域の表面
に形成されたソース領域およびドレイン領域と、上記ソ
ース領域と上記ドレイン領域とに挟まれたチャネル領域
の上方にトンネル酸化膜を介在して形成された電荷蓄積
電極と、上記電荷蓄積電極の上方に絶縁膜を介在して形
成された制御電極と、を有する不揮発性半導体記憶装置
の信頼性評価方法であって、通常の書込動作あるいは消
去動作のときのしきい値電圧のシフト量（書込後のしき
い値−消去後のしきい値）よりも大きいしきい値電圧の
シフト量によって上記不揮発性半導体記憶装置に書換ス
トレスを与えることにより、上記不揮発性半導体記憶装
置のデータ保持特性評価を行なう。
【００２７】以上、第２の発明に係る不揮発性半導体記
憶装置の信頼性評価方法によれば、データ保持特性劣化
の原因であるトンネル酸化膜のリーク特性は、トンネル
酸化膜を通過した電荷量と正の相関があることが知られ
ているため、シフト量を大きくとることで、通過電荷量
を通常動作よりも増やすことが可能となる。その結果、
不揮発性半導体記憶装置の信頼性評価にかかる時間を短
縮することが可能となる。
憶装置の信頼性評価方法によれば、データ保持特性劣化
の原因であるトンネル酸化膜のリーク特性は、トンネル
酸化膜を通過した電荷量と正の相関があることが知られ
ているため、シフト量を大きくとることで、通過電荷量
を通常動作よりも増やすことが可能となる。その結果、
不揮発性半導体記憶装置の信頼性評価にかかる時間を短
縮することが可能となる。
【００２８】次に、第３の発明に係る不揮発性半導体記
憶装置の信頼性評価方法においては、半導体領域の表面
に形成されたソース領域およびドレイン領域と、上記ソ
ース領域と上記ドレイン領域とに挟まれたチャネル領域
の上方にトンネル酸化膜を介在して形成された電荷蓄積
電極と、上記電荷蓄積電極の上方に絶縁膜を介在して形
成された制御電極と、を有する不揮発性半導体記憶装置
の信頼性評価方法であって、（通常の書込状態のしきい
値−熱平衡状態のしきい値）の絶対値＜（データ保持特
性評価時のしきい値−熱平衡状態のしきい値）の絶対値
を満足するしきい値を上記不揮発性半導体記憶装置に印
加することにより、上記不揮発性半導体記憶装置のデー
タ保持特性評価を行なう。
憶装置の信頼性評価方法においては、半導体領域の表面
に形成されたソース領域およびドレイン領域と、上記ソ
ース領域と上記ドレイン領域とに挟まれたチャネル領域
の上方にトンネル酸化膜を介在して形成された電荷蓄積
電極と、上記電荷蓄積電極の上方に絶縁膜を介在して形
成された制御電極と、を有する不揮発性半導体記憶装置
の信頼性評価方法であって、（通常の書込状態のしきい
値−熱平衡状態のしきい値）の絶対値＜（データ保持特
性評価時のしきい値−熱平衡状態のしきい値）の絶対値
を満足するしきい値を上記不揮発性半導体記憶装置に印
加することにより、上記不揮発性半導体記憶装置のデー
タ保持特性評価を行なう。
【００２９】さらに、第４の発明の係る不揮発性半導体
記憶装置の信頼性評価方法においては、半導体領域の表
面に形成されたソース領域およびドレイン領域と、上記
ソース領域と上記ドレイン領域とに挟まれたチャネル領
域の上方にトンネル酸化膜を介在して形成された電荷蓄
積電極と、上記電荷蓄積電極の上方に絶縁膜を介在して
形成された制御電極と、を有する不揮発性半導体記憶装
置の信頼性評価方法であって、（通常の消去状態のしき
い値−熱平衡状態のしきい値）の絶対値＜（データ保持
特性評価時のしきい値−熱平衡状態のしきい値）の絶対
値を満足するしきい値を上記不揮発性半導体記憶装置に
印加することにより、上記不揮発性半導体記憶装置のデ
ータ保持特性評価を行なう。
記憶装置の信頼性評価方法においては、半導体領域の表
面に形成されたソース領域およびドレイン領域と、上記
ソース領域と上記ドレイン領域とに挟まれたチャネル領
域の上方にトンネル酸化膜を介在して形成された電荷蓄
積電極と、上記電荷蓄積電極の上方に絶縁膜を介在して
形成された制御電極と、を有する不揮発性半導体記憶装
置の信頼性評価方法であって、（通常の消去状態のしき
い値−熱平衡状態のしきい値）の絶対値＜（データ保持
特性評価時のしきい値−熱平衡状態のしきい値）の絶対
値を満足するしきい値を上記不揮発性半導体記憶装置に
印加することにより、上記不揮発性半導体記憶装置のデ
ータ保持特性評価を行なう。
【００３０】以上、第３および第４の発明に係る不揮発
性半導体記憶装置によれば、データ保持特性劣化の原因
であるトンネル酸化膜のリーク特性は、強い電界依存性
があることが知られており、またデータ保持時の電界
は、（データ保持特性評価時のしきい値−熱平衡状態の
しきい値）の関数であるため、データ保持時の電界を上
げる方法の１つとして、データ保持時の電界を通常の保
持状態より上げることで、リークを加速することができ
る。その結果、不揮発性半導体記憶装置の信頼性評価時
間を短縮することが可能となる。
性半導体記憶装置によれば、データ保持特性劣化の原因
であるトンネル酸化膜のリーク特性は、強い電界依存性
があることが知られており、またデータ保持時の電界
は、（データ保持特性評価時のしきい値−熱平衡状態の
しきい値）の関数であるため、データ保持時の電界を上
げる方法の１つとして、データ保持時の電界を通常の保
持状態より上げることで、リークを加速することができ
る。その結果、不揮発性半導体記憶装置の信頼性評価時
間を短縮することが可能となる。
【００３１】次に、第５の発明に係る不揮発性半導体記
憶装置の信頼性評価方法においては、半導体領域の表面
に形成されたソース領域およびドレイン領域と、上記ソ
ース領域と上記ドレイン領域とに挟まれたチャネル領域
の上方にトンネル酸化膜を介在して形成された電荷蓄積
電極と、上記電荷蓄積電極の上方に絶縁膜を介在して形
成された制御電極と、を有する不揮発性半導体記憶装置
の信頼性評価方法であって、上記制御電極に直流的に電
圧を印加して、上記不揮発性半導体記憶装置のデータ保
持特性評価試験を行なう。
憶装置の信頼性評価方法においては、半導体領域の表面
に形成されたソース領域およびドレイン領域と、上記ソ
ース領域と上記ドレイン領域とに挟まれたチャネル領域
の上方にトンネル酸化膜を介在して形成された電荷蓄積
電極と、上記電荷蓄積電極の上方に絶縁膜を介在して形
成された制御電極と、を有する不揮発性半導体記憶装置
の信頼性評価方法であって、上記制御電極に直流的に電
圧を印加して、上記不揮発性半導体記憶装置のデータ保
持特性評価試験を行なう。
【００３２】以上、第５の発明に係る不揮発性半導体記
憶装置の信頼性評価方法によれば、データ保持特性劣化
の原因であるトンネル酸化膜のリーク特性は、強い電界
依存性があることが知られているため、データ保持時の
電界を通常の保持状態より上げることで、リークを加速
することができる。その結果、不揮発性半導体記憶装置
の信頼性評価時間を短縮することができる。
憶装置の信頼性評価方法によれば、データ保持特性劣化
の原因であるトンネル酸化膜のリーク特性は、強い電界
依存性があることが知られているため、データ保持時の
電界を通常の保持状態より上げることで、リークを加速
することができる。その結果、不揮発性半導体記憶装置
の信頼性評価時間を短縮することができる。
【００３３】次に、第６の発明に係る不揮発性半導体記
憶装置の信頼性評価方法においては、半導体領域の表面
に形成されたソース領域およびドレイン領域と、上記ソ
ース領域と上記ドレイン領域とに挟まれたチャネル領域
の上方にトンネル酸化膜を介在して形成された電荷蓄積
電極と、上記電荷蓄積電極の上方に絶縁膜を介在して形
成された制御電極と、上記電荷蓄積電極の上方に絶縁膜
を介在して形成された制御電極と、を有するメモリセル
と、上記メモリセルが複数行および複数列に配列された
メモリセルアレイと、を備えた不揮発性半導体記憶装置
の信頼性評価方法であって、上記メモリセルアレイが存
在する上記半導体領域に直流的に電圧を印加して、上記
不揮発性半導体記憶装置のデータ保持特性評価を行な
う。
憶装置の信頼性評価方法においては、半導体領域の表面
に形成されたソース領域およびドレイン領域と、上記ソ
ース領域と上記ドレイン領域とに挟まれたチャネル領域
の上方にトンネル酸化膜を介在して形成された電荷蓄積
電極と、上記電荷蓄積電極の上方に絶縁膜を介在して形
成された制御電極と、上記電荷蓄積電極の上方に絶縁膜
を介在して形成された制御電極と、を有するメモリセル
と、上記メモリセルが複数行および複数列に配列された
メモリセルアレイと、を備えた不揮発性半導体記憶装置
の信頼性評価方法であって、上記メモリセルアレイが存
在する上記半導体領域に直流的に電圧を印加して、上記
不揮発性半導体記憶装置のデータ保持特性評価を行な
う。
【００３４】以上、第６の発明に係る不揮発性半導体記
憶装置の信頼性評価方法によれば、データ保持特性劣化
の原因であるトンネル酸化膜のリーク特性は、強い電界
依存性があることが知られているため、データ保持時の
電界を通常の保持状態より上げることで、リークを加速
することができる。その結果、不揮発性半導体記憶装置
の信頼性評価時間を短縮することが可能となる。
憶装置の信頼性評価方法によれば、データ保持特性劣化
の原因であるトンネル酸化膜のリーク特性は、強い電界
依存性があることが知られているため、データ保持時の
電界を通常の保持状態より上げることで、リークを加速
することができる。その結果、不揮発性半導体記憶装置
の信頼性評価時間を短縮することが可能となる。
【００３５】次に、第７の発明に係る不揮発性半導体記
憶装置の信頼性評価方法においては、上記第３、第４、
第５または第６の発明において、データ保持特性評価時
の上記不揮発性半導体記憶装置の温度を常温から１５０
℃以下の範囲内で行なう。
憶装置の信頼性評価方法においては、上記第３、第４、
第５または第６の発明において、データ保持特性評価時
の上記不揮発性半導体記憶装置の温度を常温から１５０
℃以下の範囲内で行なう。
【００３６】以上、第７の発明に係る不揮発性半導体記
憶装置の信頼性評価方法によれば、ストレス誘起低電界
リークは、弱い温度加速性（活性化エネルギー〜０．１
ｅＶ）と温度（１５０℃以上）での回復特性があること
が知られているため、回復してしまわない範囲において
できるだけ高い温度で試験を行ない、加速評価を行なう
ことが可能となる。その結果、不揮発性半導体記憶装置
の信頼性評価時間を短縮することができる。
憶装置の信頼性評価方法によれば、ストレス誘起低電界
リークは、弱い温度加速性（活性化エネルギー〜０．１
ｅＶ）と温度（１５０℃以上）での回復特性があること
が知られているため、回復してしまわない範囲において
できるだけ高い温度で試験を行ない、加速評価を行なう
ことが可能となる。その結果、不揮発性半導体記憶装置
の信頼性評価時間を短縮することができる。
【００３７】次に、第８の発明に係る不揮発性半導体記
憶装置の信頼性評価方法においては、上記第３、第４、
第５または第６の発明において、上記トンネル酸化膜に
かかる電界が６ＭＶ／ｃｍ以下となるように、上記制御
電極に電圧を印加して、上記データ保持特性評価を行な
う。
憶装置の信頼性評価方法においては、上記第３、第４、
第５または第６の発明において、上記トンネル酸化膜に
かかる電界が６ＭＶ／ｃｍ以下となるように、上記制御
電極に電圧を印加して、上記データ保持特性評価を行な
う。
【００３８】以上、第８の発明に係る不揮発性半導体記
憶装置によれば、トンネル酸化膜にかかる電界が６ＭＶ
／ｃｍ以上におけるＦＮトンネル電流成分が支配的にな
ることによって、低電界リークによる不良が見かけ上見
えなくなってしまうことを回避することができる。その
結果、不揮発性半導体記憶装置の信頼性評価時間を短縮
することができる。
憶装置によれば、トンネル酸化膜にかかる電界が６ＭＶ
／ｃｍ以上におけるＦＮトンネル電流成分が支配的にな
ることによって、低電界リークによる不良が見かけ上見
えなくなってしまうことを回避することができる。その
結果、不揮発性半導体記憶装置の信頼性評価時間を短縮
することができる。
【００３９】次に、第９の発明に係る不揮発性半導体記
憶装置の信頼性評価方法においては、上記第５の発明に
おいて、上記制御電極に与える電圧の極性を、上記半導
体領域に対して負となるように、上記制御電極に電圧を
印加して、上記データ保持特性評価を行なう。
憶装置の信頼性評価方法においては、上記第５の発明に
おいて、上記制御電極に与える電圧の極性を、上記半導
体領域に対して負となるように、上記制御電極に電圧を
印加して、上記データ保持特性評価を行なう。
【００４０】以上、第９の発明に係る不揮発性半導体記
憶装置の信頼性評価方法によれば、データ保持時の電界
を通常の保持状態より上げることで、リークを加速する
ことができる。その結果、不揮発性半導体記憶装置の信
頼性評価時間を短縮することができる。
憶装置の信頼性評価方法によれば、データ保持時の電界
を通常の保持状態より上げることで、リークを加速する
ことができる。その結果、不揮発性半導体記憶装置の信
頼性評価時間を短縮することができる。
【００４１】次に、第１０の発明に係る不揮発性半導体
記憶装置の信頼性評価方法においては、上記第６の発明
において、上記半導体領域に与える電圧の極性を、上記
制御電極に対して正となるように、上記制御電極に電圧
を印加して、上記データ保持特性評価を行なう。
記憶装置の信頼性評価方法においては、上記第６の発明
において、上記半導体領域に与える電圧の極性を、上記
制御電極に対して正となるように、上記制御電極に電圧
を印加して、上記データ保持特性評価を行なう。
【００４２】以上、第１０の発明に係る不揮発性半導体
記憶装置の信頼性評価方法によれば、データ保持時の電
界を通常の保持状態より上げることで、リークを加速す
ることが可能となる。その結果、不揮発性半導体記憶装
置の信頼性評価時間を短縮することが可能となる。
記憶装置の信頼性評価方法によれば、データ保持時の電
界を通常の保持状態より上げることで、リークを加速す
ることが可能となる。その結果、不揮発性半導体記憶装
置の信頼性評価時間を短縮することが可能となる。
【００４３】次に、第１１の発明に係る不揮発性半導体
記憶装置は、半導体領域の表面に形成されたソース領域
およびドレイン領域と、上記ソース領域と上記ドレイン
領域とに挟まれたチャネル領域の上方にトンネル酸化膜
を介在して形成された電荷蓄積電極と、上記電荷蓄積電
極の上方に絶縁膜を介在して形成された制御電極とを有
する不揮発性半導体記憶装置であって、通常の書込動作
あるいは消去動作のときの、上記不揮発性半導体記憶装
置の電圧を設定するための第１電圧設定装置と、通常の
書込動作あるいは消去動作のときよりも高い電圧によ
り、上記不揮発性半導体記憶装置の書込動作あるいは消
去動作を行なうための電圧を設定するための第２電圧設
定装置とを備えている。
記憶装置は、半導体領域の表面に形成されたソース領域
およびドレイン領域と、上記ソース領域と上記ドレイン
領域とに挟まれたチャネル領域の上方にトンネル酸化膜
を介在して形成された電荷蓄積電極と、上記電荷蓄積電
極の上方に絶縁膜を介在して形成された制御電極とを有
する不揮発性半導体記憶装置であって、通常の書込動作
あるいは消去動作のときの、上記不揮発性半導体記憶装
置の電圧を設定するための第１電圧設定装置と、通常の
書込動作あるいは消去動作のときよりも高い電圧によ
り、上記不揮発性半導体記憶装置の書込動作あるいは消
去動作を行なうための電圧を設定するための第２電圧設
定装置とを備えている。
【００４４】以上、第１１の発明に係る不揮発性半導体
記憶装置によれば、信頼性評価試験前の書換ストレス印
加時に、通常の書換条件よりも高い電圧条件で書換を行
なうことにより、酸化膜劣化を加速させることが可能と
なる。また、電圧を上げることにより、書換に要する時
間も短縮される。その結果、不揮発性半導体記憶装置の
信頼性評価時間を短縮することが可能となる。
記憶装置によれば、信頼性評価試験前の書換ストレス印
加時に、通常の書換条件よりも高い電圧条件で書換を行
なうことにより、酸化膜劣化を加速させることが可能と
なる。また、電圧を上げることにより、書換に要する時
間も短縮される。その結果、不揮発性半導体記憶装置の
信頼性評価時間を短縮することが可能となる。
【００４５】次に、第１２の発明に係る不揮発性半導体
記憶装置においては、半導体領域の表面に形成されたソ
ース領域およびドレイン領域と、上記ソース領域と上記
ドレイン領域とに挟まれたチャネル領域の上方にトンネ
ル酸化膜を介在して形成された電荷蓄積電極と、上記電
荷蓄積電極の上方に絶縁膜を介在して形成された制御電
極とを有する不揮発性半導体記憶装置であって、通常の
書込動作におけるしきい値を制御するための第１しきい
値制御装置と、（通常の書込状態のしきい値−熱平衡状
態のしきい値）の絶対値＜（データ保持特性評価時のし
きい値−熱平衡状態のしきい値）の絶対値を満足するデ
ータ保持特性評価のしきい値を制御するための第２しき
い値制御装置とを備えている。
記憶装置においては、半導体領域の表面に形成されたソ
ース領域およびドレイン領域と、上記ソース領域と上記
ドレイン領域とに挟まれたチャネル領域の上方にトンネ
ル酸化膜を介在して形成された電荷蓄積電極と、上記電
荷蓄積電極の上方に絶縁膜を介在して形成された制御電
極とを有する不揮発性半導体記憶装置であって、通常の
書込動作におけるしきい値を制御するための第１しきい
値制御装置と、（通常の書込状態のしきい値−熱平衡状
態のしきい値）の絶対値＜（データ保持特性評価時のし
きい値−熱平衡状態のしきい値）の絶対値を満足するデ
ータ保持特性評価のしきい値を制御するための第２しき
い値制御装置とを備えている。
【００４６】さらに、第１３の発明に係る不揮発性半導
体記憶装置においては、半導体領域の表面に形成された
ソース領域およびドレイン領域と、上記ソース領域と上
記ドレイン領域とに挟まれたチャネル領域の上方にトン
ネル酸化膜を介在して形成された電荷蓄積電極と、上記
電荷蓄積電極の上方に絶縁膜を介在して形成された制御
電極とを有する不揮発性半導体記憶装置であって、通常
の消去動作におけるしきい値を制御するための第１しき
い値制御装置と、（通常の消去状態のしきい値−熱平衡
状態のしきい値）の絶対値＜（データ保持特性評価時の
しきい値−熱平衡状態のしきい値）の絶対値を満足する
データ保持特性評価のしきい値を制御するための第２し
きい値制御装置とを備えている。
体記憶装置においては、半導体領域の表面に形成された
ソース領域およびドレイン領域と、上記ソース領域と上
記ドレイン領域とに挟まれたチャネル領域の上方にトン
ネル酸化膜を介在して形成された電荷蓄積電極と、上記
電荷蓄積電極の上方に絶縁膜を介在して形成された制御
電極とを有する不揮発性半導体記憶装置であって、通常
の消去動作におけるしきい値を制御するための第１しき
い値制御装置と、（通常の消去状態のしきい値−熱平衡
状態のしきい値）の絶対値＜（データ保持特性評価時の
しきい値−熱平衡状態のしきい値）の絶対値を満足する
データ保持特性評価のしきい値を制御するための第２し
きい値制御装置とを備えている。
【００４７】以上、第１２および第１３の発明に係る不
揮発性半導体記憶装置によれば、データ保持時の電界を
通常の保持状態より上げることで、リークを加速するこ
とができる。その結果、不揮発性半導体記憶装置の信頼
性評価時間を短縮することができる。
揮発性半導体記憶装置によれば、データ保持時の電界を
通常の保持状態より上げることで、リークを加速するこ
とができる。その結果、不揮発性半導体記憶装置の信頼
性評価時間を短縮することができる。
【００４８】次に、第１４の発明に係る不揮発性半導体
記憶装置においては、半導体領域の表面に形成されたソ
ース領域およびドレイン領域と、上記ソース領域と上記
ドレイン領域とに挟まれたチャネル領域の上方にトンネ
ル酸化膜を介在して形成された電荷蓄積電極と、上記電
荷蓄積電極の上方に絶縁膜を介在して形成された制御電
極とを有する不揮発性半導体記憶装置であって、データ
保持特性評価のときに、上記制御電極に直流的に電圧を
印加するための制御電極印加装置を備えている。
記憶装置においては、半導体領域の表面に形成されたソ
ース領域およびドレイン領域と、上記ソース領域と上記
ドレイン領域とに挟まれたチャネル領域の上方にトンネ
ル酸化膜を介在して形成された電荷蓄積電極と、上記電
荷蓄積電極の上方に絶縁膜を介在して形成された制御電
極とを有する不揮発性半導体記憶装置であって、データ
保持特性評価のときに、上記制御電極に直流的に電圧を
印加するための制御電極印加装置を備えている。
【００４９】以上、第１４の発明に係る不揮発性半導体
記憶装置によれば、データ保持時の電界を通常の状態よ
り上げることにより、リークを加速することが可能とな
る。その結果、不揮発性半導体記憶装置の信頼性評価時
間を短縮することが可能となる。
記憶装置によれば、データ保持時の電界を通常の状態よ
り上げることにより、リークを加速することが可能とな
る。その結果、不揮発性半導体記憶装置の信頼性評価時
間を短縮することが可能となる。
【００５０】次に、第１５の発明に係る不揮発性半導体
記憶装置においては、半導体領域の表面に形成されたソ
ース領域およびドレイン領域と、上記ソース領域と上記
ドレイン領域とに挟まれたチャネル領域の上方にトンネ
ル酸化膜を介在して形成された電荷蓄積電極と、上記電
荷蓄積電極の上方に絶縁膜を介在して形成された制御電
極とによりメモリセルが形成され、上記メモリセルが複
数行および複数列に配列されたメモリセルアレイと、を
備えた不揮発性半導体記憶装置であって、データ保持特
性評価のときに、上記メモリセルアレイが存在する上記
半導体領域に直流的に電圧を印加するための半導体領域
電圧印加装置を備えている。
記憶装置においては、半導体領域の表面に形成されたソ
ース領域およびドレイン領域と、上記ソース領域と上記
ドレイン領域とに挟まれたチャネル領域の上方にトンネ
ル酸化膜を介在して形成された電荷蓄積電極と、上記電
荷蓄積電極の上方に絶縁膜を介在して形成された制御電
極とによりメモリセルが形成され、上記メモリセルが複
数行および複数列に配列されたメモリセルアレイと、を
備えた不揮発性半導体記憶装置であって、データ保持特
性評価のときに、上記メモリセルアレイが存在する上記
半導体領域に直流的に電圧を印加するための半導体領域
電圧印加装置を備えている。
【００５１】以上、第１５の発明に係る不揮発性半導体
記憶装置によれば、データ保持時の電界を通常の保持状
態より上げることで、リークを加速することができる。
その結果、不揮発性半導体記憶装置の信頼性評価時間を
短縮することが可能となる。
記憶装置によれば、データ保持時の電界を通常の保持状
態より上げることで、リークを加速することができる。
その結果、不揮発性半導体記憶装置の信頼性評価時間を
短縮することが可能となる。
【００５２】次に、第１６の発明に係る不揮発性半導体
記憶装置においては、上記第１４に記載の不揮発性半導
体記憶装置であって、上記データ保持特性評価のとき
に、上記制御電極に与える電圧の極性を、上記半導体領
域に対して負となるように、上記制御電極に電圧を印加
するための第１制御電極電圧印加装置を備えている。
記憶装置においては、上記第１４に記載の不揮発性半導
体記憶装置であって、上記データ保持特性評価のとき
に、上記制御電極に与える電圧の極性を、上記半導体領
域に対して負となるように、上記制御電極に電圧を印加
するための第１制御電極電圧印加装置を備えている。
【００５３】以上、第１６の発明に係る不揮発性半導体
記憶装置によれば、データの保持時の電界を通常の保持
状態より上げることが可能となり、リークを加速するこ
とが可能となる。その結果、不揮発性半導体記憶装置の
信頼性評価時間を短縮することが可能となる。
記憶装置によれば、データの保持時の電界を通常の保持
状態より上げることが可能となり、リークを加速するこ
とが可能となる。その結果、不揮発性半導体記憶装置の
信頼性評価時間を短縮することが可能となる。
【００５４】次に、第１７の発明に係る不揮発性半導体
記憶装置においては、上記第１５の発明において、上記
データ保持特性評価時に、上記半導体領域に与える電圧
の極性を、上記制御電極に対して正となるように、上記
制御電極に電圧を印加するための第２制御電極電圧印加
装置を備えている。
記憶装置においては、上記第１５の発明において、上記
データ保持特性評価時に、上記半導体領域に与える電圧
の極性を、上記制御電極に対して正となるように、上記
制御電極に電圧を印加するための第２制御電極電圧印加
装置を備えている。
【００５５】以上、第１７の発明に係る不揮発性半導体
記憶装置によれば、データの保持時の電界を通常の状態
より上げることが可能となり、リークを加速することが
できる。その結果、不揮発性半導体記憶装置の信頼性評
価時間を短縮することが可能となる。
記憶装置によれば、データの保持時の電界を通常の状態
より上げることが可能となり、リークを加速することが
できる。その結果、不揮発性半導体記憶装置の信頼性評
価時間を短縮することが可能となる。
【００５６】次に、第１８の発明に係る不揮発性半導体
記憶装置においては、上記第１１、第１２、第１３、第
１４、第１５、第１６および第１７の発明であって、上
記トンネル酸化膜は、膜厚が１００Å以下である。
記憶装置においては、上記第１１、第１２、第１３、第
１４、第１５、第１６および第１７の発明であって、上
記トンネル酸化膜は、膜厚が１００Å以下である。
【００５７】以上、第１８の発明に係る不揮発性半導体
記憶装置によれば、ストレス誘起性低電界リーク現象を
顕著に表わすことが可能となる。その結果、不揮発性半
導体記憶装置のデータ保持特性評価の信頼性を向上させ
ることが可能となる。
記憶装置によれば、ストレス誘起性低電界リーク現象を
顕著に表わすことが可能となる。その結果、不揮発性半
導体記憶装置のデータ保持特性評価の信頼性を向上させ
ることが可能となる。
【００５８】
【発明の実施の形態】以下、この発明に基づいた実施の
形態について、ストレス誘起低電界リーク電流に起因す
るデータ保持特性の劣化による不良を加速評価する方法
について説明する。
形態について、ストレス誘起低電界リーク電流に起因す
るデータ保持特性の劣化による不良を加速評価する方法
について説明する。
【００５９】従来のデータ保持特性評価と異なり、スト
レス誘起低電界リーク電流に起因するデータ保持特性不
良を評価するためには、データ保持特性評価前に書換ス
トレスをかけることが必須となる。このときに劣化を加
速することが評価トータルとしての加速の第１ステップ
となる。
レス誘起低電界リーク電流に起因するデータ保持特性不
良を評価するためには、データ保持特性評価前に書換ス
トレスをかけることが必須となる。このときに劣化を加
速することが評価トータルとしての加速の第１ステップ
となる。
【００６０】すなわち、従来においては、データ保持特
性評価試験前には、必ずしも書換ストレスをかける必要
はなく、あるいはストレスをかけるとしても、図９また
は図１０に示すような、通常の書込動作および消去動作
と同じ動作条件で書換ストレスを行なっていた。
性評価試験前には、必ずしも書換ストレスをかける必要
はなく、あるいはストレスをかけるとしても、図９また
は図１０に示すような、通常の書込動作および消去動作
と同じ動作条件で書換ストレスを行なっていた。
【００６１】これに対して、本発明の実施の形態におい
ては、図１および図２に示すように、通常の書込消去動
作と比較して、高い電圧を印加することにより、劣化を
加速させることができるとともに（K. T. San, C. Kay
a, and T. P. Ma, “Effect of Erase Source Bias on
Flash EPROM Device Reliability ”IEEE Transactions
on Electron Devices, vol. 42, 1995, pp.150）、書
込消去に要する時間も短縮することが可能となるため、
評価試験時間の観点からみても加速する（評価時間を短
縮する）ことができる。また、このとき書込時のドレイ
ン電圧を上げることが最も劣化の加速に対しては有効で
ある。
ては、図１および図２に示すように、通常の書込消去動
作と比較して、高い電圧を印加することにより、劣化を
加速させることができるとともに（K. T. San, C. Kay
a, and T. P. Ma, “Effect of Erase Source Bias on
Flash EPROM Device Reliability ”IEEE Transactions
on Electron Devices, vol. 42, 1995, pp.150）、書
込消去に要する時間も短縮することが可能となるため、
評価試験時間の観点からみても加速する（評価時間を短
縮する）ことができる。また、このとき書込時のドレイ
ン電圧を上げることが最も劣化の加速に対しては有効で
ある。
【００６２】このときに、通常の書込消去動作に比べ
て、しきい値スイング（書込後のＶｔｈと消去後のＶｔ
ｈの差）を広くとることにより、１回の書換ストレス時
にトンネル酸化膜１０４を通過する電荷量を増やすこと
により、さらに劣化を加速することができる。
て、しきい値スイング（書込後のＶｔｈと消去後のＶｔ
ｈの差）を広くとることにより、１回の書換ストレス時
にトンネル酸化膜１０４を通過する電荷量を増やすこと
により、さらに劣化を加速することができる。
【００６３】このように、データ保持特性評価前の書換
ストレス印加時における加速を行なった後、第２段階と
して、データ保持特性評価試験時における加速について
説明する。
ストレス印加時における加速を行なった後、第２段階と
して、データ保持特性評価試験時における加速について
説明する。
【００６４】一般的に、ストレス誘起低電流リーク電流
についても強い電界依存性があり、その電流−電界特性
は、おおむねＦＮトンネル現象で説明できる（M. Kimur
a and H. Koyama,“Stress-Induced Low-Level Leakage
Mechanism in Ultrathin Silicon Dioxide Films Caus
ed by Neutral Oxide Trap Generation ”, IEEE Inter
national Reliability Physics Simposeum, 1994, pp.1
67）。
についても強い電界依存性があり、その電流−電界特性
は、おおむねＦＮトンネル現象で説明できる（M. Kimur
a and H. Koyama,“Stress-Induced Low-Level Leakage
Mechanism in Ultrathin Silicon Dioxide Films Caus
ed by Neutral Oxide Trap Generation ”, IEEE Inter
national Reliability Physics Simposeum, 1994, pp.1
67）。
【００６５】ここで、図３に、代表的な酸化膜の電流−
電界特性をＦＮプロットした例を示す。ストレス印加後
に正常なＦＮ電流成分に加えて、低電界において余剰な
リーク成分が現われていることがわかる。
電界特性をＦＮプロットした例を示す。ストレス印加後
に正常なＦＮ電流成分に加えて、低電界において余剰な
リーク成分が現われていることがわかる。
【００６６】このストレス誘起低電流リーク電流成分
は、正常な酸化膜のＦＮ電流に比べると電界依存性は小
さいながらも、以前として強い電界依存性を示している
ことがわかる。
は、正常な酸化膜のＦＮ電流に比べると電界依存性は小
さいながらも、以前として強い電界依存性を示している
ことがわかる。
【００６７】したがって、データ保持特性評価時におけ
るデータ保持電界を高くすることで、加速評価が可能と
なる。このときに注意すべきは、電界を高くし過ぎると
正常な酸化膜のＦＮトンネル電流の成分の方が大きくな
り、ストレス誘起リークによる不良が見えなくなってし
まうことである。
るデータ保持電界を高くすることで、加速評価が可能と
なる。このときに注意すべきは、電界を高くし過ぎると
正常な酸化膜のＦＮトンネル電流の成分の方が大きくな
り、ストレス誘起リークによる不良が見えなくなってし
まうことである。
【００６８】これは、図４および図５に示す電界および
電流密度の関係から、トンネル酸化膜に６ＭＶ／ｃｍ以
上の電界の領域においては、ＦＮトンネル電流成分が支
配的になっていることがわかる。したがって、データ保
持時の電界を高くし過ぎると、正常なＦＮトンネル電流
によって、低電界リークによる不良が見かけ上見えなく
なってしまう。
電流密度の関係から、トンネル酸化膜に６ＭＶ／ｃｍ以
上の電界の領域においては、ＦＮトンネル電流成分が支
配的になっていることがわかる。したがって、データ保
持時の電界を高くし過ぎると、正常なＦＮトンネル電流
によって、低電界リークによる不良が見かけ上見えなく
なってしまう。
【００６９】ここで、データ保持特性評価時にトンネル
酸化膜に印加される電界を高くする方法としては、 通常の書込、消去状態よりも大きなＶｔｈスイング
させることにより、データ保持時の自己バイアスを高め
る。すなわちデータ保持時にトンネル酸化膜にかかる電
界（自己バイアスは、書込消去状態のしきい値Ｖｔｈ
（Ｐ）、Ｖｔｈ（ｅ）と、フローティングゲートの電荷
が中性の状態でのＶｔｈ（Ｎ）との差の関数であるの
で、スイングを大きくとることによりＶｔｈ（Ｐ）−Ｖ
ｔｈ（Ｎ）、Ｖｔｈ（ｅ）−Ｖｔｈ（Ｎ）のそれぞれの
絶対値を大きくとり、その結果、データ保持時にトンネ
ル酸化膜にかける電圧を高くとることができる。
酸化膜に印加される電界を高くする方法としては、 通常の書込、消去状態よりも大きなＶｔｈスイング
させることにより、データ保持時の自己バイアスを高め
る。すなわちデータ保持時にトンネル酸化膜にかかる電
界（自己バイアスは、書込消去状態のしきい値Ｖｔｈ
（Ｐ）、Ｖｔｈ（ｅ）と、フローティングゲートの電荷
が中性の状態でのＶｔｈ（Ｎ）との差の関数であるの
で、スイングを大きくとることによりＶｔｈ（Ｐ）−Ｖ
ｔｈ（Ｎ）、Ｖｔｈ（ｅ）−Ｖｔｈ（Ｎ）のそれぞれの
絶対値を大きくとり、その結果、データ保持時にトンネ
ル酸化膜にかける電圧を高くとることができる。
【００７０】 データ保持特性評価試験時にコントロ
ールゲートないしはシリコン基板に適当なバイアスを印
加することにより、同様にトンネル酸化膜にかかる電界
を高くすることができる。たとえば、ＤＩＮＯＲ型フラ
ッシュメモリについて考えた場合、データ保持特性評価
時に、ウェルに＋１Ｖあるいは−１Ｖを印加したり、ワ
ード線に＋１Ｖあるいは−１Ｖを印加したり、全ワード
線に−１Ｖ印加したりすることにより、電界を高めるこ
とが可能となる。また、上述したデータ保持特性評価方
法においても、温度加速性はないのみならず高温におい
ては不良が回復してしまうため、１５０℃以下で評価し
なければならない。これは、ストレス誘起低電流リーク
によるトンネル酸化膜のリークは、弱い温度加速性（活
性化エネルギー〜０．１ｅＶ）と高温（１５０℃以上）
での回復特性があることが知られている（図６参照）。
ールゲートないしはシリコン基板に適当なバイアスを印
加することにより、同様にトンネル酸化膜にかかる電界
を高くすることができる。たとえば、ＤＩＮＯＲ型フラ
ッシュメモリについて考えた場合、データ保持特性評価
時に、ウェルに＋１Ｖあるいは−１Ｖを印加したり、ワ
ード線に＋１Ｖあるいは−１Ｖを印加したり、全ワード
線に−１Ｖ印加したりすることにより、電界を高めるこ
とが可能となる。また、上述したデータ保持特性評価方
法においても、温度加速性はないのみならず高温におい
ては不良が回復してしまうため、１５０℃以下で評価し
なければならない。これは、ストレス誘起低電流リーク
によるトンネル酸化膜のリークは、弱い温度加速性（活
性化エネルギー〜０．１ｅＶ）と高温（１５０℃以上）
での回復特性があることが知られている（図６参照）。
【００７１】したがって、回復してしまわない範囲にお
いて、できる限り高い温度でデータ保持特性評価を行な
うことが好ましいといえる。
いて、できる限り高い温度でデータ保持特性評価を行な
うことが好ましいといえる。
【００７２】なお、今回開示された発明の実施の形態は
すべての点で例示であって制限的なものではないと考え
られるべきである。本発明の範囲は上記した説明ではな
く特許請求の範囲によって示され、特許請求の範囲と均
等の意味および範囲内でのすべての変更が含まれること
が意図される。
すべての点で例示であって制限的なものではないと考え
られるべきである。本発明の範囲は上記した説明ではな
く特許請求の範囲によって示され、特許請求の範囲と均
等の意味および範囲内でのすべての変更が含まれること
が意図される。
【図１】 データ保持特性評価時におけるフラッシュメ
モリの書込動作を示す模式図である。
モリの書込動作を示す模式図である。
【図２】 データ保持特性評価時におけるフラッシュメ
モリの消去動作を示す模式図である。
モリの消去動作を示す模式図である。
【図３】 ストレス誘起低電界リーク特性を示す図であ
る。
る。
【図４】 トンネル酸化膜の膜厚が８５Åにおける電流
密度と電界との関係を示す図である。
密度と電界との関係を示す図である。
【図５】 トンネル酸化膜の膜厚が１３０Åにおける電
流密度と電界との関係を示す図である。
流密度と電界との関係を示す図である。
【図６】 データ保持特性評価時における温度と、電流
密度および電界の関係を示す図である。
密度および電界の関係を示す図である。
【図７】 フラッシュメモリの断面構造を示す図であ
る。
る。
【図８】 フラッシュメモリの動作原理を示す図であ
る。
る。
【図９】 フラッシュメモリの書込動作を説明するため
の模式図である。
の模式図である。
【図１０】 フラッシュメモリの消去動作を説明するた
めの模式図である。
めの模式図である。
【図１１】 従来技術におけるデータ保持特性評価の考
え方を説明するための図である。
え方を説明するための図である。
【図１２】 酸化膜の膜厚の違いにおける電流密度と電
界との関係を示す図である。
界との関係を示す図である。
１０１ Ｐ−ウェル、１０２ ドレイン領域、１０３
ソース領域、１０４トンネル酸化膜、１０５ フローテ
ィングゲート、１０６ コントロールゲート、１０７
絶縁膜、１０８ Ｐ- 基板、１０９ Ｎ−ウェル。
ソース領域、１０４トンネル酸化膜、１０５ フローテ
ィングゲート、１０６ コントロールゲート、１０７
絶縁膜、１０８ Ｐ- 基板、１０９ Ｎ−ウェル。
Claims (18)
- 【請求項１】 半導体領域の表面に形成されたソース領
域およびドレイン領域と、前記ソース領域と前記ドレイ
ン領域とに挟まれたチャネル領域の上方にトンネル酸化
膜を介在して形成された電荷蓄積電極と、前記電荷蓄積
電極の上方に絶縁膜を介在して形成された制御電極と、
を有する不揮発性半導体記憶装置の信頼性評価方法であ
って、 通常の書込動作あるいは消去動作のときの印加電圧より
も高い電圧を前記不揮発性半導体記憶装置に印加して書
換ストレスを与えることにより、前記不揮発性半導体記
憶装置のデータ保持特性評価を行なう、不揮発性半導体
記憶装置の信頼性評価方法。 - 【請求項２】 半導体領域の表面に形成されたソース領
域およびドレイン領域と、前記ソース領域と前記ドレイ
ン領域とに挟まれたチャネル領域の上方にトンネル酸化
膜を介在して形成された電荷蓄積電極と、前記電荷蓄積
電極の上方に絶縁膜を介在して形成された制御電極と、
を有する不揮発性半導体記憶装置の信頼性評価方法であ
って、 通常の書込動作あるいは消去動作のときのしきい値電圧
のシフト量（書込後のしきい値−消去後のしきい値）よ
りも大きいしきい値電圧のシフト量によって前記不揮発
性半導体記憶装置に書換ストレスを与えることにより、
不揮発性半導体記憶装置のデータ保持特性評価を行な
う、不揮発性半導体記憶装置の信頼性評価方法。 - 【請求項３】 半導体領域の表面に形成されたソース領
域およびドレイン領域と、前記ソース領域と前記ドレイ
ン領域とに挟まれたチャネル領域の上方にトンネル酸化
膜を介在して形成された電荷蓄積電極と、前記電荷蓄積
電極の上方に絶縁膜を介在して形成された制御電極と、
を有する不揮発性半導体記憶装置の信頼性評価方法であ
って、 （通常の書込状態のしきい値−熱平衡状態のしきい値）
の絶対値＜（データ保持特性評価時のしきい値−熱平衡
状態のしきい値）の絶対値 を満足するしきい値を前記不揮発性半導体記憶装置に印
加することにより、前記不揮発性半導体記憶装置のデー
タ保持特性評価を行なう、不揮発性半導体記憶装置の信
頼性評価方法。 - 【請求項４】 半導体領域の表面に形成されたソース領
域およびドレイン領域と、前記ソース領域と前記ドレイ
ン領域とに挟まれたチャネル領域の上方にトンネル酸化
膜を介在して形成された電荷蓄積電極と、前記電荷蓄積
電極の上方に絶縁膜を介在して形成された制御電極と、
を有する不揮発性半導体記憶装置の信頼性評価方法であ
って、 （通常の消去状態のしきい値−熱平衡状態のしきい値）
の絶対値＜（データ保持特性評価時のしきい値−熱平衡
状態のしきい値）の絶対値 を満足するしきい値を前記不揮発性半導体記憶装置に印
加することにより、前記不揮発性半導体記憶装置のデー
タ保持特性評価を行なう、不揮発性半導体記憶装置の信
頼性評価方法。 - 【請求項５】 半導体領域の表面に形成されたソース領
域およびドレイン領域と、前記ソース領域と前記ドレイ
ン領域とに挟まれたチャネル領域の上方にトンネル酸化
膜を介在して形成された電荷蓄積電極と、前記電荷蓄積
電極の上方に絶縁膜を介在して形成された制御電極と、
を有する不揮発性半導体記憶装置の信頼性評価方法であ
って、 前記制御電極に直流的に電圧を印加して、前記不揮発性
半導体記憶装置のデータ保持特性評価を行なう、不揮発
性半導体記憶装置の信頼性評価方法。 - 【請求項６】 半導体領域の表面に形成されたソース領
域およびドレイン領域と、前記ソース領域と前記ドレイ
ン領域とに挟まれたチャネル領域の上方にトンネル酸化
膜を介在して形成された電荷蓄積電極と、前記電荷蓄積
電極の上方に絶縁膜を介在して形成された制御電極と、
を有するメモリセルと、前記メモリセルが複数行および
複数列に配列されたメモリセルアレイと、を備える不揮
発性半導体記憶装置の信頼性評価方法であって、 前記メモリセルアレイが存在する前記半導体領域に直流
的に電圧を印加して、前記不揮発性半導体記憶装置のデ
ータ保持特性評価を行なう、不揮発性半導体記憶装置の
信頼性評価方法。 - 【請求項７】 前記データ保持特性評価において、前記
データ保持特性評価のときの前記不揮発性半導体記憶装
置の温度を、常温から１５０℃以下の範囲内で行なう、
請求項３、請求項４、請求項５または請求項６に記載の
不揮発性半導体記憶装置の信頼性評価方法。 - 【請求項８】 前記トンネル酸化膜にかかる電界が６Ｍ
Ｖ／ｃｍ以下となるように、前記制御電極に電圧を印加
して、前記データ保持特性評価を行なう、請求項３、請
求項４、請求項５または請求項６に記載の不揮発性半導
体記憶装置の信頼性評価方法。 - 【請求項９】 前記制御電極に与える電圧の極性を、前
記半導体領域に対して負となるように、前記制御電極に
電圧を印加して、前記データ保持特性評価を行なう、請
求項５に記載の不揮発性半導体記憶装置の信頼性評価方
法。 - 【請求項１０】 前記半導体領域に与える電圧の極性
を、前記制御電極に対して正となるように、前記制御電
極に電圧を印加して、前記データ保持特性評価を行な
う、請求項６に記載の不揮発性半導体記憶装置の信頼性
評価方法。 - 【請求項１１】 半導体領域の表面に形成されたソース
領域およびドレイン領域と、前記ソース領域と前記ドレ
イン領域とに挟まれたチャネル領域の上方にトンネル酸
化膜を介在して形成された電荷蓄積電極と、前記電荷蓄
積電極の上方に絶縁膜を介在して形成された制御電極
と、を有する不揮発性半導体記憶装置であって、 通常の書込動作あるいは消去動作時の、前記不揮発性半
導体記憶装置の電圧を設定するための第１電圧設定手段
と、 通常の書込動作あるいは消去動作のときよりも高い電圧
により前記不揮発性半導体記憶装置の書込動作あるいは
消去動作を行なうための電圧を設定するための第２電圧
設定手段と、を備えた不揮発性半導体記憶装置。 - 【請求項１２】 半導体領域の表面に形成されたソース
領域およびドレイン領域と、前記ソース領域と前記ドレ
イン領域とに挟まれたチャネル領域の上方にトンネル酸
化膜を介在して形成された電荷蓄積電極と、前記電荷蓄
積電極の上方に絶縁膜を介在して形成された制御電極
と、を有する不揮発性半導体記憶装置であって、 通常の書込動作におけるしきい値を制御するための第１
しきい値制御手段と、 （通常の書込状態のしきい値−熱平衡状態のしきい値）
の絶対値＜（データ保持特性評価時のしきい値−熱平衡
状態のしきい値）の絶対値 を満足するデータ保持特性評価のしきい値を制御するた
めの第２しきい値制御手段と、を備えた不揮発性半導体
記憶装置。 - 【請求項１３】 半導体領域の表面に形成されたソース
領域およびドレイン領域と、前記ソース領域と前記ドレ
イン領域とに挟まれたチャネル領域の上方にトンネル酸
化膜を介在して形成された電荷蓄積電極と、前記電荷蓄
積電極の上方に絶縁膜を介在して形成された制御電極
と、を有する不揮発性半導体記憶装置であって、 通常の消去動作におけるしきい値を制御するための第１
しきい値制御手段と、 （通常の消去状態のしきい値−熱平衡状態のしきい値）
の絶対値＜（データ保持特性評価時のしきい値−熱平衡
状態のしきい値）の絶対値 を満足するデータ保持特性評価のしきい値を制御するた
めの第２しきい値制御手段と、を備えた不揮発性半導体
記憶装置。 - 【請求項１４】 半導体領域の表面に形成されたソース
領域およびドレイン領域と、前記ソース領域と前記ドレ
イン領域とに挟まれたチャネル領域の上方にトンネル酸
化膜を介在して形成された電荷蓄積電極と、前記電荷蓄
積電極の上方に絶縁膜を介在して形成された制御電極
と、を有する不揮発性半導体記憶装置であって、 データ保持特性評価のときに、前記制御電極に直流的に
電圧を印加するための制御電極印加手段を備えた、不揮
発性半導体記憶装置。 - 【請求項１５】 半導体領域の表面に形成されたソース
領域およびドレイン領域と、前記ソース領域と前記ドレ
イン領域とに挟まれたチャネル領域の上方にトンネル酸
化膜を介在して形成された電荷蓄積電極と、前記電荷蓄
積電極の上方に絶縁膜を介在して形成された制御電極
と、によりメモリセルが形成され、前記メモリセルが複
数行および複数列に配列されたメモリセルアレイと、を
有する不揮発性半導体記憶装置であって、 データ保持特性評価のときに、前記メモリセルアレイが
存在する前記半導体領域に直流的に電圧を印加するため
の半導体領域電圧印加手段を備えた、不揮発性半導体記
憶装置。 - 【請求項１６】 前記データ保持特性評価のときに、前
記制御電極に与える電圧の極性を、前記半導体領域に対
して負となるように前記制御電極に電圧を印加するため
の第１制御電極電圧印加手段を備えた、請求項１４に記
載の不揮発性半導体記憶装置。 - 【請求項１７】 前記データ保持特性評価のときに、前
記半導体領域に与える電圧の極性を、前記制御電極に対
して正となるように、前記制御電極に電圧を印加するた
めの第２制御電極電圧印加手段を備えた、請求項１５に
記載の不揮発性半導体記憶装置。 - 【請求項１８】 前記トンネル酸化膜は、膜厚が１００
Å以下である、請求項１１、請求項１２、請求項１３、
請求項１４、請求項１５、請求項１６または請求項１７
に記載の不揮発性半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7173668A JPH0927198A (ja) | 1995-07-10 | 1995-07-10 | 不揮発性半導体記憶装置の信頼性評価方法およびその不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7173668A JPH0927198A (ja) | 1995-07-10 | 1995-07-10 | 不揮発性半導体記憶装置の信頼性評価方法およびその不揮発性半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0927198A true JPH0927198A (ja) | 1997-01-28 |
Family
ID=15964892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7173668A Pending JPH0927198A (ja) | 1995-07-10 | 1995-07-10 | 不揮発性半導体記憶装置の信頼性評価方法およびその不揮発性半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0927198A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6339557B1 (en) | 1999-06-02 | 2002-01-15 | Denso Corporation | Charge retention lifetime evaluation method for nonvolatile semiconductor memory |
| JP2005191434A (ja) * | 2003-12-26 | 2005-07-14 | Toyota Central Res & Dev Lab Inc | トランジスタ、トランジスタの特性変動モデル式特定方法、及びトランジスタの良否判定方法 |
| JP2005285289A (ja) * | 2004-03-31 | 2005-10-13 | Nec Electronics Corp | 半導体装置のテスト方法及びテスト装置 |
| JP2015502000A (ja) * | 2011-11-09 | 2015-01-19 | シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． | フローティングゲートを有する不揮発性メモリセルのデータ保持力を試験する方法 |
-
1995
- 1995-07-10 JP JP7173668A patent/JPH0927198A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6339557B1 (en) | 1999-06-02 | 2002-01-15 | Denso Corporation | Charge retention lifetime evaluation method for nonvolatile semiconductor memory |
| JP2005191434A (ja) * | 2003-12-26 | 2005-07-14 | Toyota Central Res & Dev Lab Inc | トランジスタ、トランジスタの特性変動モデル式特定方法、及びトランジスタの良否判定方法 |
| JP4675043B2 (ja) * | 2003-12-26 | 2011-04-20 | 株式会社豊田中央研究所 | バイポーラトランジスタ、バイポーラトランジスタの特性変動モデル式特定方法、及びバイポーラトランジスタの良否判定方法 |
| JP2005285289A (ja) * | 2004-03-31 | 2005-10-13 | Nec Electronics Corp | 半導体装置のテスト方法及びテスト装置 |
| JP2015502000A (ja) * | 2011-11-09 | 2015-01-19 | シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． | フローティングゲートを有する不揮発性メモリセルのデータ保持力を試験する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2965415B2 (ja) | 半導体記憶装置 | |
| US20050162896A1 (en) | Non-volatile memory element with oxide stack and non-volatile SRAM using the same | |
| US7385857B2 (en) | Non-volatile, static random access memory with regulated erase saturation and program window | |
| JPH02126498A (ja) | 不揮発性半導体記憶装置 | |
| US20030103384A1 (en) | Semiconductor memory and method of driving the same | |
| JP2005012219A (ja) | Ｓｏｎｏｓメモリ素子及びそのデータ消去方法 | |
| JPH07193151A (ja) | 不揮発性半導体記憶装置及びその記憶方法 | |
| JPH113595A (ja) | 不揮発性半導体記憶装置 | |
| US7130221B1 (en) | Dual gate multi-bit semiconductor memory | |
| JPH04105368A (ja) | 不揮発性半導体記憶装置及びその書き込み・消去方法 | |
| JPH0927198A (ja) | 不揮発性半導体記憶装置の信頼性評価方法およびその不揮発性半導体記憶装置 | |
| US7852680B2 (en) | Operating method of multi-level memory cell | |
| JP2000223598A (ja) | 不揮発性メモリ素子 | |
| KR100459628B1 (ko) | 불휘발성반도체메모리장치 | |
| JP3464955B2 (ja) | 半導体記憶装置及び記憶方法 | |
| JPH04359476A (ja) | 不揮発性半導体メモリの書き換え方法 | |
| KR100347530B1 (ko) | 플래쉬 메모리 셀의 소거 방법 | |
| JP3075544B2 (ja) | 不揮発性メモリの使用方法 | |
| US6891760B2 (en) | Method of erasing information in non-volatile semiconductor memory device | |
| US7554851B2 (en) | Reset method of non-volatile memory | |
| JPH08130262A (ja) | 不揮発性半導体メモリ装置およびその信頼性保証方法 | |
| JP2001266598A (ja) | 不揮発性半導体メモリの特性検査方法 | |
| JP3324691B2 (ja) | 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ書き換え方法 | |
| JP2001189085A (ja) | フラッシュメモリ素子における記憶情報の消去方法 | |
| JPS6059675B2 (ja) | 半導体装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040518 |