JPH09270357A - チップ型コンデンサ - Google Patents
チップ型コンデンサInfo
- Publication number
- JPH09270357A JPH09270357A JP8078958A JP7895896A JPH09270357A JP H09270357 A JPH09270357 A JP H09270357A JP 8078958 A JP8078958 A JP 8078958A JP 7895896 A JP7895896 A JP 7895896A JP H09270357 A JPH09270357 A JP H09270357A
- Authority
- JP
- Japan
- Prior art keywords
- type capacitor
- chip type
- electrode
- ground
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 高周波におけるコンデンサの電極部分の残留
インダクタンスを低く抑え、高周波でのノイズ除去効果
を高い周波数まで維持することのできるチップ型コンデ
ンサを提供する。 【解決手段】 ソース用電極３を中央に設け、該ソース
用電極３の両側に誘電体２ａ，２ｂを介してグランド用
電極１ａ，１ｂを設ける。このチップ型コンデンサで
は、グランド用電極１ａ，１ｂのインダクタが並列接続
となる構成となっている。
インダクタンスを低く抑え、高周波でのノイズ除去効果
を高い周波数まで維持することのできるチップ型コンデ
ンサを提供する。 【解決手段】 ソース用電極３を中央に設け、該ソース
用電極３の両側に誘電体２ａ，２ｂを介してグランド用
電極１ａ，１ｂを設ける。このチップ型コンデンサで
は、グランド用電極１ａ，１ｂのインダクタが並列接続
となる構成となっている。
Description
【０００１】
【発明の属する技術分野】本発明は、プリント基板上に
実装されるチップ型コンデンサに関し、特に高周波用の
チップ型コンデンサに関する。
実装されるチップ型コンデンサに関し、特に高周波用の
チップ型コンデンサに関する。
【０００２】
【従来の技術】放射ノイズを防ぐためにプリント基板上
の電源ラインのインピーダンスを下げたり、高周波ノイ
ズがのった電源ラインや信号ラインのループを小さくし
たりするために、バイパスコンデンサやデカプリングコ
ンデンサを用いて対策を行うことが多い。このようなノ
イズ対策に用いられるコンデンサとしては、電極を２つ
持つ２端子チップ型コンデンサが一般的に用いられてい
る。
の電源ラインのインピーダンスを下げたり、高周波ノイ
ズがのった電源ラインや信号ラインのループを小さくし
たりするために、バイパスコンデンサやデカプリングコ
ンデンサを用いて対策を行うことが多い。このようなノ
イズ対策に用いられるコンデンサとしては、電極を２つ
持つ２端子チップ型コンデンサが一般的に用いられてい
る。
【０００３】図８は一般的な２端子チップ型コンデンサ
の構成を説明するためのもので、（ａ）は外観図、
（ｂ）は内部構成図である。
の構成を説明するためのもので、（ａ）は外観図、
（ｂ）は内部構成図である。
【０００４】図８に示すように、２端子チップ型コンデ
ンサは、誘電体２７を電極２６ａ，２６ｂで挟んだ構成
となっており、一方の電極がソース用、他方の電極がグ
ランド用となっている。この２端子チップ型コンデンサ
をプリント基板上に実装した状態を図９に示す。
ンサは、誘電体２７を電極２６ａ，２６ｂで挟んだ構成
となっており、一方の電極がソース用、他方の電極がグ
ランド用となっている。この２端子チップ型コンデンサ
をプリント基板上に実装した状態を図９に示す。
【０００５】図９おいて、３０はＩＣ、３１はＩＣピ
ン、３３は図８に示した２端子チップ型コンデンサであ
る。ＩＣ３１はグランド３２および電源ライン３４が形
成されたプリント基板上に実装されており、ＩＣピン３
１の１つのピンがグランド３２と電気的に接続され、そ
の他のＩＣピンの１つが電源ライン３４と電気的に接続
されている。グランド３２および電源ライン３４間に
は、２端子チップ型コンデンサ３３が挿入され、これに
より放射ノイズや電源ラインの振れ等を防いでいる。
ン、３３は図８に示した２端子チップ型コンデンサであ
る。ＩＣ３１はグランド３２および電源ライン３４が形
成されたプリント基板上に実装されており、ＩＣピン３
１の１つのピンがグランド３２と電気的に接続され、そ
の他のＩＣピンの１つが電源ライン３４と電気的に接続
されている。グランド３２および電源ライン３４間に
は、２端子チップ型コンデンサ３３が挿入され、これに
より放射ノイズや電源ラインの振れ等を防いでいる。
【０００６】
【発明が解決しようとする課題】上述した２端子チップ
型コンデンサの等価回路を図１０に示す。図１０から分
かるように、この２端子チップ型コンデンサの等価回路
は、グランド用電極のインダクタンスＬと誘電体のキャ
パシタンスＣとソース用のインダクタンスＬが直列に接
続されたものとなる。このような回路構成となる従来の
チップ型コンデンサにおいては、図１１に示すように高
周波では電極部分の残留インダクタが大きくなるため、
インダクタンスとキャパタシタンスの直列共振周波数よ
り高い周波数ではインピーダンスが上昇することとな
り、ノイズ除去効果が妨げられてしまう。
型コンデンサの等価回路を図１０に示す。図１０から分
かるように、この２端子チップ型コンデンサの等価回路
は、グランド用電極のインダクタンスＬと誘電体のキャ
パシタンスＣとソース用のインダクタンスＬが直列に接
続されたものとなる。このような回路構成となる従来の
チップ型コンデンサにおいては、図１１に示すように高
周波では電極部分の残留インダクタが大きくなるため、
インダクタンスとキャパタシタンスの直列共振周波数よ
り高い周波数ではインピーダンスが上昇することとな
り、ノイズ除去効果が妨げられてしまう。
【０００７】本発明の目的は、上記問題を解決し、高周
波におけるコンデンサの電極部分の残留インダクタンス
を低く抑え、高周波でのノイズ除去効果を従来のものよ
りも高い周波数まで維持することのできるチップ型コン
デンサを提供することにある。
波におけるコンデンサの電極部分の残留インダクタンス
を低く抑え、高周波でのノイズ除去効果を従来のものよ
りも高い周波数まで維持することのできるチップ型コン
デンサを提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、ソース用電極と複数のグランド用電極と
がそれぞれ異なる誘電体を介して接続されたことを特徴
とする。
め、本発明は、ソース用電極と複数のグランド用電極と
がそれぞれ異なる誘電体を介して接続されたことを特徴
とする。
【０００９】上記の場合、前記ソース用電極を中央に設
け、該ソース用電極の両側に誘電体を介して前記グラン
ド用電極を設けられた構成としてもよい。この場合、前
記ソース用電極および各グランド用電極がそれぞれ複数
枚の電極板を一定間隔に積層した構成となっており、該
ソース用電極と各グランド用電極との電極板が一定間隔
で交互に積層されるように構成してもよい。
け、該ソース用電極の両側に誘電体を介して前記グラン
ド用電極を設けられた構成としてもよい。この場合、前
記ソース用電極および各グランド用電極がそれぞれ複数
枚の電極板を一定間隔に積層した構成となっており、該
ソース用電極と各グランド用電極との電極板が一定間隔
で交互に積層されるように構成してもよい。
【００１０】上述のいずれの場合も、前記ソース用電極
と各グランド用電極との間に設けられた誘電体のキャパ
シタンスが同じ値となるように構成することが望まし
い。また、前記誘電体は比誘電率の高い材料で構成する
ことが望ましい。
と各グランド用電極との間に設けられた誘電体のキャパ
シタンスが同じ値となるように構成することが望まし
い。また、前記誘電体は比誘電率の高い材料で構成する
ことが望ましい。
【００１１】上記のようにソース用電極と複数のグラン
ド用電極とがそれぞれ異なる誘電体を介して接続される
本発明のチップ型コンデンサでは、その等価回路におい
ては後述するように各グランド用電極のインダクタンス
は並列接続された回路構成となるので、全体のインダク
タンスは上述の図８および図１０に示したソース用電極
とグランド用電極とが単に直列に接続された従来のもの
より小さくなり、電極部分の残留インダクタが小さくな
る。よって、従来のものより高周波までノイズ除去効果
を維持することができる。
ド用電極とがそれぞれ異なる誘電体を介して接続される
本発明のチップ型コンデンサでは、その等価回路におい
ては後述するように各グランド用電極のインダクタンス
は並列接続された回路構成となるので、全体のインダク
タンスは上述の図８および図１０に示したソース用電極
とグランド用電極とが単に直列に接続された従来のもの
より小さくなり、電極部分の残留インダクタが小さくな
る。よって、従来のものより高周波までノイズ除去効果
を維持することができる。
【００１２】また、上述の図９に示したように、従来の
チップ型コンデンサを実装した場合においては、プリン
ト基板上の信号線で分離されたグランドの１つ（グラン
ド３２’）が分離された状態となるため、グランドにお
ける信号のリターン電流が最短経路を通ることができず
にグランド上で大きなループを作ってしまい、リターン
電流が流れてしまう。リターン電流が流れるとグランド
インダクタンスが大きくなることから、グランドインピ
ーダンスが高くなり、グランドバウンズや放射ノイズ発
生の原因となっていた。これに対して、本発明のチップ
型コンデンサでは、複数のグランド用電極を備えている
ので、基板上の信号線で分離された各グランドを本チッ
プ型コンデンサにより高周波的に接続することができ、
これにより信号のリターン電流の経路が確保され、グラ
ンドバウンズや放射ノイズ発生が防止される。
チップ型コンデンサを実装した場合においては、プリン
ト基板上の信号線で分離されたグランドの１つ（グラン
ド３２’）が分離された状態となるため、グランドにお
ける信号のリターン電流が最短経路を通ることができず
にグランド上で大きなループを作ってしまい、リターン
電流が流れてしまう。リターン電流が流れるとグランド
インダクタンスが大きくなることから、グランドインピ
ーダンスが高くなり、グランドバウンズや放射ノイズ発
生の原因となっていた。これに対して、本発明のチップ
型コンデンサでは、複数のグランド用電極を備えている
ので、基板上の信号線で分離された各グランドを本チッ
プ型コンデンサにより高周波的に接続することができ、
これにより信号のリターン電流の経路が確保され、グラ
ンドバウンズや放射ノイズ発生が防止される。
【００１３】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。
面を参照して説明する。
【００１４】＜第１実施例＞図１は本発明の第１の実施
例のチップ型コンデンサの構成を説明するための図で、
（ａ）は外観図、（ｂ）は内部構成図である。
例のチップ型コンデンサの構成を説明するための図で、
（ａ）は外観図、（ｂ）は内部構成図である。
【００１５】本実施例のチップ型コンデンサは、誘電体
（２ａ，２ｂ）を３つの電極で挟んだ構造の３端子チッ
プ型コンデンサであり、中央の電極がソース用電極３、
両端の電極がそれぞれグランド用電極１ａ，１ｂであ
る。この３端子チップ型コンデンサの等価回路を図２に
示す。
（２ａ，２ｂ）を３つの電極で挟んだ構造の３端子チッ
プ型コンデンサであり、中央の電極がソース用電極３、
両端の電極がそれぞれグランド用電極１ａ，１ｂであ
る。この３端子チップ型コンデンサの等価回路を図２に
示す。
【００１６】図２に示すように、上記構成の３端子チッ
プ型コンデンサの等価回路は、グランド用電極１ａのイ
ンダクタンスＬ１と誘電体２ａのキャパシタンスＣ１が
直列に接続され、グランド用電極１ｂのインダクタンス
Ｌ２と誘電体２ｂのキャパシタンスＣ２が直列に接続さ
れ、これらを並列に接続したものにソース用電極３のイ
ンダクタンスＬ３が直列に接続された回路構成となって
いる。
プ型コンデンサの等価回路は、グランド用電極１ａのイ
ンダクタンスＬ１と誘電体２ａのキャパシタンスＣ１が
直列に接続され、グランド用電極１ｂのインダクタンス
Ｌ２と誘電体２ｂのキャパシタンスＣ２が直列に接続さ
れ、これらを並列に接続したものにソース用電極３のイ
ンダクタンスＬ３が直列に接続された回路構成となって
いる。
【００１７】上記回路構成の場合、電極１つあたりのイ
ンダクタンスを１Ｌ（ｎＨ）とすると、グランド用電極
１ａ，１ｂのインダクタンスＬ１，Ｌ２が並列接続にな
っていることから、全体のインダクタンスは１．５Ｌ
（ｎＨ）となる。これは前述した従来の２端子チップ型
コンデンサのインダクタンス（図１３の回路におけるイ
ンダクタンスは２（ｎＨ）である）の０．７５倍の大き
さであり、従来のものよりインダクタンスは小さくな
る。
ンダクタンスを１Ｌ（ｎＨ）とすると、グランド用電極
１ａ，１ｂのインダクタンスＬ１，Ｌ２が並列接続にな
っていることから、全体のインダクタンスは１．５Ｌ
（ｎＨ）となる。これは前述した従来の２端子チップ型
コンデンサのインダクタンス（図１３の回路におけるイ
ンダクタンスは２（ｎＨ）である）の０．７５倍の大き
さであり、従来のものよりインダクタンスは小さくな
る。
【００１８】また、上述の３端子チップ型コンデンサで
は、回路全体のキャパシタンスをＣとすると、それぞれ
のキャパシタンスＣ１，Ｃ２の容量がＣ／２となるよう
に誘電体が調整されており、この場合における直列共振
周波数（インダクタンスとキャパシタンスの直列接続に
おける直列共振周波数）ｆは
は、回路全体のキャパシタンスをＣとすると、それぞれ
のキャパシタンスＣ１，Ｃ２の容量がＣ／２となるよう
に誘電体が調整されており、この場合における直列共振
周波数（インダクタンスとキャパシタンスの直列接続に
おける直列共振周波数）ｆは
【００１９】
【数１】 で与えられることから、その直列共振周波数は従来の２
端子チップ型コンデンサと比較して高周波側にシフトし
たものとなる。
端子チップ型コンデンサと比較して高周波側にシフトし
たものとなる。
【００２０】よって、本実施例の３端子チップ型コンデ
ンサでは、図３に示すように、直列共振周波数が従来の
ものより高周波数側にシフトし、これに伴いインピーダ
ンスの上昇も高周波数側にシフトし、この直列共振周波
数がシフトした分、従来のものよりも高周波ノイズの除
去ができる。
ンサでは、図３に示すように、直列共振周波数が従来の
ものより高周波数側にシフトし、これに伴いインピーダ
ンスの上昇も高周波数側にシフトし、この直列共振周波
数がシフトした分、従来のものよりも高周波ノイズの除
去ができる。
【００２１】以上説明した３端子チップ型コンデンサ
は、インダクタンスの低下に伴う高周波ノイズの除去ば
かりでなく、実装面においても以下のような特徴を有す
る。
は、インダクタンスの低下に伴う高周波ノイズの除去ば
かりでなく、実装面においても以下のような特徴を有す
る。
【００２２】図４は、図１に示したチップ型コンデンサ
のプリント基板上実装例を示した図である。同図おい
て、４はＩＣ、５はＩＣピン、６は図１に示した３端子
チップ型コンデンサである。ＩＣ４はグランド８ａ，８
ｂおよび電源ライン７が形成されたプリント基板上に実
装されており、ＩＣピン５の１つのピンがグランド８ａ
と電気的に接続され、その他のＩＣピンの１つが電源ラ
イン７と電気的に接続されている。グランド（８ａ，８
ｂ）と電源ライン７との間に、３端子チップ型コンデン
サ６が挿入されている。すなわち、３端子チップ型コン
デンサ６の一方のグランド用電極とグランド８ａ、他方
のグランド用電極とグランド８ｂが電気的に接続され、
ソース用電極３が電源ライン７と電気的に接続されるよ
うに実装されている。
のプリント基板上実装例を示した図である。同図おい
て、４はＩＣ、５はＩＣピン、６は図１に示した３端子
チップ型コンデンサである。ＩＣ４はグランド８ａ，８
ｂおよび電源ライン７が形成されたプリント基板上に実
装されており、ＩＣピン５の１つのピンがグランド８ａ
と電気的に接続され、その他のＩＣピンの１つが電源ラ
イン７と電気的に接続されている。グランド（８ａ，８
ｂ）と電源ライン７との間に、３端子チップ型コンデン
サ６が挿入されている。すなわち、３端子チップ型コン
デンサ６の一方のグランド用電極とグランド８ａ、他方
のグランド用電極とグランド８ｂが電気的に接続され、
ソース用電極３が電源ライン７と電気的に接続されるよ
うに実装されている。
【００２３】上記のように３端子チップ型コンデンサを
実装したものでは、グランド８ａ，８ｂ間が３端子チッ
プ型コンデンサ６により高周波的に接続され、これによ
り信号のリターン電流の経路が確保され、グランドバウ
ンズや放射ノイズ発生を防止できる。
実装したものでは、グランド８ａ，８ｂ間が３端子チッ
プ型コンデンサ６により高周波的に接続され、これによ
り信号のリターン電流の経路が確保され、グランドバウ
ンズや放射ノイズ発生を防止できる。
【００２４】＜第２実施例＞図５は本発明の第２の実施
例である積層型構造の３端子チップ型コンデンサの内部
構成図である。同図において、９はソース用電極、１０
ａ，１０ｂはグランド用電極であり、これら電極は上述
の第１の実施例の構成と同様、誘電体を介して接続され
た構成となっている。ソース用電極９およびグランド用
電極１０ａ，１０ｂは、それぞれ複数枚の電極板を等間
隔に積層した構成となっており、ソース用電極９とグラ
ンド用電極１０ａとは互いの電極板が交互に積層される
ように設けられ、同様にソース用電極９とグランド用電
極１０ａとは互いの電極板が交互に積層されるように設
けられている。
例である積層型構造の３端子チップ型コンデンサの内部
構成図である。同図において、９はソース用電極、１０
ａ，１０ｂはグランド用電極であり、これら電極は上述
の第１の実施例の構成と同様、誘電体を介して接続され
た構成となっている。ソース用電極９およびグランド用
電極１０ａ，１０ｂは、それぞれ複数枚の電極板を等間
隔に積層した構成となっており、ソース用電極９とグラ
ンド用電極１０ａとは互いの電極板が交互に積層される
ように設けられ、同様にソース用電極９とグランド用電
極１０ａとは互いの電極板が交互に積層されるように設
けられている。
【００２５】上記のような積層構造とすることにより、
容量の大きな３端子チップ型コンデンサを構成すること
ができる。このような積層構造では、電極板の積層数が
多いほどより大きな容量を得ることができる。
容量の大きな３端子チップ型コンデンサを構成すること
ができる。このような積層構造では、電極板の積層数が
多いほどより大きな容量を得ることができる。
【００２６】＜第３実施例＞図６は、本発明の第３の実
施例のチップ型コンデンサの構成を説明するための図
で、（ａ）は外観図、（ｂ）は内部構成図である。
施例のチップ型コンデンサの構成を説明するための図
で、（ａ）は外観図、（ｂ）は内部構成図である。
【００２７】本実施例のチップ型コンデンサは、ソース
用電極２２と、その両側にそれぞれ異なる誘電体１２ａ
〜１２ｄを介して設けられた４つのグランド用電極１１
ａ〜１１ｄを有する５端子チップ型コンデンサである。
ソース用電極２２は中央に設けられており、該ソース用
電極２２の一方の側に絶縁体１４ａにより分離された誘
電体１２ａ，１２ｂを介してグランド用電極１１ａ，１
１ｂが設けられ、他方の側に絶縁体１４ｂにより分離さ
れた誘電体１２ｃ，１２ｄを介してグランド用電極１１
ｃ，１１ｄが設けられた構成となっている。この５端子
チップ型コンデンサの等価回路を図７に示す。
用電極２２と、その両側にそれぞれ異なる誘電体１２ａ
〜１２ｄを介して設けられた４つのグランド用電極１１
ａ〜１１ｄを有する５端子チップ型コンデンサである。
ソース用電極２２は中央に設けられており、該ソース用
電極２２の一方の側に絶縁体１４ａにより分離された誘
電体１２ａ，１２ｂを介してグランド用電極１１ａ，１
１ｂが設けられ、他方の側に絶縁体１４ｂにより分離さ
れた誘電体１２ｃ，１２ｄを介してグランド用電極１１
ｃ，１１ｄが設けられた構成となっている。この５端子
チップ型コンデンサの等価回路を図７に示す。
【００２８】図７に示すように、上記構成の５端子チッ
プ型コンデンサの等価回路は、グランド用電極１１ａ〜
１１ｄにおける各インダクタンスは並列接続となってお
り、これらグランド用電極１１ａ〜１１ｄにおける各イ
ンダクタンスとソース用電極１３におけるインダクタン
スとがそれぞれ誘電体１２ａ〜１２ｄのキャパシタンス
を介して接続された回路構成となっている。
プ型コンデンサの等価回路は、グランド用電極１１ａ〜
１１ｄにおける各インダクタンスは並列接続となってお
り、これらグランド用電極１１ａ〜１１ｄにおける各イ
ンダクタンスとソース用電極１３におけるインダクタン
スとがそれぞれ誘電体１２ａ〜１２ｄのキャパシタンス
を介して接続された回路構成となっている。
【００２９】上記回路構成の場合、電極１つあたりのイ
ンダクタンスを１Ｌ（ｎＨ）とすると、各グランド用電
極１１ａ〜１１ｄのインダクタンスが並列接続になって
いることから、全体のインダクタンスは前述の第１の実
施例のものよりも小さい０．６２５Ｌ（ｎＨ）となり、
よりインダクタンスの小さなチップ型コンデンサを得る
ことができる。よって、本実施例の５端子チップ型コン
デンサでは、直列共振周波数が前述した第１の実施例の
３端子チップ型コンデンサよりもさらに高周波数側にシ
フトし、これに伴いインピーダンスの上昇も高周波数側
にシフトし、この直列共振周波数がシフトした分、より
高周波ノイズの除去ができる。また、グランド用電極が
４つとなっているので、基板上に実装した場合、よりグ
ランドの強化を図ることができる。
ンダクタンスを１Ｌ（ｎＨ）とすると、各グランド用電
極１１ａ〜１１ｄのインダクタンスが並列接続になって
いることから、全体のインダクタンスは前述の第１の実
施例のものよりも小さい０．６２５Ｌ（ｎＨ）となり、
よりインダクタンスの小さなチップ型コンデンサを得る
ことができる。よって、本実施例の５端子チップ型コン
デンサでは、直列共振周波数が前述した第１の実施例の
３端子チップ型コンデンサよりもさらに高周波数側にシ
フトし、これに伴いインピーダンスの上昇も高周波数側
にシフトし、この直列共振周波数がシフトした分、より
高周波ノイズの除去ができる。また、グランド用電極が
４つとなっているので、基板上に実装した場合、よりグ
ランドの強化を図ることができる。
【００３０】以上説明した各実施例における誘電体の材
料としては、容量の大きなものを得るため、比誘電率の
高い材料で構成することが望ましく、例えばチタン酸バ
リウムやチタン酸ストロンチウムを使用することが好ま
しい。
料としては、容量の大きなものを得るため、比誘電率の
高い材料で構成することが望ましく、例えばチタン酸バ
リウムやチタン酸ストロンチウムを使用することが好ま
しい。
【００３１】
【発明の効果】以上説明したように本発明のチップ型コ
ンデンサは、高周波における残留インダクタンスが小さ
く、また実装面において基板上の電源ライン等で分離さ
れたグランドを高周波的に接続することができるので、
従来のものより高周波におけるノイズ抑制効果が大きい
という効果がある。
ンデンサは、高周波における残留インダクタンスが小さ
く、また実装面において基板上の電源ライン等で分離さ
れたグランドを高周波的に接続することができるので、
従来のものより高周波におけるノイズ抑制効果が大きい
という効果がある。
【図１】本発明の第１の実施例のチップ型コンデンサの
構成を説明するための図で、（ａ）は外観図、（ｂ）は
内部構成図である。
構成を説明するための図で、（ａ）は外観図、（ｂ）は
内部構成図である。
【図２】図１に示したチップ型コンデンサの等価回路図
である。
である。
【図３】図１に示したチップ型コンデンサと従来のもの
とのインピーダンス周波数特性の比較図である。
とのインピーダンス周波数特性の比較図である。
【図４】図１に示したチップ型コンデンサのプリント基
板上実装例を示した図である。
板上実装例を示した図である。
【図５】本発明の第２の実施例である積層型構造の３端
子チップ型コンデンサの内部構成図である。
子チップ型コンデンサの内部構成図である。
【図６】本発明の第３の実施例のチップ型コンデンサの
構成を説明するための図で、（ａ）は外観図、（ｂ）は
内部構成図である。
構成を説明するための図で、（ａ）は外観図、（ｂ）は
内部構成図である。
【図７】図６に示したチップ型コンデンサの等価回路図
である。
である。
【図８】一般的な２端子チップ型コンデンサの構成を説
明するための図で、（ａ）は外観図、（ｂ）は内部構成
図である。
明するための図で、（ａ）は外観図、（ｂ）は内部構成
図である。
【図９】図８に示した２端子チップ型コンデンサのプリ
ント基板上実装例を示した図である。
ント基板上実装例を示した図である。
【図１０】図８に示した２端子チップ型コンデンサの等
価回路図である。
価回路図である。
【図１１】図８に示した２端子チップ型コンデンサのイ
ンピーダンスの周波数特性を示した周波数特性図であ
る。
ンピーダンスの周波数特性を示した周波数特性図であ
る。
１ａ，１ｂ，１０ａ，１０ｂ，１１ａ〜１１ｄ グラン
ド用電極 ２ａ，２ｂ，１２ａ〜１２ｄ 誘電体 ３，９，１３ ソース用電極 ４ ＩＣ ５ ＩＣピン ６ ３端子チップ型コンデンサ ７ 電源ライン ８ａ，８ｂ グランド １４ａ，１４ｂ 絶縁体
ド用電極 ２ａ，２ｂ，１２ａ〜１２ｄ 誘電体 ３，９，１３ ソース用電極 ４ ＩＣ ５ ＩＣピン ６ ３端子チップ型コンデンサ ７ 電源ライン ８ａ，８ｂ グランド １４ａ，１４ｂ 絶縁体
Claims (5)
- 【請求項１】 ソース用電極と複数のグランド用電極と
がそれぞれ異なる誘電体を介して接続されたことを特徴
とするチップ型コンデンサ。 - 【請求項２】 請求項１に記載のチップ型コンデンサに
おいて、 前記ソース用電極を中央に設け、該ソース用電極の両側
に誘電体を介して前記グランド用電極が設けられたこと
を特徴とするチップ型コンデンサ。 - 【請求項３】 請求項２に記載のチップ型コンデンサに
おいて、 前記ソース用電極および各グランド用電極はそれぞれ複
数枚の電極板を一定間隔に積層した構成となっており、
該ソース用電極と各グランド用電極との電極板が一定間
隔で交互に積層されたことを特徴とするチップ型コンデ
ンサ。 - 【請求項４】 請求項１乃至請求項３のいずれかに記載
のチップ型コンデンサにおいて、 前記ソース用電極と各グランド用電極との間に設けられ
た誘電体のキャパシタンスが同じ値となるように構成し
たことを特徴とするチップ型コンデンサ。 - 【請求項５】 請求項１乃至請求項４のいずれかに記載
のチップ型コンデンサにおいて、 前記誘電体が比誘電率の高い材料で構成されていること
を特徴とするチップ型コンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8078958A JPH09270357A (ja) | 1996-04-01 | 1996-04-01 | チップ型コンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8078958A JPH09270357A (ja) | 1996-04-01 | 1996-04-01 | チップ型コンデンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09270357A true JPH09270357A (ja) | 1997-10-14 |
Family
ID=13676411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8078958A Pending JPH09270357A (ja) | 1996-04-01 | 1996-04-01 | チップ型コンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09270357A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002329788A (ja) * | 2001-04-27 | 2002-11-15 | Kyocera Corp | 可変コンデンサ |
-
1996
- 1996-04-01 JP JP8078958A patent/JPH09270357A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002329788A (ja) * | 2001-04-27 | 2002-11-15 | Kyocera Corp | 可変コンデンサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100363652B1 (ko) | 다층 커패시터, 배선기판, 감결합 회로 및 고주파 회로 | |
| KR100367859B1 (ko) | 적층 커패시터와 감결합 커패시터의 배선접속구조, 및배선기판 | |
| KR100364967B1 (ko) | 적층 커패시터, 배선 기판, 및 고주파 회로 | |
| US6282079B1 (en) | Capacitor | |
| US5834992A (en) | LC resonant part with a via hole inductor directly connected to the ground electrode | |
| JP3211816B2 (ja) | 複合部品 | |
| JPH0318112A (ja) | チップ型ノイズフィルタの取付け構造 | |
| US6831530B2 (en) | Monolithic LC filter with enhanced magnetic coupling between resonator inductors | |
| JPH09270357A (ja) | チップ型コンデンサ | |
| JPH1065476A (ja) | Ｌｃローパスフィルタ | |
| US5661443A (en) | Apparatus and method for an asymmetrical multi-pole monolithic crystal filter having improved phase response | |
| US20060109605A1 (en) | Decoupling module for decoupling high-frequency signals from a voltage supply line | |
| JP2001015885A (ja) | 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造 | |
| JP2000252164A (ja) | 積層セラミックフィルタ | |
| JP3176859B2 (ja) | 誘電体フィルタ | |
| JPH10150337A (ja) | Ｌｃローパスフィルタの反射特性調整方法 | |
| JP3197249B2 (ja) | 積層ｌｃハイパスフィルタ | |
| JPS632404A (ja) | 誘電体フイルタの帯域幅調整方法 | |
| JPH10190304A (ja) | 誘電体フィルタ | |
| JPH0653046A (ja) | ノイズフィルタ | |
| JP2002299986A (ja) | 電子回路ユニット | |
| JP2001167974A (ja) | 回路基板およびそれを用いた回路モジュールおよびそれを用いた電子装置 | |
| KR940011697B1 (ko) | 전자파 잡음 제거용 칩형 캐패시터 | |
| JPS62189807A (ja) | Ｌｃフイルタ− | |
| JPH1022703A (ja) | 誘電体フィルタ |