JPH09260392A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH09260392A JPH09260392A JP6832496A JP6832496A JPH09260392A JP H09260392 A JPH09260392 A JP H09260392A JP 6832496 A JP6832496 A JP 6832496A JP 6832496 A JP6832496 A JP 6832496A JP H09260392 A JPH09260392 A JP H09260392A
- Authority
- JP
- Japan
- Prior art keywords
- heavy metal
- layer
- semiconductor device
- wafer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】
【課題】高耐圧電力素子では、耐圧を得るため低濃度の
領域を形成するので、微量の重金属不純物によっても、
電圧印加時のもれ電流は増加する。しかし、１×１０15
ｃｍ-2以下のドーズ量に対しては、従来のリンゲッタリ
ング方法ではゲッタリング効果が期待できないため、漏
れ電流が大きかった。 【解決手段】破砕層１２が３μｍ以上２０μｍ以下残っ
ている表面２に対して、拡散層形成のためのイオン注入
３を行う。それにより、表面の破砕層１２が、イオン注
入時に一緒に打ち込まれた重金属５を捕獲して重金属が
熱拡散工程で基板の内部に拡散することを防ぐととも
に、基板内に存在する重金属をゲッタリングする。ま
た、ポリッシュによって、表面がミラー様の状態１０と
なるので、後工程での加工が容易になる。
領域を形成するので、微量の重金属不純物によっても、
電圧印加時のもれ電流は増加する。しかし、１×１０15
ｃｍ-2以下のドーズ量に対しては、従来のリンゲッタリ
ング方法ではゲッタリング効果が期待できないため、漏
れ電流が大きかった。 【解決手段】破砕層１２が３μｍ以上２０μｍ以下残っ
ている表面２に対して、拡散層形成のためのイオン注入
３を行う。それにより、表面の破砕層１２が、イオン注
入時に一緒に打ち込まれた重金属５を捕獲して重金属が
熱拡散工程で基板の内部に拡散することを防ぐととも
に、基板内に存在する重金属をゲッタリングする。ま
た、ポリッシュによって、表面がミラー様の状態１０と
なるので、後工程での加工が容易になる。
Description
【０００１】
【発明の属する技術分野】本発明は、電力素子に関する
もので、特に高耐圧素子において重金属ゲッタリング効
果を向上させるために使用されるものである。
もので、特に高耐圧素子において重金属ゲッタリング効
果を向上させるために使用されるものである。
【０００２】
【従来の技術】図５は、従来の高耐圧電力素子の製造プ
ロセスフローと、ウェハの断面図を示す。まず、半導体
基板１の表面に位置する破砕層の除去されたミラー面ま
たはブライトエッチング面上にバッファ熱酸化膜２を形
成する。その熱酸化膜２を通して、半導体基板１の表面
には１×１０15ｃｍ-2以下のドーズ量で、裏面には１×
１０15ｃｍ-2以上のドーズ量でボロンをイオン注入し
て、図５（ａ）に示すように、イオン注入領域３、４を
形成する。その際、重金属不純物５も一緒に注入され
る。
ロセスフローと、ウェハの断面図を示す。まず、半導体
基板１の表面に位置する破砕層の除去されたミラー面ま
たはブライトエッチング面上にバッファ熱酸化膜２を形
成する。その熱酸化膜２を通して、半導体基板１の表面
には１×１０15ｃｍ-2以下のドーズ量で、裏面には１×
１０15ｃｍ-2以上のドーズ量でボロンをイオン注入し
て、図５（ａ）に示すように、イオン注入領域３、４を
形成する。その際、重金属不純物５も一緒に注入され
る。
【０００３】その後、図５（ｂ）に示すように、熱工程
を施してボロンを拡散させ、拡散層６、７を形成する。
そのとき、重金属不純物５も基板内部に拡散される。次
に、図５（ｃ）に示すように、例えばＰＯＣｌ液を気化
させてリンを堆積し、リンゲッタリング工程を施す。重
金属不純物５は、リンゲッタリング層８にゲッタリング
される。
を施してボロンを拡散させ、拡散層６、７を形成する。
そのとき、重金属不純物５も基板内部に拡散される。次
に、図５（ｃ）に示すように、例えばＰＯＣｌ液を気化
させてリンを堆積し、リンゲッタリング工程を施す。重
金属不純物５は、リンゲッタリング層８にゲッタリング
される。
【０００４】最後に、図５（ｄ）に示すように、ゲッタ
リング層８を除去する。こうして作成された高耐圧電力
素子は、重金属汚染が少なく、漏れ電流の小さい良好な
耐圧特性を示す。
リング層８を除去する。こうして作成された高耐圧電力
素子は、重金属汚染が少なく、漏れ電流の小さい良好な
耐圧特性を示す。
【０００５】
【発明が解決しようとする課題】電力素子において、耐
圧が高くなるにしたがって、電界強度を緩和するため、
基板濃度を下げる必要がある。一方、低濃度の基板を用
いると、重金属不純物が微量しかなくても、電圧印加時
の漏れ電流が増加してしまう。
圧が高くなるにしたがって、電界強度を緩和するため、
基板濃度を下げる必要がある。一方、低濃度の基板を用
いると、重金属不純物が微量しかなくても、電圧印加時
の漏れ電流が増加してしまう。
【０００６】そのため、許容される重金属不純物の残留
量が低くなるが、１×１０15ｃｍ-2以下のドーズ量に対
しては、従来のリンゲッタリング方法では、ゲッタリン
グ効果は期待できず、熱拡散工程で基板内に拡散された
不純物を十分に除去することができない。
量が低くなるが、１×１０15ｃｍ-2以下のドーズ量に対
しては、従来のリンゲッタリング方法では、ゲッタリン
グ効果は期待できず、熱拡散工程で基板内に拡散された
不純物を十分に除去することができない。
【０００７】その結果、高耐圧電力素子におけるもれ電
流が大きくなるという問題があった。本発明は、上記課
題を解決するものであり、その目的は、従来のリンゲッ
タリング方法よりも不純物を除去する能力の高いゲッタ
リングプロセスを提供することにより、低濃度基板を用
いる半導体素子の漏れ電流を低減することである。
流が大きくなるという問題があった。本発明は、上記課
題を解決するものであり、その目的は、従来のリンゲッ
タリング方法よりも不純物を除去する能力の高いゲッタ
リングプロセスを提供することにより、低濃度基板を用
いる半導体素子の漏れ電流を低減することである。
【０００８】
【課題を解決するための手段】破砕層が３μｍ以上２０
μｍ以下残っている面をボロンをイオン注入する面と
し、熱酸化膜を形成した後、１×１０14ｃｍ-2以上のド
ーズ量でイオン注入を行い、熱工程を経て、所定の拡散
層を形成する。このとき、表面の破砕層が、イオン注入
時に一緒に打ち込まれた重金属を捕獲し、重金属が熱工
程で基板の内部に拡散することを防止し、かつ基板内に
存在する重金属をゲッタリングする。この後、必要に応
じてリンゲッタリング工程を加えたのち、３μｍ以上の
ミラーポリッシュを行う。３μｍ以上のポリッシュによ
り表面がミラー様の状態となる。これにより、後工程の
リソグラフィ工程等での加工が容易に行えるようにな
る。
μｍ以下残っている面をボロンをイオン注入する面と
し、熱酸化膜を形成した後、１×１０14ｃｍ-2以上のド
ーズ量でイオン注入を行い、熱工程を経て、所定の拡散
層を形成する。このとき、表面の破砕層が、イオン注入
時に一緒に打ち込まれた重金属を捕獲し、重金属が熱工
程で基板の内部に拡散することを防止し、かつ基板内に
存在する重金属をゲッタリングする。この後、必要に応
じてリンゲッタリング工程を加えたのち、３μｍ以上の
ミラーポリッシュを行う。３μｍ以上のポリッシュによ
り表面がミラー様の状態となる。これにより、後工程の
リソグラフィ工程等での加工が容易に行えるようにな
る。
【０００９】
【発明の実施の形態】図１は、本発明の実施例のプロセ
スフローとウェハの断面図を示す。半導体基板としての
ウェハ１は、ＪＩＳ規格で＃８００以上＃２０００以下
の荒れた表面を有している。このウェハ１は、＃１００
０ラップに加工された後、汚れを除去し、かつ破砕層１
２が３μｍ以上２０μｍ以下の厚さで残るように、ウェ
ハ１の表面は、５μｍ程度のエッチングが施される。ウ
ェハ１の裏面は、ブライトエッチングされる。このウェ
ハ１の表面及び裏面に１００ｎｍ以下の厚さでバッファ
酸化膜２を形成する（図１（ａ））。
スフローとウェハの断面図を示す。半導体基板としての
ウェハ１は、ＪＩＳ規格で＃８００以上＃２０００以下
の荒れた表面を有している。このウェハ１は、＃１００
０ラップに加工された後、汚れを除去し、かつ破砕層１
２が３μｍ以上２０μｍ以下の厚さで残るように、ウェ
ハ１の表面は、５μｍ程度のエッチングが施される。ウ
ェハ１の裏面は、ブライトエッチングされる。このウェ
ハ１の表面及び裏面に１００ｎｍ以下の厚さでバッファ
酸化膜２を形成する（図１（ａ））。
【００１０】次に、ウェハ１の表面には、１×１０14ｃ
ｍ-2以上のドーズ量でボロン３をイオン注入する。ウェ
ハ１の裏面には、１×１０15ｃｍ-2以上のドーズ量のボ
ロン４をイオン注入する（図１（ｂ））。ドーズ量が１
×１０15ｃｍ-2以上あれば、後のリンゲッタリング工程
で不純物は十分にゲッタリングされる。イオン注入の
際、重金属不純物５もボロンと一緒に基板に注入され
る。
ｍ-2以上のドーズ量でボロン３をイオン注入する。ウェ
ハ１の裏面には、１×１０15ｃｍ-2以上のドーズ量のボ
ロン４をイオン注入する（図１（ｂ））。ドーズ量が１
×１０15ｃｍ-2以上あれば、後のリンゲッタリング工程
で不純物は十分にゲッタリングされる。イオン注入の
際、重金属不純物５もボロンと一緒に基板に注入され
る。
【００１１】次に、高温で熱拡散を行い、表面側および
裏面側にそれぞれカソード側拡散層６とアノード側拡散
層７を形成する（図１（ｃ））。このとき、表面の破砕
層１２が、イオン注入時に一緒に打ち込まれたウェハの
表面側の重金属５を捕獲して、重金属不純物が熱工程で
基板の内部に拡散することを防止するとともに、イオン
注入前から基板内に存在する重金属５をゲッタリングす
る。
裏面側にそれぞれカソード側拡散層６とアノード側拡散
層７を形成する（図１（ｃ））。このとき、表面の破砕
層１２が、イオン注入時に一緒に打ち込まれたウェハの
表面側の重金属５を捕獲して、重金属不純物が熱工程で
基板の内部に拡散することを防止するとともに、イオン
注入前から基板内に存在する重金属５をゲッタリングす
る。
【００１２】さらに、ウェハ両面のバッファ酸化膜を除
去した後に、リンゲッタリング層８を設け、不純物をゲ
ッタリングする。その後、ウェハ表面を５μｍ程度ポリ
ッシュし、ミラー様の面にする（図１（ｄ））。この面
上に形成されるゲート酸化膜は、良好な特性を示す。本
実施例では、ウェハ表面に依然として破砕層１２が残存
している。しかし、それに限られるものではなく、破砕
層をすべて除去してもよい。
去した後に、リンゲッタリング層８を設け、不純物をゲ
ッタリングする。その後、ウェハ表面を５μｍ程度ポリ
ッシュし、ミラー様の面にする（図１（ｄ））。この面
上に形成されるゲート酸化膜は、良好な特性を示す。本
実施例では、ウェハ表面に依然として破砕層１２が残存
している。しかし、それに限られるものではなく、破砕
層をすべて除去してもよい。
【００１３】最後に、リンゲッタリング層８を除去す
る。図２は、本発明の別の実施例を示すプロセスフロー
とウェハの断面図を示す。このプロセスは、図１に示し
た実施例のプロセスからリンゲッタリング工程を省いた
ものである。本実施例では、裏面の重金属不純物が若干
残留することになるが、従来に比べて漏れ電流を抑える
ことができる。
る。図２は、本発明の別の実施例を示すプロセスフロー
とウェハの断面図を示す。このプロセスは、図１に示し
た実施例のプロセスからリンゲッタリング工程を省いた
ものである。本実施例では、裏面の重金属不純物が若干
残留することになるが、従来に比べて漏れ電流を抑える
ことができる。
【００１４】図３は、本発明のさらに別の実施例を示す
プロセスフローとウェハの断面図を示す。この実施例
は、図１に示した実施例のプロセスから裏面のイオン注
入工程とリンゲッタリング工程を省いたもので、アノー
ド側拡散層を形成しない場合に適用できる。
プロセスフローとウェハの断面図を示す。この実施例
は、図１に示した実施例のプロセスから裏面のイオン注
入工程とリンゲッタリング工程を省いたもので、アノー
ド側拡散層を形成しない場合に適用できる。
【００１５】図４は、本発明のさらに別の実施例を示す
プロセスフロートウェハの断面を示す。前述の３つの実
施例と異なり、破砕層１２の残ったミラー様の表面１１
を持つウェハを用いている。ミラー様のウェハの一例と
しては、＃１０００ラップ面を３μｍ以上７μｍ以下ポ
リッシュしたものが考えられる。プロセスは、破砕層１
２が存在するミラー様のウェハの表面および裏面にバッ
ファ熱酸化膜２を形成し、表面および裏面にイオン３、
４を注入をする。この後、熱拡散工程を施してカソード
・アノード側拡散層６、７を形成し、次いでリンゲッタ
リングし、その後ゲッタリング層を除去するものであ
る。
プロセスフロートウェハの断面を示す。前述の３つの実
施例と異なり、破砕層１２の残ったミラー様の表面１１
を持つウェハを用いている。ミラー様のウェハの一例と
しては、＃１０００ラップ面を３μｍ以上７μｍ以下ポ
リッシュしたものが考えられる。プロセスは、破砕層１
２が存在するミラー様のウェハの表面および裏面にバッ
ファ熱酸化膜２を形成し、表面および裏面にイオン３、
４を注入をする。この後、熱拡散工程を施してカソード
・アノード側拡散層６、７を形成し、次いでリンゲッタ
リングし、その後ゲッタリング層を除去するものであ
る。
【００１６】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法では、破砕層が残っているウェハにイオン
注入を行うため、一緒に取り込まれた重金属が熱拡散工
程において拡散するのを防止できるとともに、リンゲッ
タリング効果の期待できない１×１０15ｃｍ-2以下のド
ーズ量でもゲッタリング効果が得られ、漏れ電流を低減
できる。
置の製造方法では、破砕層が残っているウェハにイオン
注入を行うため、一緒に取り込まれた重金属が熱拡散工
程において拡散するのを防止できるとともに、リンゲッ
タリング効果の期待できない１×１０15ｃｍ-2以下のド
ーズ量でもゲッタリング効果が得られ、漏れ電流を低減
できる。
【００１７】また、ウェハの両面を用いる電力素子にお
いて表面が荒れていると、リソグラフィ工程等の後工程
での加工が困難であったのに対して、本発明では、３μ
ｍ以上のポリッシュを行ったり、ミラー様の表面をもつ
ウェハを使用するので、ウェハの面精度が向上し、後工
程での加工が容易になる。
いて表面が荒れていると、リソグラフィ工程等の後工程
での加工が困難であったのに対して、本発明では、３μ
ｍ以上のポリッシュを行ったり、ミラー様の表面をもつ
ウェハを使用するので、ウェハの面精度が向上し、後工
程での加工が容易になる。
【図１】本発明の実施例のプロセスフローとウェハの断
面を示す図。
面を示す図。
【図２】本発明の別の実施例のプロセスフローとウェハ
の断面を示す図。
の断面を示す図。
【図３】本発明のさらに別の実施例のプロセスフローと
ウェハの断面を示す図。
ウェハの断面を示す図。
【図４】本発明のさらに別の実施例のプロセスフローと
ウェハの断面を示す図。
ウェハの断面を示す図。
【図５】従来のプロセスフローとウェハの断面を示す
図。
図。
１…半導体基板、 ２…バッファ熱酸化膜、 ３…表面ボロンイオン注入領域、 ４…裏面ボロンイオン注入領域、 ５…重金属不純物、 ６…カソード側拡散層、 ７…アノード側拡散層、 ８…リンゲッタリング層、 ９…ラップ面、 １０…ポリッシュ面、 １１…破砕層の残ったミラー様な面、 １２…破砕層。
フロントページの続き (72)発明者 大澤 明彦 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内
Claims (6)
- 【請求項１】 シリコン基板の表面から３μｍ以上２０
μｍ以下の厚さの破砕層と、不純物がボロンである拡散
層とを有することを特徴とする半導体装置。 - 【請求項２】 前記シリコン基板の表面は、ミラー様で
あることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 破砕層が表面から３μｍ以上２０μｍ以
下の厚さで残っているシリコン基板に熱酸化膜を形成
し、前記熱酸化膜を通してボロンを１×１０14ｃｍ-2以
上のドーズ量でイオン注入し、熱工程を施して拡散層を
形成することを特徴とする半導体装置の製造方法。 - 【請求項４】 前記シリコン基板は、ＪＩＳ規格で＃８
００以上＃２０００以下の荒れた表面をもち、かつ、前
記熱工程の後にさらに３μｍ以上のミラーポリッシュを
行うことを特徴とする請求項３記載の半導体装置の製造
方法。 - 【請求項５】 前記シリコン基板は、前記破砕層が残っ
ているミラー様の表面を持つことを特徴とする請求項３
記載の半導体装置の製造方法。 - 【請求項６】 前記熱工程の後にさらに前記シリコン基
板の裏面側にリンゲッタリング工程を施すことを特徴と
する請求項３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6832496A JPH09260392A (ja) | 1996-03-25 | 1996-03-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6832496A JPH09260392A (ja) | 1996-03-25 | 1996-03-25 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09260392A true JPH09260392A (ja) | 1997-10-03 |
Family
ID=13370541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6832496A Pending JPH09260392A (ja) | 1996-03-25 | 1996-03-25 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09260392A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007096996A1 (ja) * | 2006-02-24 | 2007-08-30 | Mitsubishi Denki Kabushiki Kaisha | 半導体装置及びその製造方法 |
| EP2108188A1 (en) * | 2006-12-30 | 2009-10-14 | Calisolar, Inc. | Semiconductor wafer pre-process annealing&gettering method and system for solar cell formation |
-
1996
- 1996-03-25 JP JP6832496A patent/JPH09260392A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007096996A1 (ja) * | 2006-02-24 | 2007-08-30 | Mitsubishi Denki Kabushiki Kaisha | 半導体装置及びその製造方法 |
| US8329563B2 (en) | 2006-02-24 | 2012-12-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including a gettering layer and manufacturing method therefor |
| JP5151975B2 (ja) * | 2006-02-24 | 2013-02-27 | 三菱電機株式会社 | 半導体装置の製造方法 |
| EP2108188A1 (en) * | 2006-12-30 | 2009-10-14 | Calisolar, Inc. | Semiconductor wafer pre-process annealing&gettering method and system for solar cell formation |
| EP2108188A4 (en) * | 2006-12-30 | 2011-03-30 | Calisolar Inc | SEMICONDUCTOR WAFER PRE-PROCESSING AND TRAPPING METHOD AND SYSTEM FOR SOLAR CELL FORMATION |
| US8008107B2 (en) | 2006-12-30 | 2011-08-30 | Calisolar, Inc. | Semiconductor wafer pre-process annealing and gettering method and system for solar cell formation |
| US8316745B2 (en) | 2006-12-30 | 2012-11-27 | Calisolar Inc. | Semiconductor wafer pre-process annealing and gettering method and system for solar cell formation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6171889B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR101023666B1 (ko) | 반도체장치 및 그 제조 방법 | |
| JPH10209168A (ja) | 半導体装置の製造方法 | |
| US6391746B1 (en) | Gettering regions and methods of forming gettering regions within a semiconductor wafer | |
| US6339011B1 (en) | Method of forming semiconductive active area having a proximity gettering region therein and method of processing a monocrystalline silicon substrate to have a proximity gettering region | |
| JPH08181085A (ja) | 半導体装置の製造方法 | |
| US5731637A (en) | Semiconductor device | |
| JPH10313011A (ja) | 半導体基板及びその製造方法 | |
| JPH09260392A (ja) | 半導体装置およびその製造方法 | |
| JP3249753B2 (ja) | 半導体素子の製造方法 | |
| JPH0425076A (ja) | 薄膜トランジスタ | |
| JP3221413B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH02280322A (ja) | 半導体装置の製法 | |
| JP2974189B2 (ja) | 半導体装置の製造方法 | |
| US6656775B1 (en) | Semiconductor substrate, semiconductor device, and manufacturing method thereof | |
| JPH0661234A (ja) | 半導体装置の製造方法 | |
| JP2001144273A (ja) | 半導体装置の製造方法 | |
| JPH03229427A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| KR19990011412A (ko) | 반도체 소자의 제조방법 | |
| KR100365422B1 (ko) | 반도체기판에서의전위장벽을형성하는방법 | |
| JPH01245519A (ja) | 半導体装置の製造方法 | |
| JPH07221111A (ja) | 半導体装置の製造方法 | |
| JPH0319212A (ja) | 半導体装置の製造方法 | |
| US20040142519A1 (en) | Methods of manufacturing a semiconductor device | |
| JP2682426B2 (ja) | 半導体集積回路装置およびその製造方法 |