JP2974189B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2974189B2 JP2974189B2 JP4076714A JP7671492A JP2974189B2 JP 2974189 B2 JP2974189 B2 JP 2974189B2 JP 4076714 A JP4076714 A JP 4076714A JP 7671492 A JP7671492 A JP 7671492A JP 2974189 B2 JP2974189 B2 JP 2974189B2
- Authority
- JP
- Japan
- Prior art keywords
- type impurity
- type
- concentration
- layer
- acceleration energy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Light Receiving Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ダイオードの洩れ電流
を改善するための半導体装置の製造方法に関するもので
ある。
を改善するための半導体装置の製造方法に関するもので
ある。
【０００２】
【従来の技術】光を電荷量に変換するフォトダイオード
において、異常な電荷の発生と消滅を抑えるためシリコ
ン基板表面の界面準位密度による悪影響を防ぐことが必
要である。そのためにシリコン基板に形成されたフォト
ダイオードの表面にフォトダイオードと反対導電型の正
孔蓄積層を形成している。正孔蓄積層によってフォトダ
イオード領域に生じる空乏層の伸びを抑え込み上記悪影
響を回避する方法が用いられている。このような従来方
法の構造を図５から図７を用いて説明をする。
において、異常な電荷の発生と消滅を抑えるためシリコ
ン基板表面の界面準位密度による悪影響を防ぐことが必
要である。そのためにシリコン基板に形成されたフォト
ダイオードの表面にフォトダイオードと反対導電型の正
孔蓄積層を形成している。正孔蓄積層によってフォトダ
イオード領域に生じる空乏層の伸びを抑え込み上記悪影
響を回避する方法が用いられている。このような従来方
法の構造を図５から図７を用いて説明をする。
【０００３】Ｐ型シリコン基板１にチャネルストッパー
となるＰ型領域２を形成する。次にシリコン基板１上に
酸化膜あるいは窒化膜を含む酸化膜３が形成されてい
る。酸化膜３上にはフォトダイオードを形成する領域を
除いてマスク４が形成されている。次にリンイオンビー
ム５をシリコン基板１全面にわたって注入する。このよ
うにして比較的薄い濃度のＮ型不純物層６を形成する。
となるＰ型領域２を形成する。次にシリコン基板１上に
酸化膜あるいは窒化膜を含む酸化膜３が形成されてい
る。酸化膜３上にはフォトダイオードを形成する領域を
除いてマスク４が形成されている。次にリンイオンビー
ム５をシリコン基板１全面にわたって注入する。このよ
うにして比較的薄い濃度のＮ型不純物層６を形成する。
【０００４】次に、図７に示すように、ボロンイオンビ
ーム７を注入する。これによってＰ型の正孔蓄積層８が
形成される。
ーム７を注入する。これによってＰ型の正孔蓄積層８が
形成される。
【０００５】この時、Ｎ型不純物層６の領域としてシリ
コン基板１表面と酸化膜３の界面をも取り込んで形成す
ると、その界面での界面準位によって異常電流が発生
し、フォトダイオードの特性劣化を起こす。これを防止
するためにＰ型の正孔蓄積層８がＮ型不純物層６の表面
に形成されている。すなわち動作時にＮ型不純物層６に
生じる空乏層がその界面にまで伸びないように、比較的
濃度の高いＰ型不純物濃度を持つ正孔蓄積層８を形成す
る。この正孔蓄積層８の不純物濃度は１０17ｃｍ -3程度
を越えるボロン不純物が必要になる。このような不純物
濃度を得るためには、ボロン不純物のイオン注入量がか
なり多くなる。例えば膜厚１００ｎｍの酸化膜を通して
５０ｋｅＶの加速エネルギーで、１×１０14ｃｍ-2近く
のドーズ量を必要とする。このように導入すると、その
注入によって生じる欠陥のレベルが高いために、それに
起因した漏れ電流が発生する。このような欠陥の影響を
抑えるために本来形成しようとする正孔蓄積層８が逆
に、そのためのイオンを導入することにより欠陥が生じ
てしまい十分な改善効果が得られなくなる。
コン基板１表面と酸化膜３の界面をも取り込んで形成す
ると、その界面での界面準位によって異常電流が発生
し、フォトダイオードの特性劣化を起こす。これを防止
するためにＰ型の正孔蓄積層８がＮ型不純物層６の表面
に形成されている。すなわち動作時にＮ型不純物層６に
生じる空乏層がその界面にまで伸びないように、比較的
濃度の高いＰ型不純物濃度を持つ正孔蓄積層８を形成す
る。この正孔蓄積層８の不純物濃度は１０17ｃｍ -3程度
を越えるボロン不純物が必要になる。このような不純物
濃度を得るためには、ボロン不純物のイオン注入量がか
なり多くなる。例えば膜厚１００ｎｍの酸化膜を通して
５０ｋｅＶの加速エネルギーで、１×１０14ｃｍ-2近く
のドーズ量を必要とする。このように導入すると、その
注入によって生じる欠陥のレベルが高いために、それに
起因した漏れ電流が発生する。このような欠陥の影響を
抑えるために本来形成しようとする正孔蓄積層８が逆
に、そのためのイオンを導入することにより欠陥が生じ
てしまい十分な改善効果が得られなくなる。
【０００６】
【発明が解決しようとする課題】以上述べてきたように
フォトダイオード内に発生する漏れ電流を抑えるために
は注入欠陥のレベルを抑え、しかもあるレベルの濃度と
深さを形成するという二つの問題を同時に満足すること
が必要になる。
フォトダイオード内に発生する漏れ電流を抑えるために
は注入欠陥のレベルを抑え、しかもあるレベルの濃度と
深さを形成するという二つの問題を同時に満足すること
が必要になる。
【０００７】本発明の目的は、注入欠陥のレベルを抑え
ることのできる最適の不純物濃度と深さを与える半導体
装置の製造方法を提供する。
ることのできる最適の不純物濃度と深さを与える半導体
装置の製造方法を提供する。
【０００８】
【課題を解決するための手段】上記問題点に鑑み本発明
の半導体装置の製造方法は、半導体基板のＰ型領域に表
面からＮ型不純物を導入して、Ｎ型不純物層を形成する
工程と、前記Ｎ型不純物層の表面からＰ型不純物を少な
くとも二種類の加速エネルギーの条件でイオン注入し
て、前記Ｐ型不純物の濃度が表面で最も高く，深さ方向
に順次低減する分布の正孔蓄積層を形成する工程とをそ
なえたものである。詳しくは、前記Ｐ型不純物がボロン
で、注入条件を、前記Ｎ型不純物層の内部にピーク濃度
分布となる高加速エネルギーの第１の条件と、前記Ｎ型
不純物層の表面にピーク濃度分布となる低加速エネルギ
ーの第２の条件との二種類の加速エネルギーの条件に設
定して前記正孔蓄積層を形成する工程をそなえたもの
で、さらに詳しくは、前記二種類の加速エネルギーの条
件を、前記Ｐ型不純物の濃度分布のピーク濃度の位置が
前記半導体基板上に形成された絶縁膜と前記半導体基板
との界面より深くなる第１の条件と、前記Ｐ型不純物の
濃度分布のピーク濃度の位置が前記絶縁膜と前記半導体
基板との界面あるいは前記絶縁膜内となる第２の条件と
に設定したものである。
の半導体装置の製造方法は、半導体基板のＰ型領域に表
面からＮ型不純物を導入して、Ｎ型不純物層を形成する
工程と、前記Ｎ型不純物層の表面からＰ型不純物を少な
くとも二種類の加速エネルギーの条件でイオン注入し
て、前記Ｐ型不純物の濃度が表面で最も高く，深さ方向
に順次低減する分布の正孔蓄積層を形成する工程とをそ
なえたものである。詳しくは、前記Ｐ型不純物がボロン
で、注入条件を、前記Ｎ型不純物層の内部にピーク濃度
分布となる高加速エネルギーの第１の条件と、前記Ｎ型
不純物層の表面にピーク濃度分布となる低加速エネルギ
ーの第２の条件との二種類の加速エネルギーの条件に設
定して前記正孔蓄積層を形成する工程をそなえたもの
で、さらに詳しくは、前記二種類の加速エネルギーの条
件を、前記Ｐ型不純物の濃度分布のピーク濃度の位置が
前記半導体基板上に形成された絶縁膜と前記半導体基板
との界面より深くなる第１の条件と、前記Ｐ型不純物の
濃度分布のピーク濃度の位置が前記絶縁膜と前記半導体
基板との界面あるいは前記絶縁膜内となる第２の条件と
に設定したものである。
【０００９】
【作用】Ｐ型半導体基板、例えばＰ型シリコン基板ある
いはＰウエルの中にフォトダイオードとなるＮ型不純物
層を形成した後、そのＮ型不純物層内にＰ型不純物を導
入して、正孔蓄積層となるＰ型不純物層を形成するが、
この時、Ｐ型不純物であるボロンのイオン注入を二種類
の注入条件で行う。一つは上記シリコン基板上に形成さ
れた絶縁膜に対して投影飛程が十分大きくなる注入条件
を用いてボロンの注入を行う。つまり深さ方向に欠陥を
少なくした状態で、不純物を注入する。他の一つの注入
では上記シリコン基板上に形成された絶縁膜の厚さに比
べて投影飛程がほぼ同じかあるいは小さくなる条件でボ
ロンの注入を行う。つまりシリコン基板の表面側の濃度
を上昇せしめる。以上の注入方法によって、シリコン基
板表面でのボロン濃度を高く保って形成できる。しか
も、接合深さをある程度深く形成することができ、フォ
トダイオードからの正孔蓄積層の空乏層の広がりが表面
付近の高濃度の欠陥層にまで達することを抑制し、漏れ
電流を低減することができる。
いはＰウエルの中にフォトダイオードとなるＮ型不純物
層を形成した後、そのＮ型不純物層内にＰ型不純物を導
入して、正孔蓄積層となるＰ型不純物層を形成するが、
この時、Ｐ型不純物であるボロンのイオン注入を二種類
の注入条件で行う。一つは上記シリコン基板上に形成さ
れた絶縁膜に対して投影飛程が十分大きくなる注入条件
を用いてボロンの注入を行う。つまり深さ方向に欠陥を
少なくした状態で、不純物を注入する。他の一つの注入
では上記シリコン基板上に形成された絶縁膜の厚さに比
べて投影飛程がほぼ同じかあるいは小さくなる条件でボ
ロンの注入を行う。つまりシリコン基板の表面側の濃度
を上昇せしめる。以上の注入方法によって、シリコン基
板表面でのボロン濃度を高く保って形成できる。しか
も、接合深さをある程度深く形成することができ、フォ
トダイオードからの正孔蓄積層の空乏層の広がりが表面
付近の高濃度の欠陥層にまで達することを抑制し、漏れ
電流を低減することができる。
【００１０】
【実施例】図１、図２は本発明の実施例における工程断
面図を示すものである。
面図を示すものである。
【００１１】図１において、Ｐ型シリコン基板またはＰ
型のウェルを有するシリコン基板１に、チャネルストッ
パーとなるＰ型領域２を形成する。
型のウェルを有するシリコン基板１に、チャネルストッ
パーとなるＰ型領域２を形成する。
【００１２】次にシリコン基板１上に酸化膜あるいは窒
化膜を含む酸化膜３が形成されている。ここでは膜厚１
００ｎｍのシリコン酸化膜を用いた。
化膜を含む酸化膜３が形成されている。ここでは膜厚１
００ｎｍのシリコン酸化膜を用いた。
【００１３】酸化膜３上にはフォトダイオードを形成す
る領域を除いてマスク４が形成されている。
る領域を除いてマスク４が形成されている。
【００１４】次にリンイオンビーム５をシリコン基板１
全面にわたって注入する。このようにして比較的薄い濃
度のＮ型不純物層６を形成する。
全面にわたって注入する。このようにして比較的薄い濃
度のＮ型不純物層６を形成する。
【００１５】ここでリンイオンビーム５は加速エネルギ
ー１５０ｋｅＶ、ドーズ量２×１０ 12ｃｍ-2で注入す
る。
ー１５０ｋｅＶ、ドーズ量２×１０ 12ｃｍ-2で注入す
る。
【００１６】この後、１１００℃の熱処理を加え、リン
を熱拡散させて深さ２μｍ程度のダイオードを形成す
る。
を熱拡散させて深さ２μｍ程度のダイオードを形成す
る。
【００１７】次に、図２に示すように、ボロンイオンビ
ーム７を注入する。これによってＰ型の正孔蓄積層８が
形成される。
ーム７を注入する。これによってＰ型の正孔蓄積層８が
形成される。
【００１８】ここでボロンイオンビーム７の注入条件
は、第１の条件として、４０ｋｅＶの加速エネルギー
で、ドーズ量２×１０ 14 ｃｍ-2でのイオン注入を行い、
さらにこの上から、第２の条件として、２０ｋｅＶの加
速エネルギーで、ドーズ量４×１０14ｃｍ-2 でのイオン
注入を行う。
は、第１の条件として、４０ｋｅＶの加速エネルギー
で、ドーズ量２×１０ 14 ｃｍ-2でのイオン注入を行い、
さらにこの上から、第２の条件として、２０ｋｅＶの加
速エネルギーで、ドーズ量４×１０14ｃｍ-2 でのイオン
注入を行う。
【００１９】この方法で作製された正孔蓄積層のボロン
の深さ分布を図３に示す。横軸は酸化膜３表面からの深
さ、縦軸にボロン不純物の不純物濃度を示す。破線は従
来技術で１回のイオン注入を行った場合、実線は本実施
例の方法で行った場合を示す。本実施例では表面の濃度
が高く深くまで分布している。従来技術と比べると、従
来はシリコン基板１内部にボロン不純物の不純物濃度が
最大となる点が存在している。
の深さ分布を図３に示す。横軸は酸化膜３表面からの深
さ、縦軸にボロン不純物の不純物濃度を示す。破線は従
来技術で１回のイオン注入を行った場合、実線は本実施
例の方法で行った場合を示す。本実施例では表面の濃度
が高く深くまで分布している。従来技術と比べると、従
来はシリコン基板１内部にボロン不純物の不純物濃度が
最大となる点が存在している。
【００２０】またこの時、この注入によって導入される
欠陥量をモンテカルロシミュレーションで求めた結果に
ついて図４に示す。
欠陥量をモンテカルロシミュレーションで求めた結果に
ついて図４に示す。
【００２１】横軸は、酸化膜３表面からの深さを示す。
縦軸にボロン不純物の導入に伴いシリコン基板１のシリ
コンが変位した量を示す変位シリコン密度を示す。破線
は従来技術で１回のイオン注入を行った場合、実線は本
実施例の方法で行った場合を示す。
縦軸にボロン不純物の導入に伴いシリコン基板１のシリ
コンが変位した量を示す変位シリコン密度を示す。破線
は従来技術で１回のイオン注入を行った場合、実線は本
実施例の方法で行った場合を示す。
【００２２】変位シリコン密度を調べることで欠陥に相
当する濃度の深さプロファイルを知ることができる。
当する濃度の深さプロファイルを知ることができる。
【００２３】これより必要量の表面濃度と深さ方向の量
を十分とるためには、従来では深い部分に多量の欠陥を
形成することになる。これによって漏れ電流が増大す
る。
を十分とるためには、従来では深い部分に多量の欠陥を
形成することになる。これによって漏れ電流が増大す
る。
【００２４】この結果からもボロン不純物を導入するこ
とで生じる欠陥量は、従来と比べて半分以下の欠陥量と
なる。欠陥量が小さいことは、半導体装置の長期に渡る
優れた信頼性を確保できる点で有利である。
とで生じる欠陥量は、従来と比べて半分以下の欠陥量と
なる。欠陥量が小さいことは、半導体装置の長期に渡る
優れた信頼性を確保できる点で有利である。
【００２５】図５に従来技術と本実施例とで形成したダ
イオードの歩留りを示す。この歩留りは、漏れ電流が生
じたダイオードを不良と見なした時の歩留りである。
イオードの歩留りを示す。この歩留りは、漏れ電流が生
じたダイオードを不良と見なした時の歩留りである。
【００２６】白丸はフォトダイオードに５ボルトの電圧
を印加した場合の歩留りを、黒丸は２０ボルトの電圧を
印加した場合の歩留りを示す。
を印加した場合の歩留りを、黒丸は２０ボルトの電圧を
印加した場合の歩留りを示す。
【００２７】この結果より本実施例において形成した試
料では漏れ電流における歩留りが著しく改善されてい
る。
料では漏れ電流における歩留りが著しく改善されてい
る。
【００２８】この時、また注入の加速エネルギーはさら
に多くの種類を用いても良い。
に多くの種類を用いても良い。
【００２９】
【発明の効果】以上の結果に示すようにシリコンと酸化
膜の界面付近の濃度を上昇するための注入と深さ方向に
距離を稼ぐための注入を組合せることによって著しい改
善ができる。
膜の界面付近の濃度を上昇するための注入と深さ方向に
距離を稼ぐための注入を組合せることによって著しい改
善ができる。
【図１】本発明の製造方法の工程断面図
【図２】本発明の製造方法の工程断面図
【図３】深さ方向のボロン不純物の不純物濃度分布を示
す図
す図
【図４】深さ方向の変位シリコン密度の分布を示す図
【図５】ダイオードの漏れ電流に関する歩留りを示す図
【図６】従来の製造方法の工程断面図
【図７】従来の製造方法の工程断面図
１ シリコン基板 ２ Ｐ型領域 ３ 酸化膜 ４ マスク ５ リンイオンビーム ６ Ｎ型不純物層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−278883（ＪＰ，Ａ) 特開 平２−278882（ＪＰ，Ａ) 特開 平３−203382（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 31/10
Claims (3)
- 【請求項１】 半導体基板のＰ型領域に表面からＮ型不
純物を導入して、Ｎ型不純物層を形成する工程と、前記
Ｎ型不純物層の表面からＰ型不純物を少なくとも二種類
の加速エネルギーの条件でイオン注入して、前記Ｐ型不
純物の濃度が表面で最も高く，深さ方向に順次低減する
分布の正孔蓄積層を形成する工程とをそなえたことを特
徴とする半導体装置の製造方法。 - 【請求項２】 前記Ｐ型不純物がボロンで、前記Ｎ型不
純物層の内部にピーク濃度分布となる高加速エネルギー
の第１の条件と、前記Ｎ型不純物層の表面にピーク濃度
分布となる低加速エネルギーの第２の条件との二種類の
加速エネルギーの条件に設定して前記正孔蓄積層を形成
する工程をそなえたことを特徴とする請求項１記載の半
導体装置の製造方法。 - 【請求項３】 前記二種類の加速エネルギーの条件を、
前記Ｐ型不純物の濃度分布のピーク濃度の位置が前記半
導体基板上に形成された絶縁膜と前記半導体基板との界
面より深くなる第１の条件と、前記Ｐ型不純物の濃度分
布のピーク濃度の位置が前記絶縁膜と前記半導体基板と
の界面あるいは前記絶縁膜内となる第２の条件とに設定
したことを特徴とする請求項１記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4076714A JP2974189B2 (ja) | 1992-03-31 | 1992-03-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4076714A JP2974189B2 (ja) | 1992-03-31 | 1992-03-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05283731A JPH05283731A (ja) | 1993-10-29 |
| JP2974189B2 true JP2974189B2 (ja) | 1999-11-08 |
Family
ID=13613225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4076714A Expired - Fee Related JP2974189B2 (ja) | 1992-03-31 | 1992-03-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2974189B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03251160A (ja) * | 1990-02-28 | 1991-11-08 | Otsuka Pharmaceut Co Ltd | 低カロリー飲料組成物 |
| JP3516552B2 (ja) * | 1996-04-30 | 2004-04-05 | シャープ株式会社 | 受光素子の製造方法 |
-
1992
- 1992-03-31 JP JP4076714A patent/JP2974189B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05283731A (ja) | 1993-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0283966A (ja) | 半導体デバイスの製造方法 | |
| KR20010006284A (ko) | 게터링 원자들을 주입함으로써 도펀트 농도를 제어하는 방법 | |
| US5045486A (en) | Transistor fabrication method | |
| JP2974189B2 (ja) | 半導体装置の製造方法 | |
| KR100278495B1 (ko) | 접합누설이 적은 저 스트레스 광다이오드 및 그의 형성방법 | |
| KR100304082B1 (ko) | 문턱전압이개선된금속산화물반도체전계효과트랜지스터(mosfet)를제공할수있는반도체장치의제조방법 | |
| JP2007019518A (ja) | フィールドストップを有する半導体部品 | |
| JP3211773B2 (ja) | 半導体装置およびその製造方法 | |
| KR20010065303A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JP2000260778A (ja) | 半導体装置およびその製造方法 | |
| JP2757491B2 (ja) | 半導体装置の製造方法 | |
| JP2808945B2 (ja) | 縦型ｍｏｓ電界効果トランジスタの製造方法 | |
| JP3221413B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100269280B1 (ko) | 엘디디(ldd)형모스트랜지스터제조방법 | |
| KR100271795B1 (ko) | 반도체장치의제조방법 | |
| KR100293269B1 (ko) | 반도체 소자 제조방법 | |
| JP2024068391A (ja) | 半導体装置の製造方法 | |
| JPH1041240A (ja) | 半導体装置およびその製造方法 | |
| KR960008736B1 (ko) | 모스펫트(mosfet) 및 그 제조방법 | |
| KR100270073B1 (ko) | 저누설전류특성을 갖는 실리콘기판에의 얕은 접합층 형성방법 | |
| KR950005481B1 (ko) | 트랜지스터 제조방법 | |
| KR100263455B1 (ko) | 반도체 소자의 제조방법 | |
| US20080003788A1 (en) | Method of manufacturing semiconductor device | |
| KR100260363B1 (ko) | 반도체 소자의 게이트 전극 및 그 형성방법 | |
| JPH07297415A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |