JPH09258710A

JPH09258710A - 表示制御装置

Info

Publication number: JPH09258710A
Application number: JP8066513A
Authority: JP
Inventors: 和博 ▲高▼田; Kazuhiro Takada; Minoru Ichinoseki; 実一ノ関
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1996-03-22
Filing date: 1996-03-22
Publication date: 1997-10-03

Abstract

(57)【要約】【課題】回路規模を増大させたり、ソフトウェアを変
更することなく、デュアルスキャンタイプのディスプレ
イの表示制御を行うことができる表示制御装置を提供す
る。【解決手段】表示制御装置５０は、表示画面を複数に
分割し、分割したそれぞれの画面を同時に線順次駆動す
るディスプレイを表示するために、分割された画面のセ
ルの数を格納するレジスタ５６、セルマップメモリ２２
にメモリアドレスを出力し、セルマップメモリ２２から
データを読み出すＣＲＴＣ２１、ＣＲＴＣ２１のメモリ
アドレス（ＭＡ）出力に、レジスタ５６に格納された分
割された表示画面のセル数を加算する加算器５７、加算
器５７の出力とＣＲＴＣ２１のメモリアドレス（ＭＡ）
出力とをキャラクタクロック信号（ＣＨＣＬＫ−Ρ信
号）周期で切り換えてセルマップメモリ２２に出力する
セレクタ５８、表示画面を所定の大きさのセルに分割
し、各セルに表示する内容のアドレス値を記憶するセル
マップメモリ２２を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示装置を制御す
る表示制御装置に関し、詳細には、例えばデュアルスキ
ャンタイプのディスプレイの表示を制御する表示制御装
置に関する。

【０００２】

【従来の技術】表示装置に使用される表示デバイスとし
ては、明るさ、解像度、コントラスト、カラーなどの機
能に優れたＣＲＴ（Cathode Ray Tube）が主流である
が、小型化の点からＬＣＤ（Liquid Crystal Display）
が急速に普及している。

【０００３】従来のこの種の表示制御装置として、例え
ば「ｉｆ８００ＥＸ１１０・１２０シリーズテクニカ
ルブック第２０６〜２０７，２４２〜２４４頁」に開
示されるものがある。この文献に記載されている装置に
ついて説明する。

【０００４】図９及び図１０は、上記文献に記載されて
いる表示制御装置の動作の原理説明図である。説明を簡
略化するためグラフィック部のみを取り出したセルマッ
プ方式の原理図を示す。図９において、１１はＣＲＴコ
ントローラ（ＣＲＴＣ）、１２はセルマップメモリ、１
３はＶＲＡＭ（Video RAM）、１４は表示画面であり、
図１０はセルマップメモリ１２に書かれているアドレス
を示す図である。

【０００５】図１０に示すように、表示画面は等分割し
た小さな区画（以下、セルという）に分割されており、
これらのセルには左上隅から順に０，１，２，…のセル
番号が付されている。一方、図９に示すセルマップメモ
リ１２には、各セルに表示すべきドット区画が存在する
ＶＲＡＭ１３のアドレス（ドット区画の左上隅ドットの
アドレス）が入っている。ＣＲＴＣ１１は、セル０から
順にセルマップを索引として使い、ドット区画をＶＲＡ
Ｍ１３から読み出しては表示する。したがって、プログ
ラムはセルマップのアドレスを変更するだけでＶＲＡＭ
１３中の任意のデータをディスプレイ表示画面１４の任
意のセル位置に表示でき、マルチウィンドウ表示に適し
ている。

【０００６】図１１は上記ＣＲＴ表示制御装置の構成を
示すブロック図であり、説明を簡略化するためグラフィ
ック部のみを取り出している。

【０００７】図１１において、表示制御装置２０は、Ｃ
ＲＴＣ２１、セルマップメモリ２２、加算器２３、バッ
ファ２４，２５、ＶＲＡＭ２６、バッファ２７、シフト
レジスタ２８から構成される。また、２９はＣＰＵアド
レスバス、３０はＶＲＡＭアドレスバス、３１はＶＲＡ
Ｍデータバス、３２はＣＰＵデータバスである。

【０００８】この構成において、ＣＲＴＣ２１はディス
プレイの水平走査のたびにセルマップメモリ２２にメモ
リアドレス（ＭＡ）を出力し、水平走査のたびに出力す
るメモリアドレス（ＭＡ）によりセルマップメモリ２２
からデータを読み出す。メモリアドレス（ＭＡ）はセル
番号に対応しており、該当するセルに表示すべきドット
区画が存在するＶＲＡＭ２６のアドレス（Ｘｎ，Ｙｎ）
が出力される。上述したように、ここで出力されるアド
レスはドット区画の左上隅のドットのアドレスである。

【０００９】水平方向には、アドレスＸｎを先頭に１ワ
ード分（セル幅）のデータを読み出すため、水平方向の
アドレス（Ａｘ）はそのままバッファ２５及びＶＲＡＭ
アドレスバス３０を介してＶＲＡＭ２６に入力される。
一方、垂直方向は、アドレスＹｎにセル内の何ライン目
のデータを表示するかを表すラスタアドレス（ＲＡ）を
加算したものが実際の走査タイミングで読み出すべきＶ
ＲＡＭ２６のアドレス（Ａｙ）となる。ラスタアドレス
（ＲＡ）はメモリアドレス（ＭＡ）と同時にＣＲＴＣ２
１から出力されており、加算器２３でセルマップメモリ
２２の出力にラスタアドレス（ＲＡ）を加算されること
でＶＲＡＭ２６の垂直方向のアドレス（Ａｙ）が得られ
る。垂直方向のアドレス（Ａｙ）は水平方向のアドレス
（Ａｘ）と同様、バッファ２５及びＶＲＡＭアドレスバ
ス３０を介してＶＲＡＭ２６に入力される。

【００１０】ＶＲＡＭ２６からは水平方向のアドレス
（Ａｘ）と水平方向のアドレス（Ａｘ）を先頭アドレス
とし、セル幅に相当する１ワード分の表示データが出力
される。この表示データはＶＲＡＭデータバス３１を介
してシフトレジスタ２８でシリアルに変換され、ビデオ
データとしてディスプレイに出力される。また、ＣＰＵ
アドレスバス２９をから入力されるＣＰＵアドレス、バ
ッファ２４は、ＣＰＵからＶＲＡＭ２６をアクセスする
ためのものである。

【００１１】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の表示制御装置にあっては、ＶＲＡＭ２６以外
の回路をＬＳＩ化した場合、以下のような問題点があっ
た。

【００１２】すなわち、表示画面を２分割し、分割した
それぞれの画面へ同時に表示データを送出するデュアル
スキャンタイプのディスプレイを表示させようとする
と、ＶＲＡＭ２６に書き込むデータをデュアルスキャン
タイプのディスプレイの出力に合うようにソフトウェア
を変更するか、またはＶＲＡＭ２６とは別に少なくとも
分割した画像のどちらかのデータを記憶するフィールド
メモリが必要であり、そのメモリを制御する回路も必要
となる。そのため、上記ＬＳＩ以外の回路量が多くなる
という問題点があった。

【００１３】さらに、上記構成の装置では、(1)ディス
プレイを卓上に埋込み、上下からみることができるよう
にする、(2)ＬＣＤにおいて観視方向とＬＣＤの視角方
向が逆の場合、ＬＣＤを上下逆にしてシステムを取り付
ける、という用途において、ディスプレイを上下左右逆
に使う（見る）場合、ＶＲＡＭ２６に書き込むデータを
上下左右反転させて書き込む必要がある。これを実現す
るためには、ソフトウェアでＶＲＡＭ２６に書き込むデ
ータの反転を行わなければならず、変更に大変手間がか
かる上に余分な処理時間がかかるという問題点があっ
た。

【００１４】本発明は、回路規模を増大させたり、ソフ
トウェアを変更することなく、デュアルスキャンタイプ
のディスプレイの表示制御を行うことができる表示制御
装置を提供することを目的とする。

【００１５】また、本発明は、ソフトウェアを変更する
ことなく、表示データの上下左右の反転を行うことがで
きる表示制御装置を提供することを目的とする。

【００１６】

【課題を解決するための手段】本発明に係る表示制御装
置は、表示画面を複数に分割し、分割したそれぞれの画
面を同時に線順次駆動するディスプレイを制御する表示
制御装置において、表示画面を所定の大きさのセルに分
割し、各セルに表示する内容のアドレス値を記憶するセ
ルマップメモリと、セルマップメモリにメモリアドレス
を出力し、該セルマップメモリからデータを読み出すデ
ィスプレイ制御手段と、ディスプレイ制御手段のメモリ
アドレス出力に、分割された表示画面のセル数を加算す
る加算手段と、加算手段の出力とディスプレイ制御手段
のメモリアドレス出力とをキャラクタクロック周期で切
り換える選択手段とを備えて構成する。

【００１７】また、本発明に係る表示制御装置は、表示
画面を複数に分割し、分割したそれぞれの画面を同時に
線順次駆動するディスプレイを制御する表示制御装置に
おいて、表示画面を所定の大きさのセルに分割し、各セ
ルに表示する内容のアドレス値を記憶するセルマップメ
モリと、セルマップメモリにメモリアドレスを出力し、
該セルマップメモリからデータを読み出すとともに、該
セルマップメモリの出力に加算するラスタアドレスを出
力するディスプレイ制御手段と、ディスプレイ制御手段
のメモリアドレス出力を水平方向、若しくは垂直方向の
少なくとも何れか１つ以上の方向で反転させるアドレス
反転手段とを備えて構成する。

【００１８】また、上記表示制御装置の加算手段が、デ
ィスプレイ制御手段のメモリアドレス出力に、分割され
た表示画面のセル数を加算してセルマップメモリに出力
し、該セルマップメモリから分割した画面のデータがセ
ル幅の単位で交互に出力されるように構成してもよい。

【００１９】また、ディスプレイ制御手段は、ディスプ
レイの水平走査毎にセルマップメモリにメモリアドレス
を出力するものであってもよく、選択手段は、分割した
画面を同時に線順次駆動する場合には、加算手段の出力
をメモリアドレスとしてセルマップメモリに出力し、表
示画面を分割せずに表示駆動する場合にはディスプレイ
制御手段のメモリアドレス出力をセルマップメモリに出
力するように選択するものであってもよい。

【００２０】さらに、アドレス反転手段は、セルマップ
数からメモリアドレスを減算した値によりセルマップメ
モリからデータを読み出して水平方向の反転を行う手段
を備えたものであってもよく、アドレス反転手段は、最
大ラスタアドレスからラスタアドレスを減算した値を、
表示データ読み出しのラスタアドレスとすることにより
垂直方向の反転を行う手段を備えたものであってもよ
い。

【００２１】

【発明の実施の形態】本発明に係る表示制御装置は、デ
ュアルスキャンタイプのディスプレイの表示制御装置に
適用することができる。

【００２２】〔原理説明〕図２は、請求項１に記載の発
明に係る表示制御装置の原理説明図である。説明を簡略
化するためグラフィック部のみを取り出したセルマップ
方式の原理図を示す。図２において、４１はＣＲＴコン
トローラ（ＣＲＴＣ）、４２はセルマップメモリ、４３
はＶＲＡＭ（Video RAM）、４４は表示画面である。デ
ィスプレイはデュアルスキャンタイプのディスプレイ
で、表示画面が２分割されており、分割された画面がそ
れぞれＮ個のセルに分割されている。ＣＲＴＣ４１がセ
ル番号ｎのセルを読みにいくと、次のサイクルではセル
番号ｎ＋Ｎのセルを読みにいくようにし、分割された画
面の表示データを１ワードずつ交互に出力するようにし
たものである。

【００２３】図１は上記原理説明に基づく第１の実施形
態に係る表示制御装置のブロック図であり、デュアルス
キャンタイプのディスプレイを表示制御する表示制御装
置に適用した例である。図１の説明にあたり、前記図９
に示す表示制御装置と同一構成部分には同一符号を付し
ている。

【００２４】図１において、表示制御装置５０は、アン
ドゲート５１，５２，５３、インバータ５４、オアゲー
ト５５、レジスタ５６、加算器５７、セレクタ５８、Ｃ
ＲＴＣ２１（ディスプレイ制御手段）、セルマップメモ
リ２２、加算器２３、バッファ２４，２５、ＶＲＡＭ２
６、バッファ２７、シフトレジスタ２８から構成され
る。また、２９はＣＰＵアドレスバス、３０はＶＲＡＭ
アドレスバス、３１はＶＲＡＭデータバス、３２はＣＰ
Ｕデータバスである。

【００２５】上記レジスタ５６及び加算器５７は、全体
として加算手段５９を構成し、上記アンドゲート５１，
５２，５３、インバータ５４、オアゲート５５及びセレ
クタ５８は、全体として選択手段６０を構成する。第１
の実施形態に係る表示制御装置５０は、前記図９の表示
制御装置２０に加算手段５９及び選択手段６０を設けた
構成となっている。

【００２６】上記レジスタ５６は、分割された画面のセ
ルの数を格納する。

【００２７】上記加算器５７は、ＣＲＴＣ２１からのメ
モリアドレス出力（ＭＡ）にレジスタ５６からの分割画
面のセル数を加算する。例えば、分割画面のセル数を
Ｎ、ＭＡをｎとすると、加算器５７の出力はｎ＋Νとな
る。

【００２８】上記セレクタ５８は、アンドゲート５３か
らのセレクト入力Ｓによって加算器５７出力、ＣＲＴＣ
２１のメモリアドレス出力（ＭＡ）のいずれかに切り替
えてメモリアドレス出力（ＭＡ）としてセルマップメモ
リ２２に出力する。セレクタ５８は、セレクト入力Ｓが
「０」のときＡ入力が、「１」のときはＢ入力が出力さ
れる。

【００２９】上記ＣＲＴＣ２１は、ディスプレイの水平
走査のたびに加算器５７及びセレクタ５８にメモリアド
レス（ＭＡ）を出力する。ここで、ディスプレイをデュ
アルスキャンする場合は、加算器５７によってこのメモ
リアドレス（ＭＡ）出力に、レジスタ５６に格納された
分割された表示画面のセル数が加算されてセレクタ５８
に出力され、また表示画面を分割しない場合はこのメモ
リアドレス（ＭＡ）がそのままセレクタ５８に出力され
る。

【００３０】上記セルマップメモリ２２は、水平走査の
たびにＣＲＴＣ２１から出力されるメモリアドレス（Ｍ
Ａ）、又は加算器５７によって分割された表示画面のセ
ル数が加算されたメモリアドレスによりデータを読み出
すものである。なお、メモリアドレス（ＭＡ）はセル番
号に対応しており、該当するセルに表示すべきドット区
画が存在するＶＲＡＭ２６のアドレス（Ｘｎ，Ｙｎ）が
出力される。ここで出力されるアドレスはドット区画の
左上隅のドットのアドレスである。

【００３１】すなわち、加算器５７には、レジスタ５６
の出力とＣＲＴＣ２１のメモリアドレス出力（ＭＡ）が
入力され、加算器５７はこれら出力を加算してセレクタ
５８に出力する。セレクタ５８には、加算器５７の出力
とＣＲＴＣ２１のメモリアドレス出力（ＭＡ）が入力さ
れ、セレクタ５８はアンドゲート５３からのセレクタ信
号に従って加算器５７出力、ＣＲＴＣ２１のメモリアド
レス出力（ＭＡ）のいずれかに切り替えてメモリアドレ
ス出力（ＭＡ）としてセルマップメモリ２２に出力す
る。

【００３２】セレクタ５８の出力はセルマップメモリ２
２のアドレス入力に入力され、セルマップメモリ２２か
らは入力されたメモリアドレス出力（ＭＡ）に基づくデ
ータが読み出される。セルマップメモリ２２の出力のう
ち、垂直方向のデータとＣＲＴＣ２１のラスタアドレス
出力（ＲＡ）は加算器２３に入力され、セルマップメモ
リ２２の出力の水平方向のデータと加算器２３の出力は
バッファ２５を介してＶＲＡＭアドレスバス３０に接続
される。

【００３３】また、ＤＳＣＡＮ−Ｐ信号はアンドゲート
５３、インバータ５４及びアンドゲート５１に入力さ
れ、ＣＨＣＬＫ−Ｐ信号はアンドゲート５２の一方の入
力端子に入力され、２ＣＨＣＬＫ−Ｐ信号はアンドゲー
卜５１の他方の入力端子に入力される。インバータ５４
の出力はアンドゲート５２の他方の入力端子に入力され
ている。さらに、アンドゲート５１の出力はオアゲート
５５の一方の入力端子に入力され、アンドゲート５２の
出力はオアゲート５５の他方の入力端子に入力され、オ
アゲート５５の出力はＣＲＴＣ２１のクロック入力端子
に入力され、アンドゲート５３の出力はセレクタ５８の
セレクトＳ入力端子に入力される。

【００３４】一方、ＶＲＡＭ２６のＶＲＡＭアドレスバ
ス３０には上記バッファ２５の出力に加え、バッファ２
４を介してＣＰＵアドレスバス２９、及びＶＲＡＭアド
レス入力が接続されている。また、ＶＲＡＭデータバス
３１にはＶＲＡＭ２６のデータ出力、バッファ２７を介
してＣＰＵデータバス３２、及びシフトレジスタ２８の
入力が接続されている。

【００３５】また、ＣＰＵアドレス、バッファ２４、及
びＣＰＵデータバス３２、バッファ２７は、ＣＰＵから
ＶＲＡＭ２６をアクセスするためのものである。

【００３６】図３は上記表示制御装置５０に接続される
外付け回路の一例を示す図であり、図６はそのタイミン
グチャートである。

【００３７】図３において、外付け回路７０は、ビデオ
データをＤＣＴＣＬＫ信号に従ってシフトさせるシフト
レジスタ７１，７２、シフトされたビデオデータを２Ｃ
ＨＣＬＫ信号タイミングで保持・出力するフリップフロ
ップ７３，７４から構成される。図６に示すように、２
ＣＨＣＬＫ信号はＤＣＴＣＬＫ信号に対し２倍周期のク
ロック信号であり、ビデオデータ（セルマップ）をシフ
トして作成したビデオデータを、さらに２ＣＨＣＬＫ信
号に従って出力することによりデュアルスキャンデータ
ＵＤＡＴＡ０〜３，ＬＤＡＴＡ０〜３を出力するもので
ある。

【００３８】次に、図４のタイミングチャートを参照し
ながら表示制御装置５０の動作について説明する。

【００３９】ＤＳＣＡＮ−Ｐ信号は、デュアルスキャン
対応であることを表わす信号であり、ＤＳＣＡＮ−Ｐ信
号が「１」の時がデュアルスキャン対応、ＤＳＣＡＮ−
Ｐ信号が「０」の時がデュアルスキャン非対応である。

【００４０】まず、ＤＳＣＡＮ−Ｐ信号が「１」（デュ
アルスキャン対応）のときの説明をする。このとき、Ｃ
ＲＴＣ２１のクロック入力には２ＣＨＣＬＫ−Ｐが入力
される（図４参照）。２ＣＨＣＬＫ−Ｐ信号は、図４に
示すようにキャラクタクロック信号（ＣＨＣＬＫ−Ρ信
号）を２分周したクロックであり、ＣＲＴＣ２１のメモ
リアドレス出力（ＭＡ）は２キャラクタクロック単位で
０，１，２，…とカウントアップしていく。

【００４１】一方、レジスタ５６には、分割された画面
のセルの数が入っており、加算器５７でＣＲＴＣ２１か
らのメモリアドレス出力（ＭＡ）に分割画面のセル数が
加算される。分割画面のセル数をＮ、ＭＡをｎとする
と、加算器５７の出力はｎ＋Νとなる。この分割画面の
セル数と加算器５７の出力との関係は図５で示される。

【００４２】セレクタ５８は、アンドゲート５３からの
セレクト入力Ｓによって加算器５７出力、ＣＲＴＣ２１
のメモリアドレス出力（ＭＡ）のいずれかに切り替えて
メモリアドレス出力（ＭＡ）としてセルマップメモリ２
２に出力する。セレクタ５８は、セレクト入力Ｓが
「０」のときＡ入力が、「１」のときはＢ入力が出力さ
れる。

【００４３】ここで、セレクタ５８のＳ入力には、アン
ドゲート５３を介して２ＣＨＣＬＫ−Ｐ信号が入力され
るため、図４に示すようにセレクタ５８の出力はキャラ
クタクロック単位で０，Ｎ，１，Ｎ＋１，２，Ｎ＋２，
…，ｎ，Ｎ＋ｎと順に切り替わり、その番号のセルの左
上隅のドットのアドレスをセルマップメモリ２２に読み
にいくことになる。

【００４４】セルマップメモリ２２の出力の垂直方向の
データは、ＣＲＴＣ２１から出力されるセル内のラスタ
を指定するラスタアドレス（ＲＡ）が加算される。

【００４５】これがディスプレイに出力するＶＲＡＭ２
６の垂直方向のアドレス（Ａｙ）となり、水平方向のア
ドレス（Ａｘ）と合わせてバッファ２５及びＶＲＡＭア
ドレスバス３０を経由してＶＲＡＭ２６を読みにいく。
ＶＲＡＭ２６からは（Ａｘ，Ａｙ）を先頭アドレスとす
る水平方向に１ワード（セル幅と同じ）分のデータが同
時に出力され、そのデータはＶＲＡＭデータバス３１を
経由してシフトレジスタ２８に入力され、シフトレジス
タ２８でシリアルデータに変換されてディスプレイに出
力される。

【００４６】例えば、セル幅を４ドット、分割した画面
のライン数を２４０ラインとすると、４ドット単位で２
分割した画面のデータが交互に出力されることになる。

【００４７】一方、ＤＳＣＡＮ−Ｐ信号が「０」（デュ
アルスキャン対応でない）のときは、ＣＲＴＣ２１には
キャラクタクロックＣＨＣＬＫ−Ρが入力され、またセ
レクタ５８のＳ入力は「０」となるためＡ入力端子には
常にＣＲＴＣ２１のメモリアドレス出力（ＭＡ）が出力
される。

【００４８】したがって、メモリアドレス出力（ＭＡ）
はキャラクタクロック単位で０，ｌ，２，…とカウント
アップし、そのままセル番号としてセルマップを読みに
いくことになり、従来例と同様、表示画面が分割されな
いで左上から順に表示データが出力される。

【００４９】以上説明したように、第１の実施形態に係
る表示制御装置５０は、表示画面を複数に分割し、分割
したそれぞれの画面を同時に線順次駆動するディスプレ
イを表示するために、分割された画面のセルの数を格納
するレジスタ５６、セルマップメモリ２２にメモリアド
レスを出力し、セルマップメモリ２２からデータを読み
出すＣＲＴＣ２１、ＣＲＴＣ２１のメモリアドレス（Ｍ
Ａ）出力に、レジスタ５６に格納された分割された表示
画面のセル数を加算する加算器５７、加算器５７の出力
とＣＲＴＣ２１のメモリアドレス（ＭＡ）出力とをキャ
ラクタクロック信号（ＣＨＣＬＫ−Ρ信号）周期で切り
換えてセルマップメモリ２２に出力するセレクタ５８、
表示画面を所定の大きさのセルに分割し、各セルに表示
する内容のアドレス値を記憶するセルマップメモリ２２
を備え、デュアルスキャン表示の場合は、加算器５７が
ＣＲＴＣ２１のメモリアドレス（ＭＡ）出力に、分割さ
れた表示画面のセル数を加算し、セレクタ５８がこの分
割された表示画面のセル数が加算されたメモリアドレス
をセルマップメモリ２２に出力し、セルマップメモリ２
２から分割した画面のデータがセル幅の単位で交互に出
力されるように構成しているので、２分割した画面のデ
ータがセル幅の単位で交互に出力されるため、図３に示
すような簡単な外付け回路７０をＬＳＩの外に追加する
だけで、ソフトウェアを変更することなくデュアルスキ
ャンタイプのディスプレイが表示できる。

【００５０】図７及び図８は本発明の第２の実施形態に
係る表示制御装置の構成を示す図であり、ＬＣＤディス
プレイの表示制御装置に適用した例である。実際上はこ
の第２の実施形態のように、ＬＣＤディスプレイを備え
た装置において特に有効となる。

【００５１】図７は第２の実施形態に係る表示制御装置
の基本的な考え方を説明するための原理説明図である。
説明を簡略化するためグラフィック部のみを取り出した
セルマップ方式の原理図を示す。図７において、８１は
ＣＲＴコントローラ（ＣＲＴＣ）、８２はセルマップメ
モリ、８３はＶＲＡＭ（Video RAM）、８４は表示画面
である。セルマップメモリ８２からの読み出しは順序を
逆に行い、ＶＲＡＭ８３から表示データを読み出す時
に、ＶＲＡＭ８３の読み出しアドレスを逆転させて画面
に表示を行う。ＶＲＡＭ８３の読み出しアドレスを逆転
させて画面に表示した例を、表示画面８４上で反転した
セル０，ｎ，Ｍで示している。

【００５２】図８は上記原理説明に基づく第１の実施形
態に係る表示制御装置のブロック図であり、デュアルス
キャンタイプのディスプレイを表示制御する表示制御装
置に適用した例である。なお、本実施形態に係る表示制
御装置の説明にあたり図１に示す表示制御装置と同一構
成部分には同一符号を付して重複部分の説明を省略す
る。

【００５３】図８において、表示制御装置９０は、減算
器９１，９２、セレクタ９３，９４、ＣＲＴＣ２１（デ
ィスプレイ制御手段）、セルマップメモリ２２、加算器
２３、バッファ２４，２５、ＶＲＡＭ２６、バッファ２
７、シフトレジスタ２８から構成される。また、２９は
ＣＰＵアドレスバス、３０はＶＲＡＭアドレスバス、３
１はＶＲＡＭデータバス、３２はＣＰＵデータバスであ
る。

【００５４】上記減算器９１，９２、セレクタ９３，９
４は、全体としてアドレス反転手段９５を構成する。表
示制御装置９０は、前記図９の表示制御装置２０にアド
レス反転手段９５を設けた構成となっている。

【００５５】上記減算器９１は、セルマップ数のデータ
ＮＣＭからＣＲＴＣ２１のメモリアドレス（ＭＡ）出力
を減算する。

【００５６】上記減算器８２は、最大ラスタアドレスΝ
ｒからＣＲＴＣ２１のラスタアドレス（ＲＡ）出力を減
算する。

【００５７】上記セレクタ９３は、リバーススキャン信
号（ＲＳＣＡＮ信号）によって減算器９１出力（ＮＣＭ
−ＭＡ）、ＣＲＴＣ２１のメモリアドレス出力（ＭＡ）
のいずれかに切り替えてメモリアドレス出力（ＭＡ）と
してセルマップメモリ２２に出力する。

【００５８】上記セレクタ９４は、リバーススキャン信
号（ＲＳＣＡＮ信号）によって減算器８２出力（Ｎｒ−
ＲＡ）、ＣＲＴＣ２１のラスタアドレス（ＲＡ）のいず
れかに切り替えてラスタアドレスとして加算器２３に出
力する。

【００５９】すなわち、ＣＲＴＣ２１より出力されるメ
モリアドレス出力（ＭＡ）は、減算器９１及びセレクタ
５８に入力され、セルマップ数のデータＮＣＭは減算器
９１に入力される。また、リバーススキャン信号ＲＳＣ
ＡΝはセレクタ９３とセレクタ９４の制御端子Ｓに入力
されている。減算器９１の演算結果は、セレクタ９３に
入力され、セレクタ９３により選択された出力は、メモ
リアドレスとしてセルマップメモリ２２に入力される。

【００６０】一方、ラスタアドレス信号ＲＡは、減算器
８２とセレクタ９４に入力され、最大ラスタアドレスΝ
ｒは減算器８２に接続される。減算器８２の演算結果は
セレクタ９４に入力され、セレクタ９４により選択され
た出力は加算器２３に入力される。セルマップメモリ２
２からは、ＶＲＡＭ２６の水平アドレスＡｘとＶＲＡＭ
の垂直アドレスＡｙのデータが出力され、Ａｘはバッフ
ァ２４に入力され、Ａｙは加算器２３に入力される。加
算器２３の演算結果は、バッファ２５を介してＶＲＡＭ
アドレスバス３０に接続される。また、ＣＰＵアドレス
バス２９の出力が、バッファ２４に入力され、バッファ
２４を介してＶＲＡＭアドレスバス３０に接続される。

【００６１】ＶＲＡＭ２６は、ＶＲＡＭアドレスバス３
０とＶＲＡＭデータバス３１に接続されている。ＶＲＡ
Ｍデータバス３１は、バツファ２７とシフトレジスタ２
８に接続され、バッファ２７の出力は、ＣＰＵデータバ
ス３２上に出力される。また、シフトレジスタ２８の出
力は、ビデオデータとして出力される。

【００６２】以下、上述のように構成された表示制御装
置９０の動作について説明する。

【００６３】リバーススキャン信号ＲＳＣＡΝをセレク
タ９３，９４及びシフトレジスタ２８に出力することに
よって表示データを反転するかどうか選択を行う。反転
表示を行う時は、リバーススキャン信号ＲＳＣＡΝをセ
レクタ９３，９４及びシフトレジスタ２８に出力する。

【００６４】減算器９１では、セルマップ数ＮＣＭから
ＣＲＴＣ２１から出力されるメモリアドレス出力（Ｍ
Ａ）を減算し、演算結果（ＮＣＭ−ＭＡ）をセレクタ９
３のＡ入力端子に出力する。また、ＣＲＴＣ２１のメモ
リアドレス出力（ＭＡ）はセレクタ９３のＢ入力端子に
出力される。

【００６５】反転表示を行う時は、リバーススキャン信
号ＲＳＣＡΝがセレクタ９３に出力され、セレクタ９３
は、減算器９１でＣＲＴＣ２１から出力されるメモリア
ドレス出力（ＭＡ）をセルマップ数ＮＣＭで減算した演
算結果（ＮＣＭ−ＭＡ）を、メモリアドレス出力（Ｍ
Ａ）としてセルマップメモリ２２に出力する。これによ
り、セルマップからの読み出し順序の逆転を行う。すな
わち、セルマップ数のデータＮＣＭからＣＲＴＣ２１の
メモリアドレス（ＭＡ）出力を減算した演算結果（ＮＣ
Ｍ−ＭＡ）でセルマップメモリ２２から表示データを読
み出すことによってＶＲＡＭ９３の読み出しアドレスを
逆転させて画面に表示させることができる。

【００６６】一方、リバーススキャン信号ＲＳＣＡΝが
セレクタ９４に出力され、セレクタ９４は、ＣＲＴＣ２
１から出力されるラスタアドレスＲＡと最大ラスタアド
レスＮｒを減算器８２で減算した演算結果（Ｎｒ−Ｒ
Ａ）を、ラスタアドレスとして加算器２３に出力する。
加算器２３では、セレクタ９４の出力とセルマップメモ
リ２２から読み出したＶＲＡＭの垂直アドレスＡｙを加
算し、バッファ２５を介してＶＲＡＭアドレスバス３０
に出力する。これにより、ＶＲＡＭ２６の垂直方向の読
み出しアドレスを逆転させている。すなわち、最大ラス
タアドレスＮｒを減算器８２で減算した演算結果（Ｎｒ
−ＲＡ）を、加算器２３に出力することによって垂直
（上下）方向における読み出しアドレスを逆転させて画
面に表示させることができる。

【００６７】ＶＲＡＭ２６から読み出したデータはＶＲ
ＡＭデータバス３１を介してシフトレジスタ２８に出力
される。このシフトレジスタ２８は、双方向のシフトレ
ジスタであり、反転表示の時は、逆方向にデータをシフ
トさせる。これにより、Ｘ方向のデータの順序の反転を
行う。

【００６８】なお、反転表示を行わない時は、リバース
スキャン信号ＲＳＣＡΝを出力しない。これにより、セ
レクタ９３，９４はそれぞれＢ入力を出力するととも
に、シフトレジスタ２８は順方向のデータシフトを行
い、従来例と同様な動作を行うことができる。

【００６９】以上説明したように、第２の実施形態に係
る表示制御装置９０は、さらに、減算器９１，８２、セ
レクタ９３，９４を備え、リバーススキャン信号ＲＳＣ
ＡΝでセレクタ９３，９４を切り換えてセルマップ数Ｎ
ＣＭからメモリアドレスＭＡを減算した値（ＮＣＭ−Ｍ
Ａ）によりセルマップメモリ２２からデータを読み出す
とともに、最大ラスタアドレスＮｒからラスタアドレス
ＲＡを減算した値（Ｎｒ−ＲＡ）を、表示データ読み出
しのラスタアドレスとすることにより表示データの上下
左右を反転しているので、表示データの上下左右の反転
をハードウェアで行うため、ソフトウェアを変更する必
要がなくなる効果がある。したがって、例えば、ＬＣＤ
ディスプレイを備えた装置に適用して特に有用である。

【００７０】また、第２の実施形態においては、上下左
右の反転についての表示制御について説明したが、リバ
ーススキャン信号ＲＳＣＡＮをセレクタ９３とセレクタ
９４に入力すると、上下方向についてのみの反転を行う
ことができる。また、リバーススキャン信号ＲＳＣＡΝ
をシフトレジスタ２８だけに入力するように変更すると
左右方向だけの反転を行うことができるようになる。

【００７１】なお、上記各実施形態に係る表示制御装置
では、デュアルスキャンタイプのディスプレイを表示制
御する表示制御装置について説明しているが、セルマッ
プメモリ方式の表示制御装置であればどのようなもので
もよく、ディスプレイもＣＲＴ、ＬＣＤ等どのような表
示装置にも適用することができる。

【００７２】また、セル幅のドット数や画面のライン数
は上記各実施形態に限定されないことは言うまでもな
く、データバスが１６ビット、３２ビットの装置におい
ても同様に適用できることは勿論である。

【００７３】また、上述の構成では、表示制御装置をＶ
ＲＡＭを備えた装置に適用しているが、ＣＲＴコントロ
ーラからアドレス出力する装置であればすべて適用可能
であり、マイクロコンピュータ等に組み込まれる回路の
一部であってもよい。

【００７４】さらに、上記表示制御装置を構成する加算
器、減算器、セレクタや各種ゲート回路の数、種類接続
状態などは前述した上述の実施形態に限られないことは
言うまでもない。

【００７５】

【発明の効果】本発明に係る表示制御装置では、表示画
面を所定の大きさのセルに分割し、各セルに表示する内
容のアドレス値を記憶するセルマップメモリと、セルマ
ップメモリにメモリアドレスを出力し、該セルマップメ
モリからデータを読み出すディスプレイ制御手段と、デ
ィスプレイ制御手段のメモリアドレス出力に、分割され
た表示画面のセル数を加算する加算手段と、加算手段の
出力とディスプレイ制御手段のメモリアドレス出力とを
キャラクタクロック周期で切り換える選択手段とを備え
て構成しているので、回路規模を増大させたり、ソフト
ウェアを変更することなく、デュアルスキャンタイプの
ディスプレイの表示制御を行うことができる。

【００７６】また、本発明に係る表示制御装置では、表
示画面を所定の大きさのセルに分割し、各セルに表示す
る内容のアドレス値を記憶するセルマップメモリと、セ
ルマップメモリにメモリアドレスを出力し、該セルマッ
プメモリからデータを読み出すとともに、該セルマップ
メモリの出力に加算するラスタアドレスを出力するディ
スプレイ制御手段と、ディスプレイ制御手段のメモリア
ドレス出力を水平方向、若しくは垂直方向の少なくとも
何れか１つ以上の方向で反転させるアドレス反転手段と
を備えて構成しているので、ソフトウェアを変更するこ
となく、表示データの上下左右の反転を行うことができ
る。

【図面の簡単な説明】

【図１】本発明を適用した第１の実施形態に係る表示制
御装置の構成を示すブロック図である。

【図２】上記表示制御装置の原理を説明するための図で
ある。

【図３】上記表示制御装置に接続される外付け回路の回
路図である。

【図４】上記表示制御装置の動作タイミング示すタイミ
ングチャートである。

【図５】上記表示制御装置の分割画面のセル数と加算器
の出力との関係を示す図である。

【図６】上記表示制御装置に接続される外付け回路の動
作タイミング示すタイミングチャートである。

【図７】本発明を適用した第１の実施形態に係る表示制
御装置の原理を説明するための図である。

【図８】上記表示制御装置の構成を示すブロック図であ
る。

【図９】従来の表示制御装置の原理を説明するための図
である。

【図１０】従来の表示制御装置の原理を説明するための
図である。

【図１１】従来の表示制御装置の構成を示すブロック図
である。

【符号の説明】

２１ＣＲＴＣ（ディスプレイ制御手段）、２２セル
マップメモリ、２３加算器、２４，２５，２７バッフ
ァ、２６ＶＲＡＭ、２８シフトレジスタ、２９Ｃ
ＰＵアドレスバス、３０ＶＲＡＭアドレスバス、３１
ＶＲＡＭデータバス、３２ＣＰＵデータバス、５
０，９０表示制御装置、５１，５２，５３アンドゲ
ート、５４インバータ、５５オアゲート、５６レ
ジスタ、５７加算器、５８，９３，９４セレクタ、
５９加算手段、６０選択手段、９１，９２減算
器、９５アドレス反転手段

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ０９Ｇ 5/14 Ｇ０９Ｇ 5/14 Ｚ 5/36 ５２０ 5/36 ５２０Ｐ

Claims

【特許請求の範囲】

【請求項１】表示画面を複数に分割し、分割したそれ
ぞれの画面を同時に線順次駆動するディスプレイを制御
する表示制御装置において、表示画面を所定の大きさのセルに分割し、各セルに表示
する内容のアドレス値を記憶するセルマップメモリと、前記セルマップメモリにメモリアドレスを出力し、該セ
ルマップメモリからデータを読み出すディスプレイ制御
手段と、前記ディスプレイ制御手段のメモリアドレス出力に、分
割された表示画面のセル数を加算する加算手段と、前記加算手段の出力と前記ディスプレイ制御手段のメモ
リアドレス出力とをキャラクタクロック周期で切り換え
る選択手段とを備えたことを特徴とする表示制御装置。
【請求項２】表示画面を複数に分割し、分割したそれ
ぞれの画面を同時に線順次駆動するディスプレイを制御
する表示制御装置において、表示画面を所定の大きさのセルに分割し、各セルに表示
する内容のアドレス値を記憶するセルマップメモリと、前記セルマップメモリにメモリアドレスを出力し、該セ
ルマップメモリからデータを読み出すとともに、該セル
マップメモリの出力に加算するラスタアドレスを出力す
るディスプレイ制御手段と、前記ディスプレイ制御手段のメモリアドレス出力を水平
方向、若しくは垂直方向の少なくとも何れか１つ以上の
方向で反転させるアドレス反転手段とを備えたことを特
徴とする表示制御装置。
【請求項３】上記請求項１記載の表示制御装置におい
て、前記加算手段が、前記ディスプレイ制御手段のメモリア
ドレス出力に、分割された表示画面のセル数を加算して
前記セルマップメモリに出力し、該セルマップメモリか
ら分割した画面のデータがセル幅の単位で交互に出力さ
れるように構成したことを特徴とする表示制御装置。
【請求項４】前記ディスプレイ制御手段は、ディスプ
レイの水平走査毎に前記セルマップメモリにメモリアド
レスを出力することを特徴とする請求項１又は３に記載
の表示制御装置。
【請求項５】前記選択手段は、分割した画面を同時に
線順次駆動する場合には、前記加算手段の出力をメモリ
アドレスとして前記セルマップメモリに出力し、表示画
面を分割せずに表示駆動する場合には前記ディスプレイ
制御手段のメモリアドレス出力を前記セルマップメモリ
に出力するように選択することを特徴とする請求項１に
記載の表示制御装置。
【請求項６】前記アドレス反転手段は、セルマップ数
から前記メモリアドレスを減算した値により前記セルマ
ップメモリからデータを読み出して水平方向の反転を行
う手段を備えたことを特徴とする請求項２に記載の表示
制御装置。
【請求項７】前記アドレス反転手段は、最大ラスタア
ドレスから前記ラスタアドレスを減算した値を、表示デ
ータ読み出しのラスタアドレスとすることにより垂直方
向の反転を行う手段を備えたことを特徴とする請求項２
に記載の表示制御装置。