JPH09251292A

JPH09251292A - 描画装置

Info

Publication number: JPH09251292A
Application number: JP8084541A
Authority: JP
Inventors: Yasuyuki Kokubu; 靖之国分
Original assignee: Hitachi Telecom Technologies Ltd
Current assignee: Hitachi Telecom Technologies Ltd
Priority date: 1996-03-14
Filing date: 1996-03-14
Publication date: 1997-09-22

Abstract

(57)【要約】【課題】画面表示をドット単位で行う描画装置に関
し、単位長当りのドット数の変換処理の簡素化および高
速化を図り、加えて変換描画結果に対する描画密度の相
違や印刷表現の多様化が可能な描画装置を提供する。【解決手段】単位長当りＡドットの第１の画面を、単
位長当りＢドット（Ａ＜Ｂ）の第２の画面に変換する描
画装置であって、第１の画面のｎドットに対して「ｎ×
Ｂ／Ａ」ドットの変換パターンを格納する横方向変換テ
ーブルを複数テーブル有し、第２の画面の横方向のドッ
トパターンの描画は、第１の画面のｎドット毎に、選択
した変換テーブルから「ｎ×Ｂ／Ａ」ドットの変換パタ
ーンを読み出して行うように構成した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画面の表示をドッ
ト単位で行う描画装置に関し、特に単位長当りのドット
数を縦方向および横方向に変換して表示する変換機能を
有する描画装置に関する。

【０００２】

【従来の技術】従来、画面の表示をドット単位で行う描
画装置では、画面を縦方向および横方向に変換して表示
する際に、各ドットに対応する各ビット毎に白ビットか
黒ビットかを判別し、任意の変換要求に応じて描画ビッ
トを生成し、メモリビットマップ展開を行うことで処理
していた。

【０００３】また、描画結果を強調する場合は、複数回
印字する処理や印字位置を微小に移動させて複数回印字
する処理などを実行することで印字結果の強調など微小
な描画変化を行っていた。

【０００４】

【発明が解決しようとする課題】しかし、従来の描画装
置における変換処理では、処理動作が複雑で描画処理の
高速化が図れないといった不都合があった。とくに、変
換後の描画結果について任意のドット色を強調する処理
を行う場合は、印字位置を移動させて複数回印字するな
どの処理が必要であるため、描画処理の高速化が図れな
いといった不都合があった。

【０００５】本発明は、このような課題を解決するため
になされたもので、変換処理を簡素化して高速化を図
り、加えて変換描画結果に対する描画密度の相違や出力
表現の多様化が可能な描画装置を提供することを目的と
する。

【０００６】

【課題を解決するための手段】本発明の請求項１記載の
発明は、単位長当りＡドットで構成される第１の画面
を、単位長当りＢドット（Ａ＜Ｂ）で構成される第２の
画面に変換して描画する描画装置であって、第１の画面
のｎドットに対して「ｎ×Ｂ／Ａ」ドットの変換パター
ンを格納する横方向変換テーブルを有し、第２の画面の
横方向のドットパターンの描画は第１の画面のｎドット
毎に横方向変換テーブルから「ｎ×Ｂ／Ａ」ドットの変
換パターンを読み出して行うように構成したものであ
る。

【０００７】本発明の請求項２記載の発明は、請求項１
記載の描画装置において、複数の横方向変換テーブルを
備え、各横方向変換テーブルは互いに描画結果の異なる
変換パターンを格納したものである。

【０００８】本発明の請求項３記載の発明は、請求項１
記載の描画装置において、第１の画面における変換処理
済みの縦方向のライン数を順次加算してラインの総和Ｍ
として格納し、第２の画面における次に描画するライン
数を所定の演算処理によって得たライン数をライン展開
数Ｓとして格納し、ライン展開数Ｓを順次加算してライ
ン展開数の総和Ｔとして格納する縦方向変換テーブルを
備え、第２の画面のライン描画はライン展開数Ｓ行毎に
描画するように構成したものである。

【０００９】本発明の請求項４記載の発明は、請求項３
記載の描画装置において、縦方向変換テーブルに格納さ
れているラインの総和Ｍをドット数Ｂで乗算し、この乗
算値をドット数Ａで除算し、得られた商と余りの四捨五
入値とを加算し、この加算値からライン展開数の総和Ｔ
を減算して得た値をライン展開数Ｓとする演算手段を備
えるものである。

【００１０】本発明によれば、変換テーブル用いてドッ
ト数およびライン数の変換を行うので、変換処理の簡素
化および高速化が可能な描画装置が得られる。

【００１１】また、本発明によれば、複数の横方向変換
テーブルを用意しておき、その中から所望の変換テーブ
ルを選択してドット数の変換を行うことができるので、
選択した変換テーブルの描画密度の相違が反映され、描
画結果の出力表現の多様化が可能な描画装置が得られ
る。

【００１２】

【発明の実施の形態】図１は、本発明による描画装置の
一実施の形態を示すブロック図である。この装置はＣＰ
Ｕ（中央処理装置）１によって全体が制御されるように
構成されており、ＣＰＵ１にはシステムバスを介して次
の各種の装置が接続されている。

【００１３】ＩＣＣ２はＩＣ（集積回路）カード搭載ス
ロットおよびＩＣメモリカードである。ＩＰＬＲＯＭ３
はＩＰＬ（初期プログラムローディング）プログラムお
よび保守プログラムを格納する読取り専用メモリで、２
５６Ｋバイトの記憶容量を有する。ＦＯＮＴＲＯＭ４は
文字フォント格納用の読取り専用メモリで、８Ｍバイト
の記憶容量を有する。

【００１４】ＲＥＣ５は画素データ回転用のＬＳＩ（大
規模集積回路）で、ＳＲＡＭ６に書き込んだ画素データ
（ソース）を０度、９０度、１８０度および２７０度と
９０度ずつ内部で回転させ、得られた画素データ（ディ
ステネーション）をＳＲＡＭ６に書き込む。

【００１５】ＳＲＡＭ６はＲＥＣ５で回転させる画素デ
ータ用のスタティック型の読取り書込みメモリで、６４
Ｋバイトの記憶容量を有する。ＲＥＣ５の回転動作のソ
ースおよびディステネーションともこのメモリ領域を用
いる。

【００１６】ＴＲＣ７はタイマーであり、ＬＴＭ８はホ
スト系高速シリアルインターフェイス制御であり、ＬＲ
ＴＭ９はホスト系高速シリアルインターフェイス・トラ
ンシーバ、ＯＤＣ１０はＬＴＭ８の８６系バスとＣＰＵ
１のバス変換およびＤＭＡ転送を制御する。

【００１７】ＭＡＣ１１はＣＰＵ１からのＰＩＯ（プロ
セス入出力）アクセス制御を行う。ＭＩＣ１２はモノリ
シック集積回路で、その中のＴＩＭＥＲ１２ａは１６ビ
ットのタイマ３チャンネルおよび３チャンネル共通の１
６ビット長のプリスケーラを有する。また、ＩＮＴＣＴ
Ｌ１２ｂは各割り込み要求元からの割り込みを優先制御
し、レベル１からレベル７までの割り込み要求としＣＰ
Ｕ１へ発行する。割り込み番号の昇順に従い割り込みの
優先度が上がる。特にレベル７ではノンマスカブル割り
込みである。ＳＰＩＦ１２ｃはＳＰ１３とＣＰＵ１との
インターフェイス部で、１６ビット長のコマンドポー
ト、ステータスポートおよび制御ポートを備える。

【００１８】ＳＰ１３はスレーブプロセッサで、ＰＰＲ
１４の状態監視およびＰＰＲ１４との通信機能パネルの
状態制御を行う。ＳＰＲＯＭ１５はＳＰプログラムの格
納用読取り専用メモリで、３２Ｋバイトの記憶容量を有
する。

【００１９】ＣＰＬＤ１６はＣＰＵ１のＩＯレジスタの
一部でディップスイッチである。ＰＭＣ１７はプラグイ
ンメモリカードで、その中のＰＰＲＣ１７ａはＰＰＲ制
御部でＤＲＡＭ１８からビットマップデータをＤＭＡ
（直接メモリアクセス）で読み出し、ＰＰＲ１４が必要
とするシルアル信号を出力する。ＰＣ１７ｂはＤＲＡＭ
リード時のパリティチェッカである。

【００２０】ＤＲＡＭ１８はＣＰＵ１の作業時にデータ
を一時的に記憶するダイナミック型の読取り書込みメモ
リで、１８Ｍバイトの記憶容量を有する。このＤＲＡＭ
１８は描画展開を行う際に使用される。

【００２１】この描画装置は、上位装置側の例えば１２
０ｄｐｉ（ドット／インチ）の描画データをメモリへの
ビットマップ展開（文字コードデータ、図形コマンドデ
ータ）を行い、その後、例えば２４０ｄｐｉへ変換し、
次に２４０ｄｐｉから４００ｄｐｉへの変換を行い、画
像データ（文字コードデータ、図形コマンドデータ、画
像データ）の４００ｄｐｉの描画結果を出力する。

【００２２】横方向１２０→２４０ｄｐｉ（以下、１２
０／２４０、という）変換処理は、横方向１２０ｄｐｉ
の描画結果の横幅を１バイト（８ビット）に分割し、バ
イト単位で後述する１２０／２４０変換テーブルをアク
セスし、２４０ｄｐｉの描画ビットを生成して変換パタ
ーンとしてメモリビットマップ展開を行う。このとき縦
方向１２０／２４０変換処理は、同一ラインを２ライン
描画することにより行う。

【００２３】横方向２４０→４００ｄｐｉ（以下、２４
０／４００、という）変換処理は、上位装置の指示また
はメモリスイッチ情報に基づき、複数の２４０／４００
変換テーブルの中から該当する変換テーブルを選択し、
横方向２４０ｄｐｉの描画結果の横幅を６ビットに分割
し、６ビット単位で該当する変換テーブルをアクセスす
る。それによって抽出した横方向４００ｄｐｉの描画ビ
ットを変換パターンとしてメモリビットマップ展開を行
う。このとき縦方向２４０／４００変換処理は縦方向変
換テーブルを用いて１ライン描画または同一ラインの２
ライン描画を行う。

【００２４】図２に、横方向１２０／２４０変換テーブ
ルの一例を示す。このテーブルＴＡは１６進数で表記し
ている。例えば、ソースパターンの“０８Ｈ”は２進数
で“００００１０００”（右がＬＳＢ）であり、その拡
大パターンは１６進数で“００Ｃ０Ｈ”であるから、２
進数では“００００００００１１００００００”（右が
ＬＳＢ）となる。こうして、８ビットのソースパターン
から１６ビットの変換パターンが得られる。

【００２５】図３に、横方向２４０／４００通常変換テ
ーブルの一例を示す。このテーブルＴＢは６ビットのソ
ースパターンから１０ビットの拡大パターンを得るため
の変換テーブルで、２進数で表記しており、白ドットを
“０”ビット、黒ドットを“１”ビットとして、例えば
ソースパターンの“００１１００”の変換パターンは
“００００１１００００”となる。こうして、６ビット
のソースパターンから１０ビットの拡大パターンが得ら
れる。

【００２６】図４に、横方向２４０／４００黒ビット優
先変換テーブルの一例を示す。このテーブルＴＣもテー
ブルＴＢと同様に、６ビットのソースパターンから１０
ビットの変換パターンを得るための変換テーブルで、例
えばソースパターンの“００１１００”の拡大パターン
は“０００１１１１０００”となる。この変換パターン
は中央の黒ドットが強調されたパターンである。

【００２７】図５に、縦方向２４０／４００変換テーブ
ルの一例を示す。このテーブルＴＤは画面を縦方向に変
換処理する際に用いる３２ビット（４バイト）のテーブ
ルで、ラインの総和（Ｍ）はソースパターン側の変換処
理されたライン数を順次加算（１ラインずつ増加）した
値を格納記憶し、ライン展開数（Ｓ）は次に描画するラ
インが１ラインかまたは２ラインかを示す値を格納記憶
する。この値は横方向描画処理の際に２ラインまたは１
ライン描画指示に用いる。ライン展開数の総和（Ｔ）は
ライン展開数（Ｓ）を順次加算した値を格納記憶する。

【００２８】次に、図６に示すフローチャートを参照し
ながら、画面の横方法のドット数を１２０ｄｐｉから２
４０ｄｐｉに変換する処理動作について説明する。ま
ず、１２０ｄｐｉのソースパターンの横幅Ｗを読み込み
（ステップＳ１）、横幅Ｗが０ドット（ビット）でない
か否か判断する（ステップＳ２）。横幅Ｗが０ビットで
あれば処理を終了し、０ビットでなければ横幅Ｗを８で
除算し、商Ｑ、余りＲを求める（ステップＳ３）。これ
は、前述したように横幅Ｗをバイト（８ビット）単位で
処理するためである。

【００２９】次いで、余りＲが０でないか否か判断し
（ステップＳ４）、余りＲが０でなければ商Ｑに１を加
算し（ステップＳ５）、余りＲが０であればステップＳ
５をジャンプする。

【００３０】次いで、ソースパターンから最初の１バイ
トを読み込み、この１バイトのデータをアドレスとして
横方向１２０／２４０変換テーブルＴＡをアクセスして
１６ビットの拡大パターンを抽出する（ステップＳ
６）。次いで、抽出した１６ビットの変換パターンをデ
ストアドレスに書き込み、ソースパターンを１バイト更
新し、デストアドレスを２バイト更新する（ステップＳ
７）。

【００３１】このステップＳ６〜Ｓ７の処理をＱ回繰り
返し（ステップＳ８）、処理を終了する。従って、ステ
ップＳ３で商Ｑが４、余りＲが１であれば５回繰り返
し、商Ｑが４、余りＲが０であれば４回繰り返す。

【００３２】次に、図７に示すフローチャートを参照し
ながら画面の横方法のドット数を２４０ｄｐｉから４０
０ｄｐｉに変換する処理動作について説明する。まず、
２４０ｄｐｉのソースパターンの横幅Ｗを読み込み（ス
テップＴ１）、横幅Ｗが０ドットでないか否か判断する
（ステップＴ２）。横幅Ｗが０ドット（ビット）であれ
ば処理を終了し、０ドットでなければ横幅Ｗを６で除算
し、商Ｑ、余りＲを求める（ステップＴ３）。これは、
前述したように横幅Ｗを６ビット単位で処理するためで
ある。

【００３３】次いで、余りＲが０でないか否か判断し
（ステップＴ４）、余りＲが０でなければ商Ｑに１を加
算し（ステップＴ５）、余りＲが０であればステップＴ
５をジャンプする。

【００３４】次いで、ソースパターンから最初の６ビッ
トを読み込み、この６ビットを横方向２４０／４００変
換テーブルをアクセスするためのアドレスデータとして
扱う（ステップＴ６）。次いで、上位装置からのデータ
上の指示またはメモリスイッチ情報によって変換後の描
画結果が黒ドットを微小に強調した黒ビット優先処理で
あるか否か判断する（ステップＴ７）。

【００３５】黒ビット優先処理であれば黒ビット優先テ
ーブルＴＣをアクセスして１０ビットの変換パターンを
抽出し（ステップＴ８）、黒ビット優先処理でなければ
通常テーブルＴＢをアクセスして１０ビットの変換パタ
ーンを抽出する（ステップＴ９）。次いで、抽出した変
換パターンをデストアドレスに書き込み、ソースパター
ンを６ビット更新し、デストアドレスを１０ビット更新
する（ステップＴ１０）。このステップＴ６〜Ｔ１０の
処理をＱ回繰り返し（ステップＴ１１）、処理を終了す
る。

【００３６】次に、図８に示すフローチャートを参照し
ながら画面の縦方向のドット数を２４０ｄｐｉから４０
０ｄｐｉに変換する処理動作について説明する。まず、
ライン（Ｎ）を読み込む。ライン（Ｎ）はソースパター
ンの処理済みライン数で、このライン（Ｎ）が入力され
ることによって縦方向変換テーブルＴＤ内のラインの総
和（Ｍ）、ライン展開数（Ｓ）、ライン展開数の総和
（Ｔ）はそれぞれ次のようになる（ステップＵ１）。

【００３７】Ｍ←Ｍ＋ＮＳ←（Ｍ×４００／２４０の商）＋（Ｍ×４００／２４
０の余り四捨五入値）−ＱＴ←Ｔ＋Ｓこの値を縦方向変換テーブルＴＤに書き込む。

【００３８】次いで、ライン展開数（Ｓ）が２か否か判
定し（ステップＵ２）、２であれば横方向描画時に２ラ
イン描画指示をし（ステップＵ３）、２でなければ１で
あるの横方向描画時に１ライン描画指示をし（ステップ
Ｕ４）、ライン数を更新するためにライン（Ｎ）に１を
加算し（ステップＵ５）、リターンする。

【００３９】次に、図９および図１０に示す変換模図を
参照しながら、画面の横方法のドット数を１２０ｄｐｉ
から２４０ｄｐｉに変換する処理動作の具体例について
説明する。なお、各図の（ａ）は１２０ｄｐｉのソース
パターンを示し、（ｂ）は２４０ｄｐｉの拡大パターン
を示す。また、白ドットは２進数で“０”ビット、黒ド
ットは２進数で“１”ビットとし、左側をＬＳＢ側とす
る。

【００４０】図９において、図（ａ）に示すソースパタ
ーンの１ライン目は最初の８ビットは“０１００１００
１”である。これを１６進数（数値の右にＨを付して表
す）で表すと“０１００”が“２Ｈ”、“１００１”が
“９Ｈ”であるので“９２Ｈ”となる。

【００４１】この“９２Ｈ”で横方向１２０／２４０変
換テーブルＴＡをアクセスすると、１６進数で“Ｃ３Ｏ
ＣＨ”の拡大パターンが得られる。これを２進数に変換
すると、“ＣＨ”は“００１１”（左がＬＳＢ）、“３
Ｈ”は“１１００”であるので、左側をＬＳＢとすると
“００１１００００１１００００１１”（Ｃ０３Ｃ）と
なる。このパターンが図（ｂ）に示す拡大パターンの１
ライン目の最初の１６ビットとなる。

【００４２】同様にしてソースパターンの１ライン目の
次の８ビットの処理を行う。ここでは２ビット“００”
であるので、１６進数で表すと“００Ｈ”となり、“０
０００Ｈ”の変換パターンが得られる。ソースパターン
が２ビットであるので、変換パターンは２倍の４ビット
“００００”となる。こうして、１０ビットのソースパ
ターン“０１００１００１００”は２倍の２０ビットの
変換パターン“００１１００００１１００００１１００
００”となる。

【００４３】次に、図１０に示すソースパターン（図
ａ）の最終ラインを例に説明すると、最初の８ビットが
“１１００１１００”（左がＬＳＢ）であるので、これ
を１６進数で表すと“３３Ｈ”となる。この“３３Ｈ”
で横方向１２０／２４０変換テーブルＴＡをアクセスす
ると、１６進数で“０Ｆ０ＦＨ”の変換パターンが得ら
れる。

【００４４】これを２進数に変換すると、“ＦＨ”は
“１１１１”であるので、変換パターンは左側をＬＳＢ
とすると“１１１１００００１１１１００００”（Ｆ０
Ｆ０）となる。このパターンが図（ｂ）に示す変換パタ
ーンの１ライン目の最初の１６ビットとなる。

【００４５】同様にしてソースパターンの１ライン目の
次の８ビットの処理を行う。ここでは２ビット“１１”
であるので、１６進数で表すと“０３Ｈ”となり、“０
００ＦＨ”の変換パターンが得られる。ソースパターン
が２ビットであるので、変換パターンは２倍の４ビット
“１１１１”（“ＦＨ”）となる。こうして、１０ビッ
トのソースパターン“１１００１１００１１”は倍の２
０ビットの変換パターン“１１１１００００１１１１０
０００１１１１”となる。

【００４６】次に、図１１に示す変換模図を参照しなが
ら、画面の横方法のドット数を２４０ｄｐｉから４００
ｄｐｉに変換する処理動作の具体例について説明する。
なお、同図において図（ａ）は２４０ｄｐｉのソースパ
ターンを示し、図（ｂ）は４００ｄｐｉの通常パターン
を示し、図（ｃ）は４００ｄｐｉの黒ドット優先パター
ンを示す。

【００４７】図（ａ）において、ソースパターンの１ラ
イン目は最初の６ビットは“００１１００”である。こ
れをアドレスとして横方向２４０／４００通常変換テー
ブルＴＢをアクセスすると、１０ビットの変換パターン
“００００１１００００”が得られる。

【００４８】ソースパターンの１ライン目の２番目の６
ビットも“００１１００”であるので、同様に１０ビッ
トの変換パターン“００００１１００００”が得られ、
３番目の６ビットも“００１１００”であるので、同様
に変換パターン“００００１１００００”が得られる。

【００４９】ソースパターンの４番目の処理は２ビット
“００”であるので４ビット加え（“００００”）、
“００００００”としてテーブルＴＢをアクセスし、変
換パターン“００００００００００”を抽出する。その
結果、ソースパターンの１ライン目の２０ビットは、図
（ｂ）に示すように、４０ビットの変換パターンに変換
される。

【００５０】また、図（ａ）に示すソースパターンの１
ライン目を黒ビット優先処理によって変換する場合は、
最初の６ビット“００１１００”をアドレスとして横方
向２４０／４００通常変換テーブルＴＣをアクセスし、
１０ビットの変換パターン“０００１１１１０００”を
得る。この変換パターンは中央の黒ドットが４ビットで
形成されており、通常パターン（図ｂ）と比較すると２
ビット増え、黒ドットを強調している。

【００５１】ソースパターンの１ライン目の２番、３番
目の６ビットも同様にして、１０ビットの変換パターン
“０００１１１１０００”を得る。ソースパターンの４
番目の処理は、図（ａ）の処理と同様に“０００００
０”でアクセスし、テーブルＴＣから変換パターン“０
０００００００００”を抽出する。その結果、ソースパ
ターンの１ライン目の２０ビットは、図（ｃ）に示すよ
うに、黒ビットの強調された４０ビットの変換パターン
に変換される。

【００５２】

【発明の効果】本発明によれば、横方向変換テーブルお
よび縦方向変換テーブルを用いて縦方向のライン数およ
び横方向のドット数の変換を行うようにしたので、変換
処理の簡素化および高速化を図ることができる。

【００５３】また、本発明によれば、横方向変換テーブ
ルを複数用意しておき、その中から所望の変換テーブル
を選択してドット数の変換を行うようにしたので、選択
した変換テーブルの描画密度の相違が反映され、描画結
果の出力表現の多様化が可能となる。

【図面の簡単な説明】

【図１】本発明の一実施の形態による描画装置を示すブ
ロック図である。

【図２】横方向１２０／２４０変換テーブルを示す図で
ある。

【図３】横方向２４０／４００通常変換テーブルを示す
図である。

【図４】横方向２４０／４００黒ビット優先変換テーブ
ルを示す図である。

【図５】縦方向２４０／４００変換テーブルを示す図で
ある。

【図６】横方向１２０／２４０変換処理を示すフローチ
ャ−トである。

【図７】横方向２４０／４００変換処理を示すフローチ
ャ−トである。

【図８】縦方向変換処理を示すフローチャ−トである。

【図９】横方向１２０／２４０変換処理の具体例を示す
変換模図である。

【図１０】横方向１２０／２４０変換処理の具体例を示
す変換模図である。

【図１１】横方向２４０／４００変換処理の具体例を示
す変換模図で、（ａ）はソースパターン、（ｂ）は通常
パターン、（ｃ）は黒ビット優先パターンである。

【符号の説明】

１ＣＰＵ（中央処理装置）２ＩＣＣ（ＩＣメモリカード）３ＩＰＬＲＯＭ（ＩＰＬプログラムメモリ）４ＦＯＮＴＲＯＭ（文字フォントメモリ）５ＲＥＣ（画素データ回転用ＬＳＩ）６ＳＲＡＭ（画素データ用スタティックメモリ）７ＴＲＣ（タイマー）８ＬＴＭ（ホスト系高速シリアルインターフェイス制
御）９ＬＲＴＭ（ホスト系高速シリアルインターフェイス
・トランシーバ）１０ＯＤＣ（バス変換およびＤＭＡ転送制御）１１ＭＡＣ（ＰＩＯアクセス制御）１２ＭＩＣ（モノリシック集積回路）１３ＳＰ（スレーブプロセッサ）１４ＰＰＲ１５ＰＳＲＯＭ（ＳＰプログラムメモリ）１６ＣＰＬＤ（ディップスイッチ）１７ＰＭＣ（プラグインメモリカード）１８ＤＲＡＭ（ダイナミックメモリ）ＴＡ横方向１２０／２４０変換テーブルＴＢ縦方向２４０／４００通常変換テーブルＴＣ横方向２４０／４００黒ビット優先変換テーブルＴＤ縦方向変換テーブル

Claims

【特許請求の範囲】

【請求項１】単位長当りＡドットで構成される第１の
画面を、単位長当りＢドット（但し、Ａ＜Ｂ）で構成さ
れる第２の画面に変換して描画する描画装置であって、前記第１の画面のｎドットに対して「ｎ×Ｂ／Ａ」ドッ
トの変換パターンを格納する横方向変換テーブルを有
し、前記第２の画面の横方向のドットパターンの描画は
前記第１の画面のｎドット毎に前記横方向変換テーブル
から「ｎ×Ｂ／Ａ」ドットの変換パターンを読み出して
行うように構成したことを特徴とする描画装置。
【請求項２】前記描画装置は、複数の横方向変換テー
ブルを備え、各横方向変換テーブルは互いに描画結果の
異なる変換パターンを格納することを特徴とする請求項
１記載の描画装置。
【請求項３】前記描画装置は、第１の画面における変
換処理済みの縦方向のライン数を順次加算してラインの
総和Ｍとして格納し、前記第２の画面における次に描画
するライン数を所定の演算処理によって得たライン数を
ライン展開数Ｓとして格納し、前記ライン展開数Ｓを順
次加算してライン展開数の総和Ｔとして格納する縦方向
変換テーブルを備え、前記第２の画面の前記ライン描画
はライン展開数Ｓ行毎に描画するように構成したことを
特徴とする請求項１記載の描画装置。
【請求項４】前記描画装置は、前記縦方向変換テーブ
ルに格納されているラインの総和Ｍをドット数Ｂで乗算
し、この乗算値をドット数Ａで除算し、得られた商と余
りの四捨五入値とを加算し、この加算値からライン展開
数の総和Ｔを減算して得た値を前記ライン展開数Ｓとす
る演算手段を備えることを特徴とする請求項３記載の描
画装置。