JPH09232340A - 半導体素子用ダイボンド材 - Google Patents

半導体素子用ダイボンド材

Info

Publication number
JPH09232340A
JPH09232340A JP3156896A JP3156896A JPH09232340A JP H09232340 A JPH09232340 A JP H09232340A JP 3156896 A JP3156896 A JP 3156896A JP 3156896 A JP3156896 A JP 3156896A JP H09232340 A JPH09232340 A JP H09232340A
Authority
JP
Japan
Prior art keywords
die
tin
weight
bonding material
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3156896A
Other languages
English (en)
Other versions
JP3184449B2 (ja
Inventor
Masami Yokozawa
眞覩 横沢
Ryoji Sawada
良治 澤田
Toru Nomura
徹 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP3156896A priority Critical patent/JP3184449B2/ja
Publication of JPH09232340A publication Critical patent/JPH09232340A/ja
Application granted granted Critical
Publication of JP3184449B2 publication Critical patent/JP3184449B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 鉛を含有せず、放熱特性に優れ、接着力の大
きい半導体素子用ダイボンド材を提供する。 【解決手段】 錫(Sn)に対して、酸化反応しにくい
ゲルマニウム(Ge)を添加することにより、ダイボン
ド時の加熱処理により、ダイボンド材が酸化して特性が
劣化することがなくなり、高い接着性を維持することが
できる。また錫−ゲルマニウム(Sn−Ge)合金半田
にビスマス(Bi)、ビスマス(Bi)と亜鉛(Zn)
とを添加することにより、融点温度の調整ができるとと
もに、合金中で脆い金属間化合物が形成されることがな
く、半導体素子とリードフレームとの接着において、接
着力を強化させることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電力用半導体素子
をリードフレームなどの支持体に接着する際に使用する
半導体素子用ダイボンド材に関するものである。
【0002】
【従来の技術】通常、リードフレームのダイパッド上へ
の半導体素子の接着は、ダイボンド材を用いて接着して
いた。そして従来の半導体素子用ダイボンド材は、鉛−
錫(Pb−Sn)半田、錫−アンチモン(Sn−Sb)
半田、錫−銀(Sn−Ag)半田、鉛−銀(Pb−A
g)半田、鉛−インジウム(Pb−In)半田が用いら
れていた。
【0003】
【発明が解決しようとする課題】しかしながら従来用い
られていた半導体素子用ダイボンド材において、鉛−錫
(Pb−Sn)半田、錫−アンチモン(Sn−Sb)半
田では、金属として鉛(Pb)、アンチモン(Sb)を
含有しており、将来的にはダイボンド材としての使用を
避けている金属であり、ダイボンド材としては不適であ
った。また錫−銀(Sn−Ag)半田、鉛−銀(Pb−
Ag)半田では、銀(Ag)を使用しているため、ダイ
ボンド材として価格が高価になり、生産コスト上の問題
があった。鉛−インジウム(Pb−In)半田では、鉛
(Pb)を含有しているのに加えて、融点が173
[℃]と低いため、動作時に発熱を伴う電力用半導体素
子のダイボンド材としては不適であった。
【0004】本発明は、半導体素子、特に電力用半導体
素子をリードフレームなどの支持体に接着させる半導体
素子用ダイボンド材に関し、鉛をはじめとする金属を含
有せず、放熱特性に優れ、接着力の大きい半導体素子用
ダイボンド材を提供することを目的とする。
【0005】
【課題を解決するための手段】前記従来の課題を解決す
るために、本発明の半導体素子用ダイボンド材は、錫
(Sn)に対してゲルマニウム(Ge)を添加した合金
よりなるものである。そしてその組成は、重量百分率で
錫(Sn)95〜99.5重量%、ゲルマニウム(G
e)0.5〜5重量%とするものである。また錫(S
n)とゲルマニウム(Ge)とを主成分とした合金に対
して、ビスマス(Bi)を添加するものである。そして
その組成は、重量百分率で錫(Sn)95〜99.5重
量%、ゲルマニウム(Ge)0.5〜5重量%の合金の
100重量部に対して、ビスマス(Bi)0〜5重量%
(ただし0重量%を除く)とするものである。さらに錫
(Sn)とゲルマニウム(Ge)とを主成分とした合金
に対して、ビスマス(Bi)および亜鉛(Zn)を添加
するものである。そしてその組成は、重量百分率で錫
(Sn)95〜99.5重量%、ゲルマニウム(Ge)
0.5〜5重量%の合金の100重量部に対して、ビス
マス(Bi)0〜5重量%(ただし0重量%を除く)お
よび亜鉛(Zn)0〜10重量%(ただし0重量%を除
く)を添加するものである。
【0006】また本発明の半導体素子用ダイボンド材
は、錫(Sn)に対して銅(Cu)を添加した合金より
なるものである。そしてその組成は、重量百分率で錫
(Sn)92.4〜99.3重量%、銅(Cu)0.7
〜7.6重量%である。また錫(Sn)と銅(Cu)と
を主成分とした合金に対して、ビスマス(Bi)を添加
するものである。そしてその組成は、重量百分率で錫
(Sn)92.4〜99.3重量%、銅(Cu)0.7
〜7.6重量%の合金の100重量部に対して、ビスマ
ス(Bi)0〜57重量%(ただし0重量%を除く)を
添加するものである。さらに錫(Sn)と銅(Cu)と
を主成分とした合金に対して、ビスマス(Bi)および
亜鉛(Zn)を添加するものである。そしてその組成
は、重量百分率で錫(Sn)92.4〜99.3重量
%、銅(Cu)0.7〜7.6重量%の合金の100重
量部に対して、ビスマス(Bi)0〜57重量%(ただ
し0重量%を除く)および亜鉛(Zn)0〜9重量%
(ただし0重量%を除く)を添加するものである。
【0007】
【発明の実施の形態】前記構成において、錫(Sn)に
対して、酸化反応しにくいゲルマニウム(Ge)を添加
することにより、ダイボンド時の加熱処理により、ダイ
ボンド材が酸化して特性が劣化することがなくなり、高
い接着性を維持することができる。また錫−ゲルマニウ
ム(Sn−Ge)合金半田にビスマス(Bi)、ビスマ
ス(Bi)と亜鉛(Zn)とを添加することにより、融
点温度の調整ができるとともに、合金中で脆い金属間化
合物が形成されることがなく、半導体素子とリードフレ
ームとの接着において、接着力を強化させることができ
る。
【0008】また同様に錫(Sn)に対して、酸化反応
しにくい銅(Cu)を添加することにより、ダイボンド
時の加熱処理により、ダイボンド材が酸化して特性が劣
化することがなくなり、高い接着性を維持することがで
きる。また錫(Sn)−銅(Cu)合金にビスマス(B
i)、ビスマス(Bi)と亜鉛(Zn)とを添加するこ
とにより、融点温度の調整ができるとともに、合金中で
脆い金属間化合物が形成されることがなく、半導体素子
とリードフレームとの接着において、接着力を強化させ
ることができる。
【0009】次に半導体素子用ダイボンド材としての機
能について図面を参照しながら説明する。図1に示すよ
うに、リードフレームなどの支持体のダイパッド1上に
バイポーラトランジスタなどの半導体素子2を接着する
ために、ダイボンド材3により還元性雰囲気中で加熱接
着するものである。そしてリードフレーム(ダイパッド
1)および半導体素子2のダイボンド材3の接する面に
は金属膜4a,4b,4cが形成されており、密着性お
よびぬれ性を向上させている。その金属膜4a,4cと
しては、メッキ法によりニッケル(Ni)膜を形成して
いる。金属膜4bは、リードフレームの最外層として、
銀(Ag)層である。また特に半導体素子2が電力用半
導体素子である場合には、半導体素子の動作時の発熱を
考慮して、ダイボンド材3が放熱特性に優れたものを用
いる必要がある。そのため、半導体素子用ダイボンド材
として具備すべき点としては、熱伝導率の高い金属、ダ
イボンド材(半田)厚が20〜60[μm]、ダイボン
ド材内でボイドの発生がない、の3つの条件による「放
熱特性が高い点」と、半導体素子とリードフレームとを
接着する際の「接着温度が250[℃]〜380[℃]
(ダイボンド材の融点が230〜350[℃])である
点」と、酸化しにくい金属よりなり、半導体素子とリー
ドフレームとを接着した際の「接着力が強い点」の3点
である。
【0010】以下、本発明の一実施形態について説明す
る。本発明の半導体素子用ダイボンド材として、母体合
金として、錫−ゲルマニウム(Sn−Ge)合金半田の
場合について説明する。本発明では、錫−ゲルマニウム
(Sn−Ge)合金半田の組成を重量百分率で総量10
0[wt%]の内、錫(Sn)を95〜99.5[wt
%]、ゲルマニウム(Ge)を0.5〜5[wt%]と
している。
【0011】まず本発明の第1の実施形態について説明
する。本実施形態では、半導体素子用ダイボンド材とし
て、母体合金として、錫−ゲルマニウム(Sn−Ge)
合金半田の場合において、本実施形態では、錫−ゲルマ
ニウム(Sn−Ge)合金半田の組成を重量百分率で総
量100[wt%]の内、錫(Sn)を99[wt
%]、ゲルマニウム(Ge)を1[wt%]としてい
る。そして本実施形態で示した錫−ゲルマニウム(Sn
−Ge)合金半田をダイボンド材として用いた場合の半
導体素子のリードフレームへの接着条件は、還元性雰囲
気中で、320[℃]である。
【0012】本実施形態のような錫−ゲルマニウム(S
n−Ge)合金半田を半導体素子用ダイボンド材として
用いることにより、鉛(Pb)、アンチモン(Sb)な
どの金属を使用することなく、放熱特性およびリードフ
レームと半導体素子との接着力に優れたダイボンド材を
実現できる。すなわち、ダイボンド材として、従来より
使用されていた金属である錫(Sn)に対して、酸化反
応しにくいゲルマニウム(Ge)を添加することによ
り、ダイボンド時の加熱処理により、ダイボンド材が酸
化して特性が劣化することがなくなり、高い接着性を維
持することができる。
【0013】次に本発明の第2の実施形態について説明
する。半導体素子用ダイボンド材として、錫−ゲルマニ
ウム(Sn−Ge)合金半田に第3の金属を添加する場
合について説明する。本実施形態では、錫−ゲルマニウ
ム(Sn−Ge)合金半田の組成を重量百分率で総量1
00[wt%]の内、錫(Sn)を98[wt%]、ゲ
ルマニウム(Ge)を2[wt%]としている。さら
に、その形成したSn/Ge合金の重量百分率で総量1
00[wt%]に対して、ビスマス(Bi)を3[wt
%]添加するものである。Sn/Ge合金へのビスマス
(Bi)の添加により、融点を調整して低下させること
ができる。Sn/Ge合金(98wt%/2wt%)単
独の融点が360[℃]であるのに対して、ビスマス
(Bi)の添加により、330[℃]に低下させること
ができる。そして本実施形態で示した錫−ゲルマニウム
(Sn−Ge)合金半田にビスマス(Bi)を添加した
ものをダイボンド材として用いた場合の半導体素子のリ
ードフレームへの接着条件は、還元性雰囲気中で、35
0[℃]であり、錫−ゲルマニウム(Sn−Ge)合金
半田にビスマス(Bi)を添加した合金半田の1[m
m]径ワイヤーを加熱したリードフレームに押圧して半
導体素子を接着するものである。
【0014】本実施形態のような錫−ゲルマニウム(S
n−Ge)合金半田にビスマス(Bi)3[wt%]添
加したものを半導体素子用ダイボンド材として用いるこ
とにより、鉛(Pb)、アンチモン(Sb)などの金属
を使用することなく、放熱特性およびリードフレームと
半導体素子との接着力に優れたダイボンド材を実現でき
る。すなわち、ダイボンド材として、従来より使用され
ていた金属である錫(Sn)に対して、酸化反応しにく
いゲルマニウム(Ge)を添加することにより、ダイボ
ンド時の加熱処理により、ダイボンド材が酸化して特性
が劣化することがなくなり、高い接着性を維持すること
ができる。さらにビスマス(Bi)の添加により、融点
温度の調整ができるとともに、合金中で脆い金属間化合
物が形成されることがなく、半導体素子とリードフレー
ムとの接着において、接着力を強化させることができ
る。
【0015】次に本発明の第3の実施形態について説明
する。半導体素子用ダイボンド材として、錫−ゲルマニ
ウム(Sn−Ge)合金半田に第3の金属と第4の金属
とを添加する場合について説明する。本実施形態では、
錫−ゲルマニウム(Sn−Ge)合金半田の組成を重量
百分率で総量100[wt%]の内、錫(Sn)を98
[wt%]、ゲルマニウム(Ge)を2[wt%]とし
ている。さらに、その形成したSn/Ge合金の重量百
分率で総量100[wt%]に対して、ビスマス(B
i)を2[wt%]および亜鉛(Zn)を1[wt%]
を添加するものである。Sn/Ge合金へのビスマス
(Bi)と亜鉛(Zn)の添加により、融点を調整して
低下させることができる。Sn/Ge合金(98wt%
/2wt%)単独の融点が360[℃]であるのに対し
て、ビスマス(Bi)2[wt%]、亜鉛(Zn)1
[wt%]の添加により、265[℃]に低下させるこ
とができる。そして本実施形態で示した錫−ゲルマニウ
ム(Sn−Ge)合金半田にビスマス(Bi)と亜鉛
(Zn)を添加したものをダイボンド材として用いた場
合の半導体素子のリードフレームへの接着条件は、還元
性雰囲気中で、300[℃]であり、錫−ゲルマニウム
(Sn−Ge)合金半田にビスマス(Bi)と亜鉛(Z
n)を添加した合金半田の1[mm]径ワイヤーを加熱
したリードフレームに押圧して半導体素子を接着するも
のである。
【0016】本実施形態のような錫−ゲルマニウム(S
n−Ge)合金半田にビスマス(Bi)2[wt%]お
よび亜鉛(Zn)2[wt%]を添加したものを半導体
素子用ダイボンド材として用いることにより、鉛(P
b)、アンチモン(Sb)などの金属を使用することな
く、放熱特性およびリードフレームと半導体素子との接
着力に優れたダイボンド材を実現できる。すなわち、ダ
イボンド材として、従来より使用されていた金属である
錫(Sn)に対して、酸化反応しにくいゲルマニウム
(Ge)を添加することにより、ダイボンド時の加熱処
理により、ダイボンド材が酸化して特性が劣化すること
がなくなり、高い接着性を維持することができる。さら
にビスマス(Bi)と亜鉛(Zn)の添加により、融点
温度の調整ができるとともに、合金中で脆い金属間化合
物が形成されることがなく、半導体素子とリードフレー
ムとの接着において、接着力を強化させることができ
る。
【0017】次に前記した第1、第2、第3の実施形態
に示したような、母体合金として錫−ゲルマニウム(S
n−Ge)合金半田のダイボンド材を用いた場合の効果
について説明する。図2は、本実施形態において、半導
体素子用ダイボンド材の特性を示す図であ。図中、組立
歩留は、半導体素子としてバイポーラトランジスタをリ
ードフレームにダイボンドしたものの信頼性特性とし
て、n=50で接着強度による歩留を示したものであ
る。また熱疲労試験耐性は、半導体素子としてバイポー
ラトランジスタをリードフレームにダイボンドしたもの
をn=50、On/Off=2分/2分、△Tj=90
[℃]で試験した耐久サイクル数である。
【0018】図2に示すように、従来の半導体素子用ダ
イボンド材である鉛−錫(Pb−Sn)半田、錫−アン
チモン(Sn−Sb)半田、錫−銀(Sn−Ag)半
田、鉛−銀(Pb−Ag)半田、鉛−インジウム(Pb
−In)半田に比べて、本実施形態で示した錫−ゲルマ
ニウム(Sn−Ge)合金半田のダイボンド材は、熱疲
労試験耐性がよく、試験サイクルで1000サイクル以
上の耐性の向上がみられる。特に従来の鉛(Pb)、ア
ンチモン(Sb)を含有しない錫−銀(Sn−Ag)半
田に対しては、試験サイクルで2000サイクル以上の
耐性の向上がみられ、鉛(Pb)、アンチモン(Sb)
を含有しないダイボンド材どうしでも、本実施形態のダ
イボンド材の方が優れた耐性を有している。また他のリ
ードフレーム上のNiメッキとの接着性は従来通り、良
好である。また組立歩留においては、99%の良品歩留
であり、信頼性上も問題がないことがわかる。したがっ
て、本実施形態で示したように、錫−ゲルマニウム(S
n−Ge)を母体合金とした半導体素子用ダイボンド材
は、鉛(Pb)、アンチモン(Sb)を含有せずに従来
以上の効果を有したダイボンド材である。
【0019】次に本発明の半導体素子用ダイボンド材と
して、母体合金として、錫−銅(Sn−Cu)合金半田
の場合について説明する。
【0020】本発明の第4の実施形態について説明す
る。本実施形態では、錫−銅(Sn−Cu)合金半田の
組成を重量百分率で総量100[wt%]の内、錫(S
n)を92.4〜99.3[wt%]、銅(Cu)を
0.7〜7.6[wt%]としている。そして本実施形
態で示した錫−銅(Sn−Cu)合金半田をダイボンド
材として用いた場合の半導体素子のリードフレームへの
接着条件は、還元性雰囲気中で、300[℃]前後であ
り、錫−銅(Sn−Cu)合金半田の1[mm]径ワイ
ヤーを加熱したリードフレームに押圧して半導体素子を
接着するものである。
【0021】本実施形態のような錫−銅(Sn−Cu)
合金半田を半導体素子用ダイボンド材として用いること
により、鉛(Pb)、アンチモン(Sb)などの金属を
使用することなく、放熱特性およびリードフレームと半
導体素子との接着力に優れたダイボンド材を実現でき
る。すなわち、ダイボンド材として、従来より使用され
ていた金属である錫(Sn)に対して、酸化反応しにく
い銅(Cu)を添加することにより、ダイボンド時の加
熱処理により、ダイボンド材が酸化して特性が劣化する
ことがなくなり、高い接着性を維持することができる。
【0022】次に本発明の第5の実施形態について説明
する。半導体素子用ダイボンド材として、錫−銅(Sn
−Cu)合金半田に第3の金属を添加する場合について
説明する。本実施形態では、錫−銅(Sn−Cu)合金
半田の組成を重量百分率で総量100[wt%]の内、
錫(Sn)を92.4〜99.3[wt%]、銅(C
u)を0.7〜7.6[wt%]としている。さらに、
その形成したSn/Cu合金の重量百分率で総量100
[wt%]に対して、ビスマス(Bi)を0〜57[w
t%]を添加するものである。Sn/Cu合金へのビス
マス(Bi)の添加により、融点を調整して低下させる
ことができる。そして本実施形態で示した錫−銅(Sn
−Cu)合金半田にビスマス(Bi)を添加したものを
ダイボンド材として用いた場合の半導体素子のリードフ
レームへの接着条件は、還元性雰囲気中で、300
[℃]前後であり、錫−銅(Sn−Cu)合金半田にビ
スマス(Bi)を添加した合金半田の1[mm]径ワイ
ヤーを加熱したリードフレームに押圧して半導体素子を
接着するものである。
【0023】本実施形態のような錫−銅(Sn−Cu)
合金半田にビスマス(Bi)を添加したものを半導体素
子用ダイボンド材として用いることにより、鉛(P
b)、アンチモン(Sb)などの金属を使用することな
く、放熱特性およびリードフレームと半導体素子との接
着力に優れたダイボンド材を実現できる。すなわち、ダ
イボンド材として、従来より使用されていた金属である
錫(Sn)に対して、酸化反応しにくい銅(Cu)を添
加することにより、ダイボンド時の加熱処理により、ダ
イボンド材が酸化して特性が劣化することがなくなり、
高い接着性を維持することができる。さらにビスマス
(Bi)の添加により、融点温度の調整ができるととも
に、合金中で脆い金属間化合物が形成されることがな
く、半導体素子とリードフレームとの接着において、接
着力を強化させることができる。
【0024】次に本発明の第6の実施形態について説明
する。半導体素子用ダイボンド材として、錫−銅(Sn
−Cu)合金半田に第3の金属と第4の金属とを添加す
る場合について説明する。本実施形態では、錫−銅(S
n−Cu)合金半田の組成を重量百分率で総量100
[wt%]の内、錫(Sn)を92.4〜99.3[w
t%]、銅(Cu)を0.7〜7.6[wt%]として
いる。さらに、その形成したSn/Cu合金の重量百分
率で総量100[wt%]に対して、ビスマス(Bi)
を0〜57[wt%]および亜鉛(Zn)を0〜9[w
t%]添加するものである。Sn/Cu合金へのビスマ
ス(Bi)と亜鉛(Zn)の添加により、融点を調整し
て低下させることができる。そして本実施形態で示した
錫−銅(Sn−Cu)合金半田にビスマス(Bi)と亜
鉛(Zn)を添加したものをダイボンド材として用いた
場合の半導体素子のリードフレームへの接着条件は、還
元性雰囲気中で、300[℃]前後であり、錫−銅(S
n−Cu)合金半田にビスマス(Bi)と亜鉛(Zn)
を添加した合金半田の1[mm]径ワイヤーを加熱した
リードフレームに押圧して半導体素子を接着するもので
ある。
【0025】本実施形態のような錫−銅(Sn−Cu)
合金半田にビスマス(Bi)および亜鉛(Zn)を添加
したものを半導体素子用ダイボンド材として用いること
により、鉛(Pb)、アンチモン(Sb)などの金属を
使用することなく、放熱特性およびリードフレームと半
導体素子との接着力に優れたダイボンド材を実現でき
る。すなわち、ダイボンド材として、従来より使用され
ていた金属である錫(Sn)に対して、酸化反応しにく
い銅(Cu)を添加することにより、ダイボンド時の加
熱処理により、ダイボンド材が酸化して特性が劣化する
ことがなくなり、高い接着性を維持することができる。
さらにビスマス(Bi)と亜鉛(Zn)の添加により、
融点温度の調整ができるとともに、合金中で脆い金属間
化合物が形成されることがなく、半導体素子とリードフ
レームとの接着において、接着力を強化させることがで
きる。
【0026】次に前記した第3、第4、第5の実施形態
に示したような、母体合金として錫−銅(Sn−Cu)
合金半田のダイボンド材を用いた場合の効果について説
明する。
【0027】図2に示すように、従来の半導体素子用ダ
イボンド材である鉛−錫(Pb−Sn)半田、錫−アン
チモン(Sn−Sb)半田、錫−銀(Sn−Ag)半
田、鉛−銀(Pb−Ag)半田、鉛−インジウム(Pb
−In)半田に比べて、本実施形態で示した錫−銅(S
n−Cu)合金半田のダイボンド材は、熱疲労試験耐性
がよく、試験サイクルで1000サイクル以上の耐性の
向上がみられる。他のリードフレーム上のNiメッキと
の接着性は従来通り、良好である。また組立歩留におい
ては、99%の良品歩留であり、信頼性上も問題がない
ことがわかる。したがって、本実施形態で示したよう
に、錫−銅(Sn−Cu)を母体合金とした半導体素子
用ダイボンド材は、鉛(Pb)、アンチモン(Sb)を
含有せずに従来以上の効果を有したダイボンド材であ
る。
【0028】以上、本実施形態で示した半導体素子用ダ
イボンド材は、鉛(Pb)、アンチモン(Sb)を含有
することなく、鉛(Pb)、アンチモン(Sb)を含有
したダイボンド材以上の性能を有し、ダイボンド材の金
属酸化が抑制され、接着力が向上したダイボンド材であ
る。また特に熱疲労試験耐性においては、1000サイ
クル以上の耐性を有し、信頼性上の特性も優れたダイボ
ンド材である。
【0029】
【発明の効果】本発明の半導体素子用ダイボンド材であ
る錫−ゲルマニウム(Sn−Ge)合金半田のダイボン
ド材、錫−銅(Sn−Cu)合金半田のダイボンド材
は、従来の半導体素子用ダイボンド材である鉛−錫(P
b−Sn)半田、錫−アンチモン(Sn−Sb)半田、
錫−銀(Sn−Ag)半田、鉛−銀(Pb−Ag)半
田、鉛−インジウム(Pb−In)半田に比べて、熱疲
労試験耐性が優れ、試験サイクルで1000サイクル以
上の耐性の向上がみられるものである。特に錫−ゲルマ
ニウム(Sn−Ge)合金半田のダイボンド材は、従来
の鉛(Pb)、アンチモン(Sb)を含有しない錫−銀
(Sn−Ag)半田に対しては、試験サイクルで200
0サイクル以上の耐性の向上がみられ、鉛(Pb)、ア
ンチモン(Sb)を含有しないダイボンド材どうしで
も、本発明のダイボンド材の方が優れた耐性を有してい
る。また他のリードフレーム上のNiメッキとの接着性
は従来通り、良好である。また組立歩留においては、9
9%の良品歩留であり、信頼性上も問題がないものであ
る。したがって、本発明の錫−ゲルマニウム(Sn−G
e)を母体合金とした半導体素子用ダイボンド材は、鉛
(Pb)、アンチモン(Sb)を含有せずに従来以上の
効果を有したダイボンド材である。また本発明の半導体
素子用ダイボンド材は、鉛(Pb)、アンチモン(S
b)を含有しないばかりか、ダイボンド材の金属酸化が
抑制され、接着力が向上したダイボンド材である。
【図面の簡単な説明】
【図1】本発明の一実施形態で示す半導体素子用ダイボ
ンド材の機能を示す断面図
【図2】本発明の一実施形態にかかる半導体素子用ダイ
ボンド材の特性を示す図
【符号の説明】
1 ダイパッド 2 半導体素子 3 ダイボンド材 4 金属膜

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】錫(Sn)とゲルマニウム(Ge)とを主
    成分とした合金よりなる半導体素子用ダイボンド材。
  2. 【請求項2】重量百分率で錫(Sn)95〜99.5重
    量%とゲルマニウム(Ge)0.5〜5重量%とを主成
    分とした合金よりなる請求項1記載の半導体素子用ダイ
    ボンド材。
  3. 【請求項3】錫(Sn)とゲルマニウム(Ge)とを主
    成分とした合金よりなる半導体素子用ダイボンド材にビ
    スマス(Bi)を添加した半導体素子用ダイボンド材。
  4. 【請求項4】重量百分率で錫(Sn)95〜99.5重
    量%とゲルマニウム(Ge)0.5〜5重量%とを主成
    分とした合金の100重量部に対して、ビスマス(B
    i)0〜5重量%(ただし0重量%を除く)を添加した
    請求項3記載の半導体素子用ダイボンド材。
  5. 【請求項5】錫(Sn)とゲルマニウム(Ge)とを主
    成分とした合金よりなる半導体素子用ダイボンド材にビ
    スマス(Bi)および亜鉛(Zn)を添加した半導体素
    子用ダイボンド材。
  6. 【請求項6】重量百分率で錫(Sn)95〜99.5重
    量%とゲルマニウム(Ge)0.5〜5重量%とを主成
    分とした合金の100重量部に対して、ビスマス(B
    i)0〜5重量%(ただし0重量%を除く)および亜鉛
    (Zn)0〜10重量%(ただし0重量%を除く)を添
    加した請求項5記載の半導体素子用ダイボンド材。
  7. 【請求項7】錫(Sn)と銅(Cu)とを主成分とした
    合金よりなる半導体素子用ダイボンド材。
  8. 【請求項8】重量百分率で錫(Sn)92.4〜99.
    3重量%と銅(Cu)0.7〜7.6重量%とを主成分
    とした合金よりなる請求項7記載の半導体素子用ダイボ
    ンド材。
  9. 【請求項9】錫(Sn)と銅(Cu)とを主成分とした
    合金よりなる半導体素子用ダイボンド材にビスマス(B
    i)を添加した半導体素子用ダイボンド材。
  10. 【請求項10】重量百分率で錫(Sn)92.4〜9
    9.3重量%と銅(Cu)0.7〜7.6重量%とを主
    成分とした合金の100重量部に対して、ビスマス(B
    i)0〜57重量%(ただし0重量%を除く)を添加し
    た請求項9記載の半導体素子用ダイボンド材。
  11. 【請求項11】錫(Sn)と銅(Cu)とを主成分とし
    た合金よりなる半導体素子用ダイボンド材にビスマス
    (Bi)および亜鉛(Zn)を添加した半導体素子用ダ
    イボンド材。
  12. 【請求項12】重量百分率で錫(Sn)92.4〜9
    9.3重量%と銅(Cu)0.7〜7.6重量%とを主
    成分とした合金の100重量部に対して、ビスマス(B
    i)0〜57重量%(ただし0重量%を除く)および亜
    鉛(Zn)0〜9重量%(ただし0重量%を除く)を添
    加した請求項11記載の半導体素子用ダイボンド材。
JP3156896A 1996-02-20 1996-02-20 半導体素子用ダイボンド材 Expired - Fee Related JP3184449B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3156896A JP3184449B2 (ja) 1996-02-20 1996-02-20 半導体素子用ダイボンド材

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3156896A JP3184449B2 (ja) 1996-02-20 1996-02-20 半導体素子用ダイボンド材

Publications (2)

Publication Number Publication Date
JPH09232340A true JPH09232340A (ja) 1997-09-05
JP3184449B2 JP3184449B2 (ja) 2001-07-09

Family

ID=12334792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3156896A Expired - Fee Related JP3184449B2 (ja) 1996-02-20 1996-02-20 半導体素子用ダイボンド材

Country Status (1)

Country Link
JP (1) JP3184449B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999050901A1 (fr) * 1998-03-30 1999-10-07 Yamatake Corporation Matiere de brasage tendre utilise pour fixer des puces
JP2001246493A (ja) * 1999-12-28 2001-09-11 Toshiba Corp ハンダ材及びこれを用いたデバイス又は装置並びにその製造方法
JP2008028295A (ja) * 2006-07-25 2008-02-07 Toyota Central Res & Dev Lab Inc パワー半導体モジュール及びその製造方法
WO2010047010A1 (ja) * 2008-10-22 2010-04-29 パナソニック株式会社 半導体装置及びその製造方法
US7964492B2 (en) 2005-08-31 2011-06-21 Hitachi, Ltd. Semiconductor device and automotive AC generator

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999050901A1 (fr) * 1998-03-30 1999-10-07 Yamatake Corporation Matiere de brasage tendre utilise pour fixer des puces
US6656422B2 (en) 1998-03-30 2003-12-02 Yamatake Corporation Die-bonding solder materials
JP2001246493A (ja) * 1999-12-28 2001-09-11 Toshiba Corp ハンダ材及びこれを用いたデバイス又は装置並びにその製造方法
US7964492B2 (en) 2005-08-31 2011-06-21 Hitachi, Ltd. Semiconductor device and automotive AC generator
US8421232B2 (en) 2005-08-31 2013-04-16 Hitachi, Ltd. Semiconductor device and automotive ac generator
JP2008028295A (ja) * 2006-07-25 2008-02-07 Toyota Central Res & Dev Lab Inc パワー半導体モジュール及びその製造方法
WO2010047010A1 (ja) * 2008-10-22 2010-04-29 パナソニック株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP3184449B2 (ja) 2001-07-09

Similar Documents

Publication Publication Date Title
TWI523724B (zh) A bonding material, a method for producing the same, and a method of manufacturing the bonding structure
US20210167034A1 (en) Chip arrangements
US5550407A (en) Semiconductor device having an aluminum alloy wiring line
JP5540857B2 (ja) リード部品及びそれを用いた半導体パッケージ並びにリード部品の製造方法
US20110042815A1 (en) Semiconductor device and on-vehicle ac generator
TW200829361A (en) Connecting material, method for manufacturing connecting material, and semiconductor device
US20160035690A1 (en) Semiconductor device and manufacturing method of semiconductor device
JPH04115558A (ja) 半導体装置用リードフレーム
US20020047186A1 (en) Semiconductor leadframes comprising silver plating
JP2005503926A (ja) 高温無鉛はんだに適した改良された組成物、方法およびデバイス
JPH09129647A (ja) 半導体素子
JP3184449B2 (ja) 半導体素子用ダイボンド材
JP5231727B2 (ja) 接合方法
JP2005032834A (ja) 半導体チップと基板との接合方法
JP5723225B2 (ja) 接合構造体
JP3682758B2 (ja) 半導体装置及びその製造方法
JPH01257356A (ja) 半導体用リードフレーム
JP2003282974A (ja) 熱電変換モジュール
KR20100050640A (ko) 반도체 패키지 제조용 리드프레임 및 이의 도금 방법
JP6477517B2 (ja) 半導体装置の製造方法
JPH028459B2 (ja)
JP5821991B2 (ja) 半導体モジュール及び接合材料
TWI476883B (zh) 焊料、接點結構及接點結構的製作方法
US8268718B2 (en) Bonded structure and manufacturing method for bonded structure
JPH04137552A (ja) リードフレーム

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080427

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090427

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120427

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees