JPH0922910A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 多層構造の半導体装置において、中間層にお
ける信号線の配線を容易にする。 【構成】 半導体装置１は、シリコン基板２上にコンタ
クトホール５を備え、更に中間層２１、２２等が積層さ
れている。中間層には信号線７が配線されており、最上
層にはボンデングパットに接続された電源配線３が形成
されている。各中間層には垂直に重ねられたスルーホー
ル４、６、８が形成してあり、これらスルーホールによ
って最上層の電源配線３とコンタクトホールとが接続し
てある。したがって、各中間層においてスルーホールに
接続した電源配線が形成されていないことから、信号線
を配線するための面積を広くでき、信号線の配線を容易
に行なうことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置に関
し、特に多層配線構造を有する半導体装置に関する。

【０００２】

【従来の技術】従来、多層配線構造を有する半導体装置
に電源を供給する場合、ボンデングパットから最上層の
電源配線層に接続し、電源配線層からスルーホールを介
して各中間層を連結し、又中間層内で電源配線同士の接
続をとり、コンタクトホールと接続する構造となってい
た。具体的には図２に示すように、最上層の電源配線３
からスルーホール４３を介して第２層の電源配線３２に
接続し、この電源配線３２で他のスルーホール（図示せ
ず）との接続をとるとともにスルーホール４２を経由し
て第１層の電源配線３１に接続し、更にスルーホール４
１を介してシリコン基板２上のコンタクトホール５と接
続させる構造をとっていた。

【０００３】

【発明が解決しようとする課題】半導体装置３０の第１
や第２の中間層には、複数本の信号配線７が電源配線３
１、３２とは別に形成されている。したがって、中間層
において信号配線７を電源配線３１等と短絡しないよう
に避けて配線する必要があるが、電源配線３１等が各中
間層に設けられていることから、信号配線７の配線のた
めの面積が縮小され、収容性を低下させ、集積度の高い
半導体装置を実現することが困難となるという問題があ
った。

【０００４】更に、中間層において電源配線３１等を信
号配線７がまたぐ橋渡し配線が増加することから、製造
上の手間が増大する点や装置の高速化を図る点等におい
て不利となっていた。

【０００５】

【課題を解決するための手段】本発明は、上記課題を解
決するため、シリコン基板上のコンタクトホールと最上
層の電源配線とを接続させるに際して、中間層に電源配
線を設けることなく、又可能な限り省略して最上層の電
源配線とコンタクトホールとをスルーホールによって接
続させることとした。

【０００６】中間層における電源配線の省略とは、同一
の中間層内でのスルーホール同士を連結させている電源
配線を省略すること、上下の位置にあるスルーホールを
層内で連結させている電源配線を省略することを含み、
少なくともいずれかの中間層において行なうことであ
る。

【０００７】

【発明の実施の形態】本発明にかかる半導体装置の一実
施例について説明する。

【０００８】図１に半導体装置１の断面を示す。半導体
装置１は半導体素子が施されたシリコン基板２上に電源
供給用のコンタクトホール５が形成されている。このコ
ンタクトホール５を有するコンタクトホール層２０の上
には、コンタクトホール５に接続する第１のスルーホー
ル４とともに信号配線７を有する第１中間層２１が形成
してある。第１中間層２１において、第１のスルーホー
ル４と信号配線７とは互いに接続することなく形成され
ている。

【０００９】第１中間層２１の上には、第１のスルーホ
ール４と同軸に形成された第２のスルーホール６を有す
る第２中間層２２が形成されており、第２中間層２２に
も第１中間層２１同様信号配線（図示せず）が形成され
ている。そして、最上層の電源配線３に接続するスルー
ホール８がスルーホール６に重ねて形成されている。こ
のようにして、電源配線３から垂直にスルーホール８、
６、４が形成され、コンタクトホール５と電源配線３が
接続されている。

【００１０】したがって、中間層において信号配線７の
収容性を妨げる割合が極めて低くなり、橋渡し配線も減
少し、信号配線長を短縮化でき、遅延改善を図ることが
できる。

【００１１】次に、上記半導体装置１の製造方法につい
て説明する。

【００１２】半導体素子が施されたシリコン基板２の上
に絶縁膜を設け、フォト・リソグラフィ法によりコンタ
クトホール５上部の絶縁膜を除去する。次に、配線金属
をスパッタリング等で表面に被着させる。次に、レジス
トを用いパターニングし、イオンビーム等で選択的にエ
ッチングし、レジストを除去し第１配線層、すなわち信
号配線７を形成する。

【００１３】次に、第１配線層上に再び絶縁膜を形成
し、電源スルーホール４の上部及び信号スルーホール
（図示せず）を開口する。その後、配線金属を表面に付
着させ上記の方法で選択的にエッチングし第２配線層を
形成する。

【００１４】次に、第２配線層上に絶縁膜を形成し、選
択的にエッチングし金属層を付着させ、エッチングを行
ない第３配線層を形成する。同様な工程を行ない最上層
の配線（電源配線）層の形成までを行なう。最上層では
電源と他の電源とを層内で接続させ、ＩＬＢ（インナー
リードボンデング）パッドまでの接続をとる。最後にパ
ッシベーション１２を施し、回路の保護を行ない本発明
の半導体装置１を製造する。

【００１５】したがって、本発明の半導体装置１によれ
ば、各中間層に形成された信号配線７の配線が容易とな
り、また電源配線を橋渡しすることなく信号配線７を配
線できるので高速化を図ることができる。

【００１６】尚、上記例では配線構造を３層としたが、
本発明では３層に限らず、それ以上の多層構造でもよ
い。又、半導体装置の製造方法は上記例に限るものでは
ない。

【００１７】

【発明の効果】本発明の半導体装置によれば、最上層の
電源配線と最下層のコンタクトホールとをその間にある
中間層を貫くスルーホールにより接続させるとともに、
各中間層においてスルーホールに接続する配線を形成し
ないこととしたので、中間層において信号線の配線が容
易となり配線収容性が高められ、又電源線を越える橋渡
しを必要としないことから信号配線長の短縮化が図れ、
高集積かつ高速化が図れる半導体装置を提供することが
できる。

【図面の簡単な説明】

【図１】本発明の半導体装置の一実施例を示す断面図で
ある。

【図２】従来の半導体装置を示す断面図である。

【符号の説明】

１、３０ 半導体装置 ２ シリコン基板 ３ 電源配線 ４、６、８ スルーホール ５ コンタクトホール ７ 信号配線 １２ パッシベーション ２０ コンタクトホール層 ２１ 第１中間層 ２２ 第２中間層

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ３層以上の配線構造を有する半導体装置
   において、前記配線層のうち最上層の電源配線層とコン
   タクトホールを有するコンタクトホール層以外のいずれ
   かの中間層において前記電源配線層と前記コンタクトホ
   ールとを接続するスルーホールの少なくとも１つに該中
   間層内の配線を接続させないことを特徴とする半導体装
   置。
2. 【請求項２】 前記中間層内において、前記スルーホー
   ル同士を該層内の配線によって接続させないことを特徴
   とする請求項１に記載の半導体装置。
3. 【請求項３】 前記コンタクトホール層の少なくとも１
   つのコンタクトホールと前記電源配線層とを、該コンタ
   クトホール層に対して垂直な方向に形成した複数のスル
   ーホールによって接続させたことを特徴とする請求項１
   又は２に記載の半導体装置。
4. 【請求項４】 前記電源配線とコンタクトホールとを接
   続する前記スルーホールの全てを前記中間層において層
   内の配線に接続させないこととしたことを特徴とする請
   求項１に記載の半導体装置。