JPH09205352A - パルス信号発生回路および半導体集積回路 - Google Patents
パルス信号発生回路および半導体集積回路Info
- Publication number
- JPH09205352A JPH09205352A JP8011900A JP1190096A JPH09205352A JP H09205352 A JPH09205352 A JP H09205352A JP 8011900 A JP8011900 A JP 8011900A JP 1190096 A JP1190096 A JP 1190096A JP H09205352 A JPH09205352 A JP H09205352A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- mirror circuit
- current mirror
- output
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 出力切り替わり時の貫通電流を的確に防ぐこ
とができるパルス信号発生回路を得る。 【解決手段】 入力信号に応動するカレントミラー回路
Ｍ１と、このカレントミラー回路Ｍ１の作動に応じて作
動するカレントミラー回路Ｍ２と、このカレントミラー
回路Ｍ２の作動に応じて出力動作を行なう出力トランジ
スタとを備え、前記カレントミラー回路Ｍ１のオフ状態
への作動に応じて前記カレントミラー回路Ｍ２を介して
出力トランジスタをオフ状態とするようにした。
とができるパルス信号発生回路を得る。 【解決手段】 入力信号に応動するカレントミラー回路
Ｍ１と、このカレントミラー回路Ｍ１の作動に応じて作
動するカレントミラー回路Ｍ２と、このカレントミラー
回路Ｍ２の作動に応じて出力動作を行なう出力トランジ
スタとを備え、前記カレントミラー回路Ｍ１のオフ状態
への作動に応じて前記カレントミラー回路Ｍ２を介して
出力トランジスタをオフ状態とするようにした。
Description
【０００１】
【発明の属する技術分野】この発明は、バイポーラトラ
ンジスタを用いて基準パルス信号を生成するパルス信号
発生回路、特に、このようなパルス信号発生回路を備え
た半導体集積回路装置に関するものである。
ンジスタを用いて基準パルス信号を生成するパルス信号
発生回路、特に、このようなパルス信号発生回路を備え
た半導体集積回路装置に関するものである。
【０００２】
【従来の技術】従来のパルス信号発生回路を、図５の回
路図および図６のタイミングチャートで説明する。
路図および図６のタイミングチャートで説明する。
【０００３】〈構成〉図５において、Ｉ１・Ｉ２は定電
流源、Ｑ１〜Ｑ５・Ｑ９はスイッチングトランジスタ、
Ｑ６・Ｑ７はカレントミラー回路Ｍを構成するトランジ
スタ、Ｑ８はマルチトランジスタ、Ｒ１・Ｒ２は抵抗で
ある。Ａは入力信号端子、Ｂは出力信号端子、Ｖccは制
御電源端子である。
流源、Ｑ１〜Ｑ５・Ｑ９はスイッチングトランジスタ、
Ｑ６・Ｑ７はカレントミラー回路Ｍを構成するトランジ
スタ、Ｑ８はマルチトランジスタ、Ｒ１・Ｒ２は抵抗で
ある。Ａは入力信号端子、Ｂは出力信号端子、Ｖccは制
御電源端子である。
【０００４】〈動作〉図５において、入力信号端子Ａに
は、外部からトランジスタＱ９をオン・オフさせる正弦
波信号が入力される。
は、外部からトランジスタＱ９をオン・オフさせる正弦
波信号が入力される。
【０００５】まず、Ａ点の電位がトランジスタＱ９をオ
ンさせている状態（図６における状態I ）について説明
する。このとき、トランジスタＱ９はオンしているた
め、定電流Ｉ１はトランジスタＱ８には流れない。その
ため、トランジスタＱ５およびカレントミラー回路Ｍは
動作できず、トランジスタＱ３・Ｑ１はオフする。ま
た、トランジスタＱ５がオフしているため、定電流Ｉ２
はトランジスタＱ４のベースに流れ込み、トランジスタ
Ｑ４をオンさせる。これによりトランジスタＱ２もオン
し、Ｂ点の電位はＬｏｗになる。
ンさせている状態（図６における状態I ）について説明
する。このとき、トランジスタＱ９はオンしているた
め、定電流Ｉ１はトランジスタＱ８には流れない。その
ため、トランジスタＱ５およびカレントミラー回路Ｍは
動作できず、トランジスタＱ３・Ｑ１はオフする。ま
た、トランジスタＱ５がオフしているため、定電流Ｉ２
はトランジスタＱ４のベースに流れ込み、トランジスタ
Ｑ４をオンさせる。これによりトランジスタＱ２もオン
し、Ｂ点の電位はＬｏｗになる。
【０００６】次に、図６の状態IIについて説明する。こ
の時、トランジスタＱ９はオンからオフに切り替わるタ
イミングであり、トランジスタＱ８に定電流Ｉ２から微
小な電流が漏れ始める。これにより、トランジスタＱ５
およびカレントミラー回路Ｍは動作し始め、その結果、
Ｂ点の電位はＬｏｗからＨｉに切り替わろうとする。
の時、トランジスタＱ９はオンからオフに切り替わるタ
イミングであり、トランジスタＱ８に定電流Ｉ２から微
小な電流が漏れ始める。これにより、トランジスタＱ５
およびカレントミラー回路Ｍは動作し始め、その結果、
Ｂ点の電位はＬｏｗからＨｉに切り替わろうとする。
【０００７】次に、図６の状態III について説明する。
この時は、状態I の逆であり、トランジスタＱ９はオフ
になるため、定電流Ｉ１はトランジスタＱ８に流れ、ト
ランジスタＱ５およびカレントミラー回路Ｍは動作す
る。これにより、トランジスタＱ３・Ｑ１はオン、トラ
ンジスタＱ４・Ｑ２はオフし、Ｂ点の電位はＨｉにな
る。
この時は、状態I の逆であり、トランジスタＱ９はオフ
になるため、定電流Ｉ１はトランジスタＱ８に流れ、ト
ランジスタＱ５およびカレントミラー回路Ｍは動作す
る。これにより、トランジスタＱ３・Ｑ１はオン、トラ
ンジスタＱ４・Ｑ２はオフし、Ｂ点の電位はＨｉにな
る。
【０００８】次に、図６の状態IVについて説明する。こ
の区間は、トランジスタＱ９はオフからオンに切り替わ
るタイミングであって、トランジスタＱ８に流れていた
定電流Ｉ１が減少していくタイミングである。この時、
トランジスタＱ８はオフしていくため、トランジスタＱ
５はオフになり、その結果、トランジスタＱ２はオンす
る。また、カレントミラー回路１もオフになりその結果
トランジスタＱ１はオフになるが、トランジスタＱ５・
Ｑ３にはカレントミラー回路Ｍを動作させるだけの遅延
を生じてしまうため、トランジスタＱ１はすぐにオフせ
ず、ある一定期間トランジスタＱ１・Ｑ２が同時にオン
する状態になる。
の区間は、トランジスタＱ９はオフからオンに切り替わ
るタイミングであって、トランジスタＱ８に流れていた
定電流Ｉ１が減少していくタイミングである。この時、
トランジスタＱ８はオフしていくため、トランジスタＱ
５はオフになり、その結果、トランジスタＱ２はオンす
る。また、カレントミラー回路１もオフになりその結果
トランジスタＱ１はオフになるが、トランジスタＱ５・
Ｑ３にはカレントミラー回路Ｍを動作させるだけの遅延
を生じてしまうため、トランジスタＱ１はすぐにオフせ
ず、ある一定期間トランジスタＱ１・Ｑ２が同時にオン
する状態になる。
【０００９】
＜問題点＞状態IVにおいて、トランジスタＱ１・Ｑ２は
同時にオンする状態になるため、Ｖcc−ＧＮＤ間に貫通
電流が流れ、Ｖcc・ＧＮＤでのノイズを引き起こすとい
う問題があった。
同時にオンする状態になるため、Ｖcc−ＧＮＤ間に貫通
電流が流れ、Ｖcc・ＧＮＤでのノイズを引き起こすとい
う問題があった。
【００１０】この発明は、このような問題点を解消しよ
うとするものである。
うとするものである。
【００１１】第１の発明は、出力切り替わり時の貫通電
流を的確に防ぐことができるパルス信号発生回路を得る
ことを目的とする。
流を的確に防ぐことができるパルス信号発生回路を得る
ことを目的とする。
【００１２】第２の発明は、出力切り替わり時の貫通電
流をより的確に防ぐことができるパルス信号発生回路を
得ることを目的とする。
流をより的確に防ぐことができるパルス信号発生回路を
得ることを目的とする。
【００１３】第３の発明は、出力切り替わり時の貫通電
流を更に的確に防ぐことができるパルス信号発生回路を
得ることを目的とする。
流を更に的確に防ぐことができるパルス信号発生回路を
得ることを目的とする。
【００１４】第４の発明は、出力切り替わり時の貫通電
流を的確に防ぐことができるとともに、その際の出力安
定化を確実に図ることができるパルス信号発生回路を得
ることを目的とする。
流を的確に防ぐことができるとともに、その際の出力安
定化を確実に図ることができるパルス信号発生回路を得
ることを目的とする。
【００１５】第５の発明は、出力切り替わり時の貫通電
流をより的確に防ぐことができるとともに、その際の出
力安定化を確実に図ることができるパルス信号発生回路
を得ることを目的とする。
流をより的確に防ぐことができるとともに、その際の出
力安定化を確実に図ることができるパルス信号発生回路
を得ることを目的とする。
【００１６】第６の発明は、出力切り替わり時の貫通電
流を一層的確に防ぐことができるパルス信号発生回路を
得ることを目的とする。
流を一層的確に防ぐことができるパルス信号発生回路を
得ることを目的とする。
【００１７】第７の発明は、出力切り替わり時の貫通電
流をより一層的確に防ぐことができるパルス信号発生回
路を得ることを目的とする。
流をより一層的確に防ぐことができるパルス信号発生回
路を得ることを目的とする。
【００１８】第８の発明は、出力切り替わり時の貫通電
流を更に的確に防ぐことができるパルス信号発生回路を
得ることを目的とする。
流を更に的確に防ぐことができるパルス信号発生回路を
得ることを目的とする。
【００１９】第９の発明は、出力切り替わり時の貫通電
流を的確に防ぐことができるパルス信号発生回路を備え
た半導体集積回路を得ることを目的とする。
流を的確に防ぐことができるパルス信号発生回路を備え
た半導体集積回路を得ることを目的とする。
【００２０】
【課題を解決するための手段】第１の発明においては、
入力信号に応動する作動素子と、この作動素子の作動に
応じて出力動作を行なう出力トランジスタとを備え、前
記作動素子のオフ状態への作動に応じて出力トランジス
タをオフ状態とするカレントミラー回路を設けた。
入力信号に応動する作動素子と、この作動素子の作動に
応じて出力動作を行なう出力トランジスタとを備え、前
記作動素子のオフ状態への作動に応じて出力トランジス
タをオフ状態とするカレントミラー回路を設けた。
【００２１】第２の発明においては、入力信号に応動す
る第１のカレントミラー回路からなる作動素子と、この
作動素子の作動に応じて作動する第２のカレントミラー
回路と、この第２のカレントミラー回路の作動に応じて
出力動作を行なう出力トランジスタとを備え、前記作動
素子のオフ状態への作動に応じて前記第２のカレントミ
ラー回路を介して出力トランジスタをオフ状態とするよ
うにした。
る第１のカレントミラー回路からなる作動素子と、この
作動素子の作動に応じて作動する第２のカレントミラー
回路と、この第２のカレントミラー回路の作動に応じて
出力動作を行なう出力トランジスタとを備え、前記作動
素子のオフ状態への作動に応じて前記第２のカレントミ
ラー回路を介して出力トランジスタをオフ状態とするよ
うにした。
【００２２】第３の発明においては、入力信号に応動す
る作動素子と、この作動素子の作動に応じて作動するカ
レントミラー回路と、このカレントミラー回路の作動に
応じて出力動作を行なう第１および第２のトランジスタ
からなるプッシュプル出力トランジスタとを備え、前記
作動素子のオフ状態への作動に応じ前記カレントミラー
回路を介してオフ状態へ作動され、これにより前記第１
のトランジスタをオフ状態とする第３のトランジスタを
設けた。
る作動素子と、この作動素子の作動に応じて作動するカ
レントミラー回路と、このカレントミラー回路の作動に
応じて出力動作を行なう第１および第２のトランジスタ
からなるプッシュプル出力トランジスタとを備え、前記
作動素子のオフ状態への作動に応じ前記カレントミラー
回路を介してオフ状態へ作動され、これにより前記第１
のトランジスタをオフ状態とする第３のトランジスタを
設けた。
【００２３】第４の発明においては、入力信号に応動す
る作動素子と、この作動素子の作動に応じて出力動作を
行なう出力トランジスタと、前記作動素子のオフ状態へ
の作動に応じて出力トランジスタをオフ状態とするカレ
ントミラーを備え、出力端子と接地間に接続され出力の
安定化を行なう抵抗素子を設けた。
る作動素子と、この作動素子の作動に応じて出力動作を
行なう出力トランジスタと、前記作動素子のオフ状態へ
の作動に応じて出力トランジスタをオフ状態とするカレ
ントミラーを備え、出力端子と接地間に接続され出力の
安定化を行なう抵抗素子を設けた。
【００２４】第５の発明においては、入力信号に応動す
る第１のカレントミラー回路からなる作動素子と、この
作動素子の作動に応じて作動する第２のカレントミラー
回路と、この第２のカレントミラー回路の作動に応じて
出力動作を行なう第１および第２のトランジスタからな
る出力トランジスタとを備え、出力端子と接地間に前記
第２のトランジスタを側路して接続されたプルダウン抵
抗を設けた。
る第１のカレントミラー回路からなる作動素子と、この
作動素子の作動に応じて作動する第２のカレントミラー
回路と、この第２のカレントミラー回路の作動に応じて
出力動作を行なう第１および第２のトランジスタからな
る出力トランジスタとを備え、出力端子と接地間に前記
第２のトランジスタを側路して接続されたプルダウン抵
抗を設けた。
【００２５】第６の発明においては、入力信号に応動す
る作動素子と、この作動素子の作動に応じて作動するカ
レントミラー回路と、このカレントミラー回路の作動に
応じて出力動作を行なう第１および第２のトランジスタ
からなるプッシュプル出力トランジスタと、前記作動素
子のオフ状態への作動に応じ前記カレントミラー回路を
介してオフ状態へ作動され、これにより前記第１のトラ
ンジスタをオフ状態とする第３のトランジスタと、前記
作動素子のオフ状態への作動に応じ前記カレントミラー
回路を介してオン状態へ作動され、これにより前記第２
のトランジスタをオン状態とする第３のトランジスタ
と、第１の定電流源に接続され入力信号を受けて作動す
ることにより前記第１の定電流源の電流をオン状態また
はオフ状態として前記作動素子を駆動するトランジスタ
と、第２の定電流源に接続され前記カレントミラー回路
の出力を受けて作動することにより前記第２の定電流源
の電流をオン状態またはオフ状態として前記第２のトラ
ンジスタを駆動するトランジスタとを備え、前記第２の
定電流源に接続されたトランジスタは、前記作動素子の
オフ状態への作動に応じ前記カレントミラー回路を介し
てオフ状態へ作動され、前記第４のトランジスタをオン
状態へ作動するようにした。
る作動素子と、この作動素子の作動に応じて作動するカ
レントミラー回路と、このカレントミラー回路の作動に
応じて出力動作を行なう第１および第２のトランジスタ
からなるプッシュプル出力トランジスタと、前記作動素
子のオフ状態への作動に応じ前記カレントミラー回路を
介してオフ状態へ作動され、これにより前記第１のトラ
ンジスタをオフ状態とする第３のトランジスタと、前記
作動素子のオフ状態への作動に応じ前記カレントミラー
回路を介してオン状態へ作動され、これにより前記第２
のトランジスタをオン状態とする第３のトランジスタ
と、第１の定電流源に接続され入力信号を受けて作動す
ることにより前記第１の定電流源の電流をオン状態また
はオフ状態として前記作動素子を駆動するトランジスタ
と、第２の定電流源に接続され前記カレントミラー回路
の出力を受けて作動することにより前記第２の定電流源
の電流をオン状態またはオフ状態として前記第２のトラ
ンジスタを駆動するトランジスタとを備え、前記第２の
定電流源に接続されたトランジスタは、前記作動素子の
オフ状態への作動に応じ前記カレントミラー回路を介し
てオフ状態へ作動され、前記第４のトランジスタをオン
状態へ作動するようにした。
【００２６】第７の発明においては、第１の定電流源と
第２の定電流源とを、第１および第２の定電流用トラン
ジスタと、この定電流用トランジスタに接続された抵抗
と、カレントミラー回路により構成した。
第２の定電流源とを、第１および第２の定電流用トラン
ジスタと、この定電流用トランジスタに接続された抵抗
と、カレントミラー回路により構成した。
【００２７】第８の発明においては、カレントミラー回
路と、このカレントミラー回路を構成する一方のトラン
ジスタを介して制御信号端子に接続されたコレクタを有
する第１の定電流用トランジスタと、コレクタを前記第
１の定電流用トランジスタのベースおよび制御信号端子
に接続されベースを前記第１の定電流用トランジスタの
エミッタに接続されてエミッタを接地された第２の定電
流用トランジスタと、前記第１の定電流用トランジスタ
のエミッタおよび第２の定電流用トランジスタのベース
と接地間に接続させた抵抗とを備えた。
路と、このカレントミラー回路を構成する一方のトラン
ジスタを介して制御信号端子に接続されたコレクタを有
する第１の定電流用トランジスタと、コレクタを前記第
１の定電流用トランジスタのベースおよび制御信号端子
に接続されベースを前記第１の定電流用トランジスタの
エミッタに接続されてエミッタを接地された第２の定電
流用トランジスタと、前記第１の定電流用トランジスタ
のエミッタおよび第２の定電流用トランジスタのベース
と接地間に接続させた抵抗とを備えた。
【００２８】第９の発明においては、パルス発生回路を
半導体集積回路に組み込んだものである。
半導体集積回路に組み込んだものである。
【００２９】
実施の形態１．この発明の実施の一形態を、図１および
図２について説明する。 ＜構成＞図１において、Ｉ１・Ｉ２は定電流源、Ｑ１〜
Ｑ５・Ｑ９・Ｑ１０はスイッチングトランジスタ、Ｑ６
・Ｑ７はカレントミラー回路Ｍ１を構成するトランジス
タ、Ｑ８はマルチトランジスタ、Ｑ１１・Ｑ１２はカレ
ントミラー回路Ｍ２を構成するトランジスタ、Ｒ１〜Ｒ
４は抵抗である。Ａは入力信号端子、Ｂは出力信号端
子、Ｖccは制御電源端子、ＧＮＤは接地端子である。こ
れらの回路は、パルス発生回路を構成し、半導体集積回
路に組み込まれている。
図２について説明する。 ＜構成＞図１において、Ｉ１・Ｉ２は定電流源、Ｑ１〜
Ｑ５・Ｑ９・Ｑ１０はスイッチングトランジスタ、Ｑ６
・Ｑ７はカレントミラー回路Ｍ１を構成するトランジス
タ、Ｑ８はマルチトランジスタ、Ｑ１１・Ｑ１２はカレ
ントミラー回路Ｍ２を構成するトランジスタ、Ｒ１〜Ｒ
４は抵抗である。Ａは入力信号端子、Ｂは出力信号端
子、Ｖccは制御電源端子、ＧＮＤは接地端子である。こ
れらの回路は、パルス発生回路を構成し、半導体集積回
路に組み込まれている。
【００３０】＜動作＞まず、Ａ点の電位がトランジスタ
Ｑ９をオンさせている状態（図２における状態I ）につ
いて説明する。この時、トランジスタＱ９はオンしてい
るため、定電流Ｉ１はトランジスタＱ１０には流れな
い。そのため、マルチトランジスタＱ８はオフとなり、
トランジスタＱ５およびカレントミラー回路Ｍ１は動作
できず、トランジスタＱ３・Ｑ１はオフする。また、ト
ランジスタＱ５がオフしているため定電流Ｉ２はトラン
ジスタＱ４のベースに流れ込みトランジスタＱ４をオン
させる。これによりトランジスタＱ２もオンし、Ｂ点の
電位はＬｏｗになる。
Ｑ９をオンさせている状態（図２における状態I ）につ
いて説明する。この時、トランジスタＱ９はオンしてい
るため、定電流Ｉ１はトランジスタＱ１０には流れな
い。そのため、マルチトランジスタＱ８はオフとなり、
トランジスタＱ５およびカレントミラー回路Ｍ１は動作
できず、トランジスタＱ３・Ｑ１はオフする。また、ト
ランジスタＱ５がオフしているため定電流Ｉ２はトラン
ジスタＱ４のベースに流れ込みトランジスタＱ４をオン
させる。これによりトランジスタＱ２もオンし、Ｂ点の
電位はＬｏｗになる。
【００３１】次に、図２の状態IIについて説明する。こ
の時、トランジスタＱ９はオンからオフに切り替わるタ
イミングであり、トランジスタＱ１０がオンし始めトラ
ンジスタＱ８は動作を始める。これにより、トランジス
タＱ５およびカレントミラー回路Ｍ１はオンし始め、そ
の結果Ｂ点の電位はＬｏｗからＨｉに切り替わろうとす
る。
の時、トランジスタＱ９はオンからオフに切り替わるタ
イミングであり、トランジスタＱ１０がオンし始めトラ
ンジスタＱ８は動作を始める。これにより、トランジス
タＱ５およびカレントミラー回路Ｍ１はオンし始め、そ
の結果Ｂ点の電位はＬｏｗからＨｉに切り替わろうとす
る。
【００３２】次に、図２の状態III について説明する。
この時は状態I の逆であり、トランジスタＱ９はオフ状
態になるため定電流Ｉ１はトランジスタＱ１０に流れ、
トランジスタＱ８はオンし、トランジスタＱ５およびカ
レントミラー回路Ｍ１は動作する。これにより、トラン
ジスタＱ３・Ｑ１はオン、トランジスタＱ４・Ｑ２はオ
フしＢ点の電位はＨｉになる。
この時は状態I の逆であり、トランジスタＱ９はオフ状
態になるため定電流Ｉ１はトランジスタＱ１０に流れ、
トランジスタＱ８はオンし、トランジスタＱ５およびカ
レントミラー回路Ｍ１は動作する。これにより、トラン
ジスタＱ３・Ｑ１はオン、トランジスタＱ４・Ｑ２はオ
フしＢ点の電位はＨｉになる。
【００３３】次に、図２の状態IVについて説明する。こ
の区間は、トランジスタＱ９はオフからオンに切り替わ
るタイミングであり、トランジスタＱ１０に流れていた
定電流Ｉ1が減少していくタイミングである。この時、
トランジスタＱ８はオフになっていくため、カレントミ
ラー回路Ｍ１もオフになり、その結果カレントミラー回
路Ｍ２のトランジスタＱ１２はオフになる。これにより
トランジスタＱ３も同じタイミングでオフし、トランジ
スタＱ１はすぐオフする。
の区間は、トランジスタＱ９はオフからオンに切り替わ
るタイミングであり、トランジスタＱ１０に流れていた
定電流Ｉ1が減少していくタイミングである。この時、
トランジスタＱ８はオフになっていくため、カレントミ
ラー回路Ｍ１もオフになり、その結果カレントミラー回
路Ｍ２のトランジスタＱ１２はオフになる。これにより
トランジスタＱ３も同じタイミングでオフし、トランジ
スタＱ１はすぐオフする。
【００３４】そのため、従来例のように、トランジスタ
Ｑ１がオフするのが遅いためトランジスタＱ１・Ｑ２が
同時にオン状態になるということは、この実施の形態で
は起こらない。
Ｑ１がオフするのが遅いためトランジスタＱ１・Ｑ２が
同時にオン状態になるということは、この実施の形態で
は起こらない。
【００３５】実施の形態２．実施の形態１の応用例を図
３に示す。 ＜構成＞図３において、Ｉ１・Ｉ２は定電流源、Ｑ１〜
Ｑ５・Ｑ９・Ｑ１０はスイッチングトランジスタ、Ｑ６
・Ｑ７はカレントミラー回路Ｍ１を構成するトランジス
タ、Ｑ８はマルチトランジスタ、Ｑ１１・Ｑ１２はカレ
ントミラー回路Ｍ２を構成するトランジスタ、Ｒ１〜Ｒ
５は抵抗である。Ａは入力信号端子、Ｂは出力信号端
子、Ｖccは制御電源端子、ＧＮＤは接地端子である。こ
れらの回路は、パルス発生回路を構成し、半導体集積回
路に組み込まれている。
３に示す。 ＜構成＞図３において、Ｉ１・Ｉ２は定電流源、Ｑ１〜
Ｑ５・Ｑ９・Ｑ１０はスイッチングトランジスタ、Ｑ６
・Ｑ７はカレントミラー回路Ｍ１を構成するトランジス
タ、Ｑ８はマルチトランジスタ、Ｑ１１・Ｑ１２はカレ
ントミラー回路Ｍ２を構成するトランジスタ、Ｒ１〜Ｒ
５は抵抗である。Ａは入力信号端子、Ｂは出力信号端
子、Ｖccは制御電源端子、ＧＮＤは接地端子である。こ
れらの回路は、パルス発生回路を構成し、半導体集積回
路に組み込まれている。
【００３６】実施の形態１の状態IVにおいて、トランジ
スタＱ１がオフするのがはやくなりすぎ、トランジスタ
Ｑ１・Ｑ２が同時にオフ状態になり、Ｂ点の出力が不安
定になる場合が考えられる。このような状態を防ぐため
に、Ｂ点と接地端子ＧＮＤの間にＲ５なるプルダウン抵
抗を挿入した。 ＜動作＞トランジスタＱ１・Ｑ２が同時にオフ状態にな
ったとしても、Ｂ点と接地端子ＧＮＤの間に接続された
プルダウン抵抗Ｒ５により、Ｂ点の電位は維持され、出
力信号端子Ｂからの出力が不安定になることはない。
スタＱ１がオフするのがはやくなりすぎ、トランジスタ
Ｑ１・Ｑ２が同時にオフ状態になり、Ｂ点の出力が不安
定になる場合が考えられる。このような状態を防ぐため
に、Ｂ点と接地端子ＧＮＤの間にＲ５なるプルダウン抵
抗を挿入した。 ＜動作＞トランジスタＱ１・Ｑ２が同時にオフ状態にな
ったとしても、Ｂ点と接地端子ＧＮＤの間に接続された
プルダウン抵抗Ｒ５により、Ｂ点の電位は維持され、出
力信号端子Ｂからの出力が不安定になることはない。
【００３７】実施の形態３．実施の形態１の変形例を図
４に示す。 ＜構成＞図４において、Ｉ１・Ｉ２は定電流源、Ｑ１〜
Ｑ５・Ｑ９・Ｑ１０はスイッチングトランジスタ、Ｑ６
・Ｑ７はカレントミラー回路Ｍ１を構成するトランジス
タ、Ｑ８はマルチトランジスタ、Ｑ１１・Ｑ１２はカレ
ントミラー回路Ｍ２を構成するトランジスタ、Ｑ１３・
Ｑ１４・Ｑ１５はカレントミラー回路Ｍ３を構成するト
ランジスタ、Ｑ１６・Ｑ１７は定電流用トランジスタ、
Ｒ１〜Ｒ４・Ｒ６は抵抗である。Ａは入力信号端子、Ｂ
は出力信号端子、Ｖccは制御電源端子、ＧＮＤは接地端
子である。これらの回路は、パルス発生回路を構成し、
半導体集積回路に組み込まれている。
４に示す。 ＜構成＞図４において、Ｉ１・Ｉ２は定電流源、Ｑ１〜
Ｑ５・Ｑ９・Ｑ１０はスイッチングトランジスタ、Ｑ６
・Ｑ７はカレントミラー回路Ｍ１を構成するトランジス
タ、Ｑ８はマルチトランジスタ、Ｑ１１・Ｑ１２はカレ
ントミラー回路Ｍ２を構成するトランジスタ、Ｑ１３・
Ｑ１４・Ｑ１５はカレントミラー回路Ｍ３を構成するト
ランジスタ、Ｑ１６・Ｑ１７は定電流用トランジスタ、
Ｒ１〜Ｒ４・Ｒ６は抵抗である。Ａは入力信号端子、Ｂ
は出力信号端子、Ｖccは制御電源端子、ＧＮＤは接地端
子である。これらの回路は、パルス発生回路を構成し、
半導体集積回路に組み込まれている。
【００３８】トランジスタＱ１６・Ｑ１７および抵抗Ｒ
６により生成された定電流をトランジスタＱ１３・Ｑ１
４・Ｑ１５から構成されるカレントミラー回路Ｍ３によ
りＩ１・Ｉ２なる定電流に変換したものである。 ＜動作＞カレントミラー回路Ｍ３は、図１・図３におけ
る定電流源Ｉ１・Ｉ２と同様の働きを行なう。
６により生成された定電流をトランジスタＱ１３・Ｑ１
４・Ｑ１５から構成されるカレントミラー回路Ｍ３によ
りＩ１・Ｉ２なる定電流に変換したものである。 ＜動作＞カレントミラー回路Ｍ３は、図１・図３におけ
る定電流源Ｉ１・Ｉ２と同様の働きを行なう。
【図１】 この発明の実施の一形態によるパルス信号発
生回路を示す回路図である。
生回路を示す回路図である。
【図２】 この発明の実施の一形態を示すタイミングチ
ャート図である。
ャート図である。
【図３】 この発明の他の実施の形態を示す回路図であ
る。
る。
【図４】 この発明の更に他の実施の形態を示す回路図
である。
である。
【図５】 従来のパルス信号発生回路を示す回路図であ
る。
る。
【図６】 従来のパルス信号発生回路のタイミングチャ
ート図である。
ート図である。
Ｉ１・Ｉ２ 定電流源、Ｑ１〜Ｑ５ スイッチングトラ
ンジスタ、Ｑ６・Ｑ７カレントミラー回路Ｍ１を構成す
るトランジスタ、Ｑ８ マルチトランジスタ、Ｑ９ ス
イッチングトランジスタ、Ｑ１１・Ｑ１２ カレントミ
ラー回路Ｍ２を構成するトランジスタ、Ｑ１３・Ｑ１４
・Ｑ１５ カレントミラー回路Ｍ３を構成するトランジ
スタ、Ｒ１〜Ｒ４ 抵抗、Ｒ５ プルダウン抵抗、Ｒ６
抵抗、Ａ 入力信号端子、Ｂ 出力信号端子。
ンジスタ、Ｑ６・Ｑ７カレントミラー回路Ｍ１を構成す
るトランジスタ、Ｑ８ マルチトランジスタ、Ｑ９ ス
イッチングトランジスタ、Ｑ１１・Ｑ１２ カレントミ
ラー回路Ｍ２を構成するトランジスタ、Ｑ１３・Ｑ１４
・Ｑ１５ カレントミラー回路Ｍ３を構成するトランジ
スタ、Ｒ１〜Ｒ４ 抵抗、Ｒ５ プルダウン抵抗、Ｒ６
抵抗、Ａ 入力信号端子、Ｂ 出力信号端子。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年１月１７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正内容】
【００２９】
【発明の実施の形態】 実施の形態１．この発明の実施の一形態を、図１および
図２について説明する。 ＜構成＞図１において、Ｉ１・Ｉ２は定電流源、Ｑ１・
Ｑ２・Ｑ４・Ｑ５・Ｑ９・Ｑ１０はスイッチングトラン
ジスタ、Ｑ６・Ｑ７はカレントミラー回路Ｍ１を構成す
るトランジスタ、Ｑ８はマルチトランジスタ、Ｑ３０・
Ｑ１１・Ｑ１２はカレントミラー回路Ｍ２を構成するト
ランジスタ、Ｒ１〜Ｒ４は抵抗である。Ａは入力信号端
子、Ｂは出力信号端子、Ｖccは制御電源端子、ＧＮＤは
接地端子である。これらの回路は、パルス発生回路を構
成し、半導体集積回路に組み込まれている。
図２について説明する。 ＜構成＞図１において、Ｉ１・Ｉ２は定電流源、Ｑ１・
Ｑ２・Ｑ４・Ｑ５・Ｑ９・Ｑ１０はスイッチングトラン
ジスタ、Ｑ６・Ｑ７はカレントミラー回路Ｍ１を構成す
るトランジスタ、Ｑ８はマルチトランジスタ、Ｑ３０・
Ｑ１１・Ｑ１２はカレントミラー回路Ｍ２を構成するト
ランジスタ、Ｒ１〜Ｒ４は抵抗である。Ａは入力信号端
子、Ｂは出力信号端子、Ｖccは制御電源端子、ＧＮＤは
接地端子である。これらの回路は、パルス発生回路を構
成し、半導体集積回路に組み込まれている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正内容】
【００３０】＜動作＞まず、Ａ点の電位がトランジスタ
Ｑ９をオンさせている状態（図２における状態I ）につ
いて説明する。この時、トランジスタＱ９はオンしてい
るため、定電流Ｉ１はトランジスタＱ１０には流れな
い。そのため、マルチトランジスタＱ８はオフとなり、
トランジスタＱ５およびカレントミラー回路Ｍ１は動作
できず、トランジスタＱ３０・Ｑ１はオフする。また、
トランジスタＱ５がオフしているため定電流Ｉ２はトラ
ンジスタＱ４のベースに流れ込みトランジスタＱ４をオ
ンさせる。これによりトランジスタＱ２もオンし、Ｂ点
の電位はＬｏｗになる。
Ｑ９をオンさせている状態（図２における状態I ）につ
いて説明する。この時、トランジスタＱ９はオンしてい
るため、定電流Ｉ１はトランジスタＱ１０には流れな
い。そのため、マルチトランジスタＱ８はオフとなり、
トランジスタＱ５およびカレントミラー回路Ｍ１は動作
できず、トランジスタＱ３０・Ｑ１はオフする。また、
トランジスタＱ５がオフしているため定電流Ｉ２はトラ
ンジスタＱ４のベースに流れ込みトランジスタＱ４をオ
ンさせる。これによりトランジスタＱ２もオンし、Ｂ点
の電位はＬｏｗになる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正内容】
【００３２】次に、図２の状態III について説明する。
この時は状態I の逆であり、トランジスタＱ９はオフ状
態になるため定電流Ｉ１はトランジスタＱ１０に流れ、
トランジスタＱ８はオンし、トランジスタＱ５およびカ
レントミラー回路Ｍ１は動作する。これにより、トラン
ジスタＱ３０・Ｑ１はオン、トランジスタＱ４・Ｑ２は
オフしＢ点の電位はＨｉになる。
この時は状態I の逆であり、トランジスタＱ９はオフ状
態になるため定電流Ｉ１はトランジスタＱ１０に流れ、
トランジスタＱ８はオンし、トランジスタＱ５およびカ
レントミラー回路Ｍ１は動作する。これにより、トラン
ジスタＱ３０・Ｑ１はオン、トランジスタＱ４・Ｑ２は
オフしＢ点の電位はＨｉになる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正内容】
【００３３】次に、図２の状態IVについて説明する。こ
の区間は、トランジスタＱ９はオフからオンに切り替わ
るタイミングであり、トランジスタＱ１０に流れていた
定電流Ｉ1 が減少していくタイミングである。この時、
トランジスタＱ８はオフになっていくため、カレントミ
ラー回路Ｍ１もオフになり、その結果カレントミラー回
路Ｍ２のトランジスタＱ１２はオフになる。これにより
トランジスタＱ３０も同じタイミングでオフし、トラン
ジスタＱ１はすぐオフする。
の区間は、トランジスタＱ９はオフからオンに切り替わ
るタイミングであり、トランジスタＱ１０に流れていた
定電流Ｉ1 が減少していくタイミングである。この時、
トランジスタＱ８はオフになっていくため、カレントミ
ラー回路Ｍ１もオフになり、その結果カレントミラー回
路Ｍ２のトランジスタＱ１２はオフになる。これにより
トランジスタＱ３０も同じタイミングでオフし、トラン
ジスタＱ１はすぐオフする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正内容】
【００３５】実施の形態２．実施の形態１の応用例を図
３に示す。 ＜構成＞図３において、Ｉ１・Ｉ２は定電流源、Ｑ１・
Ｑ２・Ｑ４・Ｑ５・Ｑ９・Ｑ１０はスイッチングトラン
ジスタ、Ｑ６・Ｑ７はカレントミラー回路Ｍ１を構成す
るトランジスタ、Ｑ８はマルチトランジスタ、Ｑ３０・
Ｑ１１・Ｑ１２はカレントミラー回路Ｍ２を構成するト
ランジスタ、Ｒ１〜Ｒ５は抵抗である。Ａは入力信号端
子、Ｂは出力信号端子、Ｖccは制御電源端子、ＧＮＤは
接地端子である。これらの回路は、パルス発生回路を構
成し、半導体集積回路に組み込まれている。
３に示す。 ＜構成＞図３において、Ｉ１・Ｉ２は定電流源、Ｑ１・
Ｑ２・Ｑ４・Ｑ５・Ｑ９・Ｑ１０はスイッチングトラン
ジスタ、Ｑ６・Ｑ７はカレントミラー回路Ｍ１を構成す
るトランジスタ、Ｑ８はマルチトランジスタ、Ｑ３０・
Ｑ１１・Ｑ１２はカレントミラー回路Ｍ２を構成するト
ランジスタ、Ｒ１〜Ｒ５は抵抗である。Ａは入力信号端
子、Ｂは出力信号端子、Ｖccは制御電源端子、ＧＮＤは
接地端子である。これらの回路は、パルス発生回路を構
成し、半導体集積回路に組み込まれている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正内容】
【００３７】実施の形態３．実施の形態１の変形例を図
４に示す。 ＜構成＞図４において、Ｉ１・Ｉ２は定電流源、Ｑ１・
Ｑ２・Ｑ４・Ｑ５・Ｑ９・Ｑ１０はスイッチングトラン
ジスタ、Ｑ６・Ｑ７はカレントミラー回路Ｍ１を構成す
るトランジスタ、Ｑ８はマルチトランジスタ、Ｑ３０・
Ｑ１１・Ｑ１２はカレントミラー回路Ｍ２を構成するト
ランジスタ、Ｑ１３・Ｑ１４・Ｑ１５はカレントミラー
回路Ｍ３を構成するトランジスタ、Ｑ１６・Ｑ１７は定
電流用トランジスタ、Ｒ１〜Ｒ４・Ｒ６は抵抗である。
Ａは入力信号端子、Ｂは出力信号端子、Ｖccは制御電源
端子、ＧＮＤは接地端子である。これらの回路は、パル
ス発生回路を構成し、半導体集積回路に組み込まれてい
る。
４に示す。 ＜構成＞図４において、Ｉ１・Ｉ２は定電流源、Ｑ１・
Ｑ２・Ｑ４・Ｑ５・Ｑ９・Ｑ１０はスイッチングトラン
ジスタ、Ｑ６・Ｑ７はカレントミラー回路Ｍ１を構成す
るトランジスタ、Ｑ８はマルチトランジスタ、Ｑ３０・
Ｑ１１・Ｑ１２はカレントミラー回路Ｍ２を構成するト
ランジスタ、Ｑ１３・Ｑ１４・Ｑ１５はカレントミラー
回路Ｍ３を構成するトランジスタ、Ｑ１６・Ｑ１７は定
電流用トランジスタ、Ｒ１〜Ｒ４・Ｒ６は抵抗である。
Ａは入力信号端子、Ｂは出力信号端子、Ｖccは制御電源
端子、ＧＮＤは接地端子である。これらの回路は、パル
ス発生回路を構成し、半導体集積回路に組み込まれてい
る。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】 Ｉ１・Ｉ２ 定電流源、Ｑ１〜Ｑ５ スイッチングトラ
ンジスタ、Ｑ６・Ｑ７カレントミラー回路Ｍ１を構成す
るトランジスタ、Ｑ８ マルチトランジスタ、Ｑ９ ス
イッチングトランジスタ、Ｑ３０・Ｑ１１・Ｑ１２ カ
レントミラー回路Ｍ２を構成するトランジスタ、Ｑ１３
・Ｑ１４・Ｑ１５ カレントミラー回路Ｍ３を構成する
トランジスタ、Ｒ１〜Ｒ４ 抵抗、Ｒ５ プルダウン抵
抗、Ｒ６ 抵抗、Ａ 入力信号端子、Ｂ 出力信号端
子。
ンジスタ、Ｑ６・Ｑ７カレントミラー回路Ｍ１を構成す
るトランジスタ、Ｑ８ マルチトランジスタ、Ｑ９ ス
イッチングトランジスタ、Ｑ３０・Ｑ１１・Ｑ１２ カ
レントミラー回路Ｍ２を構成するトランジスタ、Ｑ１３
・Ｑ１４・Ｑ１５ カレントミラー回路Ｍ３を構成する
トランジスタ、Ｒ１〜Ｒ４ 抵抗、Ｒ５ プルダウン抵
抗、Ｒ６ 抵抗、Ａ 入力信号端子、Ｂ 出力信号端
子。
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図６】
【図３】
【図４】
【図５】
Claims (9)
- 【請求項１】 入力信号に応動する作動素子と、この作
動素子の作動に応じて出力動作を行なう出力トランジス
タとを備え、前記作動素子のオフ状態への作動に応じて
出力トランジスタをオフ状態とするカレントミラー回路
を設けたことを特徴とするパルス信号発生回路。 - 【請求項２】 入力信号に応動する第１のカレントミラ
ー回路からなる作動素子と、この作動素子の作動に応じ
て作動する第２のカレントミラー回路と、この第２のカ
レントミラー回路の作動に応じて出力動作を行なう出力
トランジスタとを備え、前記作動素子のオフ状態への作
動に応じて前記第２のカレントミラー回路を介して出力
トランジスタをオフ状態とするようにしたことを特徴と
するパルス信号発生回路。 - 【請求項３】 入力信号に応動する作動素子と、この作
動素子の作動に応じて作動するカレントミラー回路と、
このカレントミラー回路の作動に応じて出力動作を行な
う第１および第２のトランジスタからなるプッシュプル
出力トランジスタとを備え、前記作動素子のオフ状態へ
の作動に応じ前記カレントミラー回路を介してオフ状態
へ作動され、これにより前記第１のトランジスタをオフ
状態とする第３のトランジスタを設けたことを特徴とす
るパルス信号発生回路。 - 【請求項４】 入力信号に応動する作動素子と、この作
動素子の作動に応じて出力動作を行なう出力トランジス
タと、前記作動素子のオフ状態への作動に応じて出力ト
ランジスタをオフ状態とするカレントミラーを備え、出
力端子と接地間に接続され出力の安定化を行なう抵抗素
子を設けたことを特徴とするパルス信号発生回路。 - 【請求項５】 入力信号に応動する第１のカレントミラ
ー回路からなる作動素子と、この作動素子の作動に応じ
て作動する第２のカレントミラー回路と、この第２のカ
レントミラー回路の作動に応じて出力動作を行なう第１
および第２のトランジスタからなる出力トランジスタと
を備え、出力端子と接地間に前記第２のトランジスタを
側路して接続されたプルダウン抵抗を設けたことを特徴
とするパルス信号発生回路。 - 【請求項６】 入力信号に応動する作動素子と、この作
動素子の作動に応じて作動するカレントミラー回路と、
このカレントミラー回路の作動に応じて出力動作を行な
う第１および第２のトランジスタからなるプッシュプル
出力トランジスタと、前記作動素子のオフ状態への作動
に応じ前記カレントミラー回路を介してオフ状態へ作動
され、これにより前記第１のトランジスタをオフ状態と
する第３のトランジスタと、前記作動素子のオフ状態へ
の作動に応じ前記カレントミラー回路を介してオン状態
へ作動され、これにより前記第２のトランジスタをオン
状態とする第３のトランジスタと、第１の定電流源に接
続され入力信号を受けて作動することにより前記第１の
定電流源の電流をオン状態またはオフ状態として前記作
動素子を駆動するトランジスタと、第２の定電流源に接
続され前記カレントミラー回路の出力を受けて作動する
ことにより前記第２の定電流源の電流をオン状態または
オフ状態として前記第２のトランジスタを駆動するトラ
ンジスタとを備え、前記第２の定電流源に接続されたト
ランジスタは、前記作動素子のオフ状態への作動に応じ
前記カレントミラー回路を介してオフ状態へ作動され、
前記第４のトランジスタをオン状態へ作動することを特
徴とするパルス信号発生回路。 - 【請求項７】 第１の定電流源と第２の定電流源とを、
第１および第２の定電流用トランジスタと、この定電流
用トランジスタに接続された抵抗と、カレントミラー回
路により構成したことを特徴とする請求項６に記載のパ
ルス信号発生回路。 - 【請求項８】 カレントミラー回路と、このカレントミ
ラー回路を構成する一方のトランジスタを介して制御信
号端子に接続されたコレクタを有する第１の定電流用ト
ランジスタと、コレクタを前記第１の定電流用トランジ
スタのベースおよび制御信号端子に接続されベースを前
記第１の定電流用トランジスタのエミッタに接続されて
エミッタを接地された第２の定電流用トランジスタと、
前記第１の定電流用トランジスタのエミッタおよび第２
の定電流用トランジスタのベースと接地間に接続させた
抵抗とを備えたことを特徴とする請求項７に記載のパル
ス信号発生回路。 - 【請求項９】 前記パルス信号発生回路を集積回路に組
み込んだことを特徴とする請求項１ないし請求項８のい
ずれかに記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01190096A JP3581472B2 (ja) | 1996-01-26 | 1996-01-26 | パルス信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01190096A JP3581472B2 (ja) | 1996-01-26 | 1996-01-26 | パルス信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09205352A true JPH09205352A (ja) | 1997-08-05 |
| JP3581472B2 JP3581472B2 (ja) | 2004-10-27 |
Family
ID=11790616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01190096A Expired - Fee Related JP3581472B2 (ja) | 1996-01-26 | 1996-01-26 | パルス信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3581472B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016208082A (ja) * | 2015-04-15 | 2016-12-08 | 旭化成エレクトロニクス株式会社 | 電流ドライバ回路 |
-
1996
- 1996-01-26 JP JP01190096A patent/JP3581472B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016208082A (ja) * | 2015-04-15 | 2016-12-08 | 旭化成エレクトロニクス株式会社 | 電流ドライバ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3581472B2 (ja) | 2004-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09205352A (ja) | パルス信号発生回路および半導体集積回路 | |
| JP2776034B2 (ja) | 定電流回路 | |
| JP2538240Y2 (ja) | ロジック回路を具えるアナログ・スイッチ回路 | |
| JP3059893B2 (ja) | スイッチ回路 | |
| JPS6122345Y2 (ja) | ||
| JP2582021Y2 (ja) | 負荷制御装置 | |
| JPH11195929A (ja) | ミキサ回路 | |
| KR20010032787A (ko) | 아이에프 증폭기 | |
| JP2583356B2 (ja) | 磁気ディスク読出回路と書込回路の切換回路 | |
| KR930006087Y1 (ko) | 3진논리 버퍼 | |
| JP2517538Y2 (ja) | 双安定回路 | |
| JPH02189021A (ja) | 制御回路 | |
| JP3073619B2 (ja) | サンプルホールド回路 | |
| JPH0413696Y2 (ja) | ||
| JPH0548350A (ja) | アラーム機能付き出力バツフア回路 | |
| JPH0934573A (ja) | 起動回路 | |
| JPH10107550A (ja) | ミュート回路 | |
| JPH04113558A (ja) | ヒステリシス付コンパレータ | |
| JPH09116399A (ja) | コンパレータ回路 | |
| JPH07248833A (ja) | 電圧立上がり検出回路を有する基準電圧源回路 | |
| JPH05152934A (ja) | Ｉｉｌ回路 | |
| JP2004357022A (ja) | 駆動回路 | |
| JPH05145387A (ja) | ベースドライブ回路 | |
| JPH10283049A (ja) | バンドギャップリファレンス回路 | |
| JPH09116393A (ja) | コンパレータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040618 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040723 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |