JPH09205098A - バイポーラトランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 開口部内にエピタキシャル成長させてベース
層を形成すると、開口部端部におけるエピタキシャル層
の結晶性が悪化し接合リークを起こす。それを避けるた
め、熱処理を行う浅い接合のベース層の形成ができな
い。 【解決手段】 ｎ型のエピタキシャル層13上に形成した
ベース開口部18の端部近傍におけるｐ型のエピタキシャ
ル層19およびｎ型のエピタキシャル層13の上層ににｐ⁺
型のグラフトベース層22を形成することで、ｐ型のエピ
タキシャル層19の結晶性が悪化している部分にｐｎ接合
部を配置するのを避けた構造のバイポーラトランジスタ
1 である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、バイポーラトラン
ジスタとその製造方法に関するものである。

【０００２】

【従来の技術】近年、ＬＳＩのさらなる大規模化、高性
能化が要求され、その中でバイポーラトランジスタのさ
らなる高性能化が要求されている。このことは、ベース
幅の縮小化によるベース走行時間の短縮と、ベース抵抗
の削減、ベース・コレクタ間容量に代表される寄生容量
の削減により達成される。

【０００３】エミッタ取り出し電極、ベース取り出し電
極を２層のポリシリコンで形成した、いわゆるダブルポ
リシリコン構造を採用しているバイポーラトランジスタ
においては、エミッタ取り出し電極とベース取り出し電
極とをサイドウォール絶縁膜で分離することで、ベース
・コレクタ間容量を大幅に削減している。また、ベース
走行時間の短縮を図るために、低エネルギーイオン注入
技術によって、ベースの浅い接合化を図り、ベース幅の
縮小化を実現している。さらに近年では、ベース幅の縮
小とベース抵抗の削減とを同時に実現する技術として、
エピタキシャル技術によってベース層を形成する技術
（いわゆるEpi Base技術）が提案されている。

【０００４】ここで、特開平２−１５９７２６号公報に
開示されているダブルポリシリコン構造のバイポーラト
ランジスタにEpi Base技術を適用した例の概略を、図４
によって簡単に説明する。

【０００５】図４の（１）に示すように、Ｐ型のシリコ
ン基板２１１の上層にｎ⁺ 型の埋め込み層２１２を形成
し、さらに上記ｐ型のシリコン基板２１１上にｎ型のエ
ピタキシャル層２１３を形成する。そして選択的な異方
性エッチングおよび絶縁膜の埋め込み技術によって、上
記ｎ型のエピタキシャル層２１３にいわゆるトレンチ構
造の素子分離領域２１４を形成する。この素子分離領域
２１４によって素子形成領域２１５が分離される。な
お、深い素子分離領域２１４は、図示したように、その
内部をポリシリコン層２１６を埋め込む状態に形成され
ている。またｎ⁺ 型の埋め込み層２１２に接続するｎ⁺
型のコレクタ取り出し拡散層２４１を形成する。

【０００６】次に化学的気相成長（以下ＣＶＤという、
ＣＶＤはChemical Vapour Depositionの略）法によっ
て、上記ｎ型のエピタキシャル層２１３の全面に酸化シ
リコン膜２１７を形成する。次いでリソグラフィー技術
とエッチング技術とによって、素子形成領域２１５上の
酸化シリコン膜２１７を除去して第１開口部２１８を形
成する。なお、リソグラフィー技術で形成したレジスト
マスク（図示省略）は、エッチングが終了した後に除去
する。以下、同様の工程では、エッチングが終了した後
にレジストマスクを除去するものとする。

【０００７】次いで選択的なエピタキシャル成長法によ
って、上記第１開口部２１８の内部にｐ型の半導体層と
なるエピタキシャル層２１９を形成する。このエピタキ
シャル層２１９は、例えば、ホウ素（Ｂ）のようなＰ型
の不純物を導入したシリコン（Ｓｉ）、ゲルマニウム
（Ｇｅ）、シリコンゲルマニウム（Ｓｉ_1-X Ｇｅ_X ）等
を用いる。なお、絶縁膜として酸化シリコンを用いた場
合には、エピタキシャル成長時に酸化シリコン膜上にエ
ピタキシャル成長することなくｎ型のエピタキシャル層
２１３上のみに選択的に形成することで、ｐ型のエピタ
キシャル層２１９の表面と酸化シリコン膜２１７の表面
とをほぼ平坦な面に形成できる。一方、酸化シリコン膜
２１７上にもｐ型のエピタキシャル層２１９の形成を行
う場合には、ｎ型のエピタキシャル層２１３上には単結
晶層、酸化シリコン膜２７上には多結晶層が形成され
る。本図では単結晶層を形成した場合を示した。

【０００８】その後、図４の（２）に示すように、ＣＶ
Ｄ法によって、全面に酸化シリコン膜からなる絶縁膜２
２０を形成する。そして、リソグラフィー技術とエッチ
ング技術とによって、上記絶縁膜２２０に、ｐ型のエピ
タキシャル層２１９にかかる状態の第２開口部２２１を
形成する。したがって、この第２開口部２２１の底部に
は、上記ｐ型のエピタキシャル層２１９の端部側が幅Ｌ
₁ だけ露出される。また第２開口部２２１は、基板面上
方からみて、素子分離領域２１４とその一部が重なる状
態に形成される。したがって、上記第２開口部２２１の
底部では、ｐ型のエピタキシャル層２１９の表面が幅Ｌ
₁ だけ露出することになる。

【０００９】次いで、ＣＶＤ法によって、全面にｐ型の
ポリシリコン層２２２を形成する。このポリシリコン層
２２２は、ベース取り出し電極として機能するもので、
上記第２開口部２２１が形成された絶縁膜２２０上を被
覆し、特に上記第２開口部２２１の底部ではｐ型のエピ
タキシャル層２１９の表面に接続する。なお、ポリシリ
コン層２２２へのドーピングはイオン注入によって行う
ことも可能である。

【００１０】その後、リソグラフィー技術によるレジス
トマスクの形成およびそのレジストマスクを用いたドラ
イエッチング技術によって上記ポリシリコン層２２２を
パターニングする。上記パターニングを行った後、全面
に酸化シリコン層２２３を形成する。そして、リソグラ
フィー技術により、レジスト層２２５を形成し、そのレ
ジスト層２２５に開口部２２６を形成する。上記開口部
２２６は、上記ｐ型のエピタキシャル層２１９上の絶縁
膜２２０の内側上方に存在するようなパターンに形成さ
れ、例えば幅Ｌ₂ だけ第２開口部２２１の端部から内側
に形成される。

【００１１】次に図４の（３）に示すように、上記レジ
スト層（２２５）をマスクにした反応性イオンエッチン
グによる異方性エッチングによって、上記絶縁膜２２
３、ポリシリコン層２２２および絶縁膜２２０を貫通す
る第３開口部２２４を形成する。この第３開口部２２４
は、上記開口部（２２６）の形状を転写する状態で形成
される。

【００１２】その後、イオン注入法によって、ｐ型のエ
ピタキシャル層２１９の下方のｎ型の埋め込み層２１２
とｎ型のエピタキシャル層２１３との界面近傍にｎ⁺ 型
の深い不純物領域２４２を形成する。

【００１３】次いでＣＶＤ法によって、全面にサイドウ
ォール絶縁膜を形成するための酸化シリコン膜を被着す
る。続いて、その酸化シリコン膜をエッチバックして、
上記第３開口部２２４の側壁に側壁絶縁膜になるサイド
ウォール絶縁膜２２７を形成する。

【００１４】その後図４の（４）に示すように、例えば
ＣＶＤ法によって、サイドウォール絶縁膜２２７の側壁
に薄いポリシリコン層２２８を形成する。続いてイオン
注入法によって、上記ポリシリコン層２２８にｎ型の不
純物をイオン注入する。そして上記ポリシリコン層２２
８からの拡散によって、エミッタ層２３０を形成する。
このときの熱処理では、同時にポリシリコン２２２層か
らの拡散によってグラフトベース層２２９が形成され
る。なお、ポリシリコン層２２８はエミッタ取り出し電
極として機能する。

【００１５】以下の工程は図示を省略して説明する。ま
ず、コレクタおよびベースの取り出しのためのコンタク
トホールを形成し、ベース電極、エミッタ電極、コレク
タ電極を形成して、バイポーラトランジスタが完成され
る。

【００１６】

【発明が解決しようとする課題】しかしながら、上記説
明した従来の技術では、バイポーラトランジスタの性能
の向上を妨げる課題が存在している。以下、前記従来の
技術の図４によって説明した構成部品の符号を付して説
明する。すなわち、エピタキシャル成長技術を用いてベ
ース層となるｐ型のエピタキシャル層（２１９）を形成
する際に、そのエピタキシャル層（２１９）の結晶性が
問題になる。選択的にエピタキシャル成長させたエピタ
キシャル層（２１９）は第１開口部（２１８）の端部に
おいて結晶性が悪化する。そのため、この部分に形成さ
れたｐｎ接合は漏れ電流が大きくなる。したがって、ｐ
ｎ接合がエピタキシャル層（２１９）の端部にかからな
いようにする必要があるため、それが素子形成時の制約
になる。

【００１７】具体的には、グラフトベース層（２２９）
の形成に際し、グラフトベース層（２２９）とコレクタ
領域になるＮ型のエピタキシャル層（２１３）との接合
部分と、第１開口部（２１８）端部との距離を確保する
必要があり、これを実現するためには、グラフトベース
層（２１９）の拡散深さをＰ型のエピタキシャル層（２
１９）の膜厚よりも増大させる必要があった。ところ
が、グラフトベース層（２２９）はポリシリコン層（２
２２）からの拡散によって形成するため、Ｐ型のエピタ
キシャル層（２１９）の膜厚よりも深い拡散層に形成す
るためには、高温の熱処理が必要であった。例えば、Ｐ
型のエピタキシャル層（２１９）の膜厚が５０ｎｍ〜１
００ｎｍの範囲であるとして、１００ｎｍ〜２００ｎｍ
程度の拡散深さを有するグラフトベース層（２２９）を
実現するためには、９００℃で１０分〜３０分の熱処理
が必要となる。しかしながら、このような熱処理を施す
ことによって、同時にベース層〔Ｐ型のエピタキシャル
層（２１９）〕の不純物が拡散する。そのため、エピタ
キシャル成長技術で形成した浅い接合のベース形成の利
点が損なわれるという課題があった。

【００１８】本発明は、エピタキシャル成長技術によっ
て形成した浅い接合のベース層の形成を妨げることな
く、エピタキシャル層における接合リークを防止して、
特性に優れた高性能なバイポーラトランジスタおよびそ
の製造方法を提供することを目的とする。

【００１９】

【課題を解決するための手段】本発明は、上記目的を達
成するためになされたバイポーラトランジスタおよびそ
の製造方法である。

【００２０】すなわち、バイポーラトランジスタは、コ
レクタとなる第１導電型の第１半導体層上にベース開口
部を設けた第１絶縁膜が形成されている。このベース開
口部内とともに第１絶縁膜上には第２導電型のエピタキ
シャル層が形成され、ベース開口部におけるエピタキシ
ャル層上にはベース開口部の端部から距離を置いてオフ
セット絶縁膜パターンが形成されている。そしてベース
開口部の端部近傍におけるエピタキシャル層と第１半導
体層とには第２導電型のグラフトベース層が形成されて
いる。さらにエピタキシャル層を覆う状態に第２絶縁膜
が形成され、この第２絶縁膜とオフセット絶縁膜パター
ンとにはエピタキシャル層の表面に達するエミッタ開口
部が形成されている。このエミッタ開口部にはエピタキ
シャル層に接続する第１導電型のエミッタ取り出し電極
が形成され、エピタキシャル層の上層にはエミッタ取り
出し電極に接続する第１導電型のエミッタ層が形成され
ているものである。また、上記エピタキシャル層からな
るベース取り出し電極の側周の第１酸化膜上には、絶縁
膜からなるダミーパターンを形成してもよい。

【００２１】上記構成のバイポーラトランジスタでは、
グラフトベース層がベース開口部の端部近傍におけるエ
ピタキシャル層と第１半導体層とに形成されていること
から、グラフトベース層と第１半導体層とのｐｎ接合部
はベース開口部から離間された位置になる。そのため、
エピタキシャル層の結晶性が悪化するベース開口部の端
部近傍はグラフトベース層になるので、エピタキシャル
層の結晶性が悪化する部分にｐｎ接合部が配置されるこ
とが避けられる。その結果、エピタキシャル層の結晶性
がよい領域にｐｎ接合は配置されることになる。また、
ダミーパターンを形成した構造では、第２絶縁膜の表面
が平坦化される。そのため、第２絶縁膜上に多層配線を
形成し易くなる。

【００２２】第１の製造方法は、第１工程で、コレクタ
となる第１導電型の第１半導体層上に第１絶縁膜を形成
し、次いで第１半導体層上の第１絶縁膜にベース開口部
を形成した後、ベース開口部内とともに第１絶縁膜上に
第２導電型のエピタキシャル層を形成する。次いで第２
工程で、ベース開口部の端部から所定距離を置いたエピ
タキシャル層上にオフセット絶縁膜パターンを形成した
後、オフセット絶縁膜パターンをマスクに用いたイオン
注入法によって、エピタキシャル層および第１半導体層
の上層部分に第２導電型のグラフトベース層を形成す
る。その後第３工程で、エピタキシャル層を覆う状態に
第２絶縁膜を形成した後、この第２絶縁膜とオフセット
絶縁膜パターンとを貫通してエピタキシャル層表面に達
するエミッタ開口部を形成する。さらに第４工程で、エ
ミッタ開口部に第１導電型の不純物を含む導電層を形成
した後、拡散処理によって導電層からエピタキシャル層
の上層に第１導電型の不純物を拡散してエミッタ層を形
成するよいう製造方法である。

【００２３】上記第１の製造方法では、オフセット絶縁
膜パターンをマスクに用いたイオン注入法によって、エ
ピタキシャル層と第１半導体層とに第２導電型の不純物
を導入してグラフトベース層を形成することから、グラ
フトベース層はベース開口部の端部近傍におけるエピタ
キシャル層と第１半導体層とに形成されることになる。
そのため、エピタキシャル層の結晶性が悪化するベース
開口部の端部近傍はグラフトベース層になり、グラフト
ベース層と第１半導体層との接合部はベース開口部から
離間された位置になる。また、オフセット絶縁膜パター
ンを形成する際、エピタキシャル層をパターニングして
形成されるベース取り出し電極の側周の第１酸化膜上
に、ダミーパターンを形成してもよい。この場合、ベー
ス取り出し電極による段差が緩和され、その後に成膜さ
れる第２絶縁膜表面の平坦化がなされる。そのため、第
２絶縁膜上に多層配線を形成し易くなる。

【００２４】第２の製造方法は、第１工程で、コレクタ
となる第１導電型の第１半導体層上に第１絶縁膜を形成
し、次いで第１半導体層上の第１絶縁膜にベース開口部
を形成した後、このベース開口部内とともに第１絶縁膜
上に第２導電型のエピタキシャル層を形成する。次いで
第２工程で、ベース開口部の端部から所定距離を置いた
エピタキシャル層上にパターンを形成した後、このパタ
ーンをマスクに用いたイオン注入法によって、エピタキ
シャル層および第１半導体層の上層部分に第２導電型の
グラフトベース層を形成する。続いて第３工程で、上記
パターンを除去した後、エピタキシャル層を覆う状態に
第２絶縁膜を形成し、この第２絶縁膜を貫通してエピタ
キシャル層表面に達するエミッタ開口部を形成する。そ
の後第４工程で、エミッタ開口部に第１導電型の不純物
を含む導電層を形成した後、拡散処理によって該導電層
からエピタキシャル層の上層に第１導電型の不純物を拡
散してエミッタ層を形成するという製造方法である。

【００２５】上記第２の製造方法では、ベース開口部内
のエピタキシャル層上に形成したパターンをマスクに用
いたイオン注入法によって、エピタキシャル層と第１半
導体層とに第２導電型の不純物を導入してグラフトベー
ス層を形成することから、グラフトベース層はベース開
口部の端部近傍におけるエピタキシャル層と第１半導体
層とに形成されることになる。そのため、エピタキシャ
ル層の結晶性が悪化するベース開口部の端部近傍はグラ
フトベース層になり、グラフトベース層と第１半導体層
との接合部はベース開口部から離間される。

【００２６】

【発明の実施の形態】本発明の実施形態の一例を、図１
の概略構成断面図によって説明する。また、以下の説明
では、第１導電型をｎ型、第２導電型をｐ型として説明
する。

【００２７】図１に示すように、第２導電型（以下、ｐ
型とする）のシリコン基板１１の上層には第１導電型
（以下、ｎ⁺ 型とする、⁺ は高濃度であることを示す）
の埋め込み層１２が形成されている。さらに上記ｐ型の
シリコン基板１１上には第１導電型の第１半導体層とし
てｎ型のエピタキシャル層１３が形成されている。この
ｎ型のエピタキシャル層１３は、コレクタ層として機能
する。そしてｎ型のエピタキシャル層１３の下層側には
上記ｎ⁺ 型の埋め込み層１２が若干拡散されている。こ
のようにして、ｐ型のシリコン基板１１とｎ型のエピタ
キシャル層１３からなる半導体基板１０が形成されてい
る。

【００２８】また、上記ｎ型のエピタキシャル層１３に
は、例えばトレンチ構造の素子分離領域１４が形成され
ている。この素子分離領域１４によって素子形成領域１
５が分離される。なお、深い素子分離領域１４には、図
示したように、その内部をポリシリコン層１６を埋め込
む状態に形成されている。さらに上記ｎ⁺ 型の埋め込み
層１２に接続するｎ⁺ 型のコレクタ取り出し拡散層４１
が形成されている。

【００２９】上記ｎ型のエピタキシャル層１３上には、
第１絶縁膜１７が例えば酸化シリコン膜で形成されてい
る。この第１絶縁膜１７は、例えば熱酸化により形成し
た酸化シリコン膜とＣＶＤ法により形成した酸化シリコ
ン膜とを積層した膜、熱酸化による酸化シリコン膜とＣ
ＶＤ法により形成したポリシリコン膜とを積層した膜等
で形成することも可能である。

【００３０】上記素子形成領域１５上の第１絶縁膜１７
には、ベース開口部１８が形成されている。上記ベース
開口部１８内および上記第１絶縁膜１７上には、第２導
電型（ｐ型）のエピタキシャル層１９が形成されてい
る。このｐ型のエピタキシャル層１９は、例えば、ホウ
素（Ｂ）のようなＰ型の不純物を導入したシリコン（Ｓ
ｉ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム
（Ｓｉ_1-X Ｇｅ_X ）等で形成されていて、ｎ型のエピタ
キシャル層１３上は単結晶層になり、第１絶縁膜１７上
は多結晶層になっている。この多結晶層の部分がベース
取り出し電極２１になる。このように、ｐ型のエピタキ
シャル層１９を形成することによって、低抵抗な薄いベ
ース層が形成されるのでバイポーラトランジスタの高性
能化が実現できる。さらに、ゲルマニウム、シリコンゲ
ルマニウム等を採用した場合には、ナローバンドギャッ
プベースが実現できるため、エミッタ注入効率の向上、
ベース抵抗の低減が図れる。

【００３１】上記ｐ型のエピタキシャル層１９の単結晶
層上には、ベース開口部１８の端部から距離Ｌ₁ を置い
てオフセット絶縁膜パターン２０ａが形成されている。
また、多結晶層からなるベース取り出し電極２１の側部
における第１絶縁膜１７上には、上記オフセット絶縁膜
パターン２０ａと同一層で形成されるダミーパターン５
１が形成されている。

【００３２】上記ベース開口部１８の端部近傍における
ｐ型のエピタキシャル層１９およびｎ型のエピタキシャ
ル層１３には、ｐ⁺ 型のグラフトベース層２２が形成さ
れている。

【００３３】そして上記エピタキシャル層１９を覆う状
態に第２絶縁膜２３が、例えば酸化シリコン膜で形成さ
れている。そして、上記第２絶縁膜２３およびオフセッ
ト絶縁膜パターン２０ａを貫通してｐ型のエピタキシャ
ル層１９の表面に達する状態にエミッタ開口部２４が形
成されている。このエミッタ開口部２４は、上記素子形
成領域１５上のオフセット絶縁膜パターン２０ａの内側
上方に存在するようなパターンで形成され、例えば幅Ｌ
₂ だけオフセット絶縁膜パターン２０ａの端部から内側
に形成されている。したがって、オフセット絶縁膜パタ
ーン２０ａの一部分が幅Ｌ₂ を有して残存している。

【００３４】上記エミッタ開口部２４の内部にはポリシ
リコン層でｎ⁺ 型のエミッタ取り出し電極になるポリシ
リコン層２５が形成されている。またｐ型のエピタキシ
ャル層１９の単結晶層の部分がｐ型のベース層２６にな
る。そして上記ポリシリコン層２５に接続するもので上
記ｐ⁺ 型のグラフトベース層２２から離間された上記ｐ
型のベース層２６の上層にｎ⁺ 型のエミッタ層２７が形
成されている。さらにｐ型のエピタキシャル層１９の下
方におけるｎ⁺ 型の埋め込み層１２とｎ型のエピタキシ
ャル層１３との界面近傍にｎ⁺ 型の深い不純物領域４２
が形成されている。

【００３５】上記構成のバイポーラトランジスタ１で
は、ｐ⁺ 型のグラフトベース層２２がベース開口部１８
の端部近傍におけるｐ型のエピタキシャル層１９とｎ型
のエピタキシャル層１３とに形成されていることから、
ｎ型のエピタキシャル層１３の結晶性が悪化するベース
開口部１８の端部近傍はｐ⁺ 型のグラフトベース層２２
になる。すなわち、ｎ型のエピタキシャル層１３とｐ⁺
型のグラフトベース層２２との接合部はベース開口部１
８から離間される。したがって、ｎ型のエピタキシャル
層１３の結晶性が悪化する部分にｐｎ接合部を配置する
ことが避けられる。その結果、ｎ型のエピタキシャル層
１３の結晶性がよい領域にｐｎ接合は配置されることに
なるので、結晶性の悪化による接合リークが無くなる。
また、ダミーパターン５１を形成した構造では、第２絶
縁膜２３の表面が平坦化される。そのため、第２絶縁膜
２３上に多層配線（図示省略）を形成し易くなる。

【００３６】次に本発明の第１の製造方法に係わる実施
形態の一例を、図２の製造工程図によって説明する。図
２では、一例として、第１導電型をｎ型、第２導電型を
ｐ型とし、ｎｐｎバイポーラトランジスタを示した。ま
た前記図１によって説明したのと同様の構成部品には同
一符号を付した。

【００３７】図２の（１）に示すように、第１の工程で
は、例えば固相拡散によって、第２導電型（以下、ｐ型
とする）のシリコン基板１１の上層に第１導電型（以
下、ｎ ⁺ 型とする、⁺ は高濃度であることを示す）の埋
め込み層１２を形成する。さらにエピタキシャル成長法
によって、上記ｐ型のシリコン基板１１上にｎ型のエピ
タキシャル層１３を形成する。このとき、ｎ型のエピタ
キシャル層１３の下層側に上記ｎ⁺ 型の埋め込み層１２
が若干拡散される。このようにして、ｐ型のシリコン基
板１１とｎ型のエピタキシャル層１３からなる半導体基
板１０が形成される。

【００３８】そして選択的な異方性エッチングおよび絶
縁膜の埋め込み技術によって、上記ｎ型のエピタキシャ
ル層１３に例えばいわゆるトレンチ構造の素子分離領域
１４を形成する。この素子分離領域１４によって素子形
成領域１５が分離される。なお、深い素子分離領域１４
には、図示したように、その内部をポリシリコン層１６
を埋め込む状態に形成してもよい。さらに選択的なイオ
ン注入法によって、上記ｎ⁺ 型の埋め込み層１２に接続
するｎ⁺ 型のコレクタ取り出し拡散層４１を形成する。

【００３９】次に化学的気相成長（以下ＣＶＤという、
ＣＶＤはChemical Vapour Depositionの略）法によっ
て、上記エピタキシャル層１３の全面に第１絶縁膜１７
を、例えば酸化シリコン膜で形成する。この第１絶縁膜
１７のかわりに、例えば熱酸化による酸化シリコン膜と
ＣＶＤ法により形成した酸化シリコン膜とを積層したも
の、熱酸化による酸化シリコン膜とＣＶＤ法により形成
したポリシリコン膜とを積層したもの等を形成すること
も可能である。

【００４０】次いで、リソグラフィー技術によって素子
形成領域１５上に開口部を有するレジストパターン（図
示省略）を形成した後、そのレジストパターンをマスク
に用いたエッチングによって、素子形成領域１５上の第
１絶縁膜１７にベース開口部１８を形成する。その後、
上記レジストパターンを除去する。以下、エッチングマ
スクとして形成したレジストパターンはエッチングが終
了した後に除去する。またイオン注入マスクとして形成
したレジストパターンはイオン注入が終了した後に除去
するものとする。

【００４１】次いで、エピタキシャル成長法によって、
上記ベース開口部１８の内部および上記第１絶縁膜１７
上にＰ型のエピタキシャル層１９を形成する。このｐ型
のエピタキシャル層１９は、例えば、ホウ素（Ｂ）のよ
うなＰ型の不純物を導入したシリコン（Ｓｉ）、ゲルマ
ニウム（Ｇｅ）、シリコンゲルマニウム（Ｓｉ_1-X Ｇｅ
_X ）等で形成されている。このように、エピタキシャル
成長技術を用いることによって、薄いベース層が低抵抗
かつ制御性良く形成され、高性能化が実現できる。さら
に、ゲルマニウム、シリコンゲルマニウム等を採用した
場合には、ナローバンドギャップベースが実現できるた
め、エミッタ注入効率の向上、ベース抵抗の低減が図れ
る。上記ｐ型のエピタキシャル層１９は、ｎ型のエピタ
キシャル層１３上は単結晶層になり、第１絶縁膜１７上
は多結晶層になる。この多結晶層は後に形成されるベー
ス取り出し電極の一部になる。

【００４２】その後、図２の（２）に示すように、第２
の工程を行う。この工程では、リソグラフィー技術によ
って、ベース層の形成領域およびベース取り出し電極の
形成領域を覆うレジストパターン（図示省略）を形成す
る。そしてそのレジストパターンをエッチングマスクに
用いたエッチングによって、上記ｐ型のエピタキシャル
層１９をパターニングする。

【００４３】次いでＣＶＤ法によって、全面に酸化シリ
コン膜からなる絶縁膜（２０）を形成する。この絶縁膜
（２０）は、上記酸化シリコン膜に限定されることはな
く、熱酸化法による薄い酸化シリコン膜とＣＶＤ法によ
る酸化シリコン膜を積層したものでもよい。

【００４４】続いてリソグラフィー技術によって、ベー
ス層となる領域のｐ型のエピタキシャル層１９を覆うと
ともに少なくともベース開口部１８の端部近傍上のｐ型
のエピタキシャル層１９が露出する状態にレジストパタ
ーン（図示省略）形成し、そのレジストパターンをマス
クに用いたエッチングによって、上記絶縁膜（２０）を
パターニングする。そしてｐ型のエピタキシャル層１９
上に絶縁膜（２０）からなるオフセット絶縁膜パターン
２０ａを形成する。このオフセット絶縁膜パターン２０
ａの側部は、上記ベース開口部１８の端部からｐ型のエ
ピタキシャル層１９側に幅Ｌ₁ だけ距離を置いて形成さ
れる。この幅Ｌ₁ はリソグラフィーのマスク合わせ精度
に依存して決定され、例えばおよそ０．２μｍ程度の幅
になる。したがって、オフセット絶縁膜パターン２０ａ
の側部には、ベース開口部１８内に形成されたｐ型のエ
ピタキシャル層１９の表面が幅Ｌ₁ で露出することにな
る。

【００４５】上記パターニングにおいて、ベース取り出
し電極２１の側部における第１絶縁膜１７上に、上記絶
縁膜（２０）でダミーパターニング５１も形成する。こ
のように、よって、ダミーパターニング５１を形成する
ことによって、その後に形成される絶縁膜の表面はほぼ
平坦化される。このため、高密度、高信頼性の配線層の
形成が可能になる。

【００４６】その後、上記オフセット絶縁膜パターン２
０ａをマスクに用いたイオン注入法によって、ｐ型の不
純物をｐ型のエピタキシャル層１９の露出している部分
およびその露出している部分の直下のｎ型のエピタキシ
ャル層１３に導入する。そしてｐ⁺ 型のグラフトベース
層２２を形成する。同時に、第１絶縁膜１７上のｐ型の
エピタキシャル層１９にもイオン注入されて、その部分
がｐ⁺ 型のベース取り出し電極２１になる。必要に応じ
て、イオン注入は上記オフセット絶縁膜パターン２０ａ
を形成するために用いたレジストパターンを残存した状
態で行ってもよい。なお、オフセット絶縁膜パターン２
０ａに被覆されたｐ型のエピタキシャル層１９は、オフ
セット絶縁膜パターン２０ａがマスクになるため、ｐ型
の不純物は導入されない。そのため、被覆された部分の
ｐ型のエピタキシャル層１９は、エピタキシャル成長法
で形成された状態に所望の不純物分布が維持される。そ
してこの部分がｐ型のベース層２６になる。

【００４７】次いで第３工程を行う。この工程では、Ｃ
ＶＤ法によって、全面に酸化シリコン膜からなる第２絶
縁膜２３を形成する。そして図２の（３）に示すよう
に、リソグラフィー技術により上記オフセット絶縁膜パ
ターン２０ａの内側上方に開口部を設けたレジストパタ
ーン（図示省略）を形成し、そのレジストパターンを用
いたエッチングによって、上記第２絶縁膜２３およびオ
フセット絶縁膜パターン２０ａにエミッタ開口部２４を
形成する。したがって、このエミッタ開口部２４は、ｐ
型のエピタキシャル層１９に形成したｐ⁺ 型のグラフト
ベース層２２の内側に存在するパターンになる。上記エ
ッチングでは、オフセット絶縁膜パターン２０ａと下地
のｐ型のエピタキシャル層１９とはエッチング選択性が
あるので、ｐ型のエピタキシャル層１９が余分にエッチ
ングされることはない。そのため、ｐ型のエピタキシャ
ル層１９で浅いベース層を安定して形成することが可能
になる。

【００４８】その後、イオン注入法によって、ｐ型のエ
ピタキシャル層１９の下方のｎ⁺ 型の埋め込み層１２と
ｎ型のエピタキシャル層１３との界面近傍にｎ⁺ 型の深
い不純物領域４２を形成する。

【００４９】次いで第４工程を行う。この工程では、例
えばＣＶＤ法によって、エミッタ開口部２４の内部にポ
リシリコン層２５を形成する。続いてイオン注入法によ
って、上記ポリシリコン層２５にｎ型の不純物をイオン
注入する。その結果、ポリシリコン層２５は第１導電型
（ｎ型）の導電層になる。そして熱処理によって、上記
ポリシリコン層２５からの不純物を拡散して、ｐ型のベ
ース層２６の上層にｎ⁺ 型のエミッタ層２７を形成す
る。上記熱処理は、一例として、急速加熱処理〔ＲＴＡ
（Rapid Thermal Annealing ）〕によって行い、その条
件は、例えば加熱温度を９００℃〜１１００℃の範囲に
設定し、加熱時間を数秒〜数十秒間に設定した。上記熱
処理を実現する方法としては、例えばランプアニーリン
グ、エキシマレーザアニーリング等の光照射によるアニ
ーリングでもよい。

【００５０】以下の工程は図示を省略して説明する。ま
ず、コレクタおよびベースの取り出しのためのコンタク
トホールを形成し、ベース電極、エミッタ電極、コレク
タ電極を形成して、バイポーラトランジスタが完成され
る。

【００５１】上記第１の製造方法では、オフセット絶縁
膜パターン２０ａをマスクにしたイオン注入によって、
ｐ型のエピタキシャル層１９からｎ型のエピタキシャル
層１３に達する深いｐ⁺ 型のグラフトベース層２２が形
成されるため、ｐ⁺ 型のグラフトベース層２２とコレク
タ領域になるｎ型のエピタキシャル層１３との接合部分
をベース開口部１８端部から離間させることが可能にな
る。そのため、ベース開口部１８の端部近傍におけるｐ
型のエピタキシャル層１９の結晶性が悪化している部分
には、ｐ⁺ 型のグラフトベース層２２が形成されるた
め、ｐｎ接合部は形成されない。したがって、ｐ型のエ
ピタキシャル層１９の結晶性が悪化している部分での接
合リークは起こらない。さらに、オフセット絶縁膜パタ
ーン２０ａがマスクになるため、ｐ型のベース層２６に
なるｐ型のエピタキシャル層１９の不純物分布はイオン
注入による影響を受けない。

【００５２】また、エミッタ開口部２４は第２絶縁膜２
３およびオフセット絶縁膜パターン２０ａに形成される
ので、ｐ型のエピタキシャル層１９とはエッチング選択
性が取れる。そのため、このエッチングによってｐ型の
エピタキシャル層１９がエッチングされ過ぎることはな
い。したがって、ｐ型のエピタキシャル層１９はエピタ
キシャル成長によって制御された膜厚が保たれるので、
浅い接合のベース層２６の形成が可能になる。よって、
高性能なバイポーラトランジスタを実現することが可能
になる。

【００５３】次に本発明の第２の製造方法に係わる実施
形態の一例を、図３の製造工程図によって説明する。図
３では、一例として、第１導電型をｎ型、第２導電型を
ｐ型とし、ｎｐｎバイポーラトランジスタを示した。ま
た、前記図２によって説明したのと同様の構成部品には
同一符号を付した。

【００５４】前記図２の（１）によって説明した方法と
同様にして、図３の（１）に示すように、第１の工程で
は、ｐ型のシリコン基板１１の上層にｎ⁺ 型の埋め込み
層１２を形成する。さらに上記ｐ型のシリコン基板１１
上にｎ型のエピタキシャル層１３を形成する。このよう
にして、ｐ型のシリコン基板１１とｎ型のエピタキシャ
ル層１３からなる半導体基板１０を形成する。

【００５５】そして上記ｎ型のエピタキシャル層１３に
素子分離領域１４を形成する。この素子分離領域１４に
よって素子形成領域１５が分離される。なお、深い素子
分離領域１４には、図示したように、その内部をポリシ
リコン層１６を埋め込む状態に形成する。さらに上記ｎ
⁺ 型の埋め込み層１２に接続するｎ⁺ 型のコレクタ取り
出し拡散層４１を形成する。

【００５６】次に上記エピタキシャル層１３の全面に第
１絶縁膜１７を、例えば酸化シリコン膜で形成する。次
いで素子形成領域１５上の第１絶縁膜１７にベース開口
部１８を形成する。

【００５７】次いで上記ベース開口部１８の内部および
上記第１絶縁膜１７上にＰ型のエピタキシャル層１９を
形成する。このｐ型のエピタキシャル層１９は、例え
ば、ホウ素（Ｂ）のようなＰ型の不純物を導入したシリ
コン（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコンゲルマ
ニウム（Ｓｉ_1-X Ｇｅ_X ）等で形成されている。このよ
うに、エピタキシャル成長技術を用いることによって、
薄いベース層が低抵抗かつ制御性良く形成され、高性能
化が実現できる。さらに、ゲルマニウム、シリコンゲル
マニウム等を採用した場合には、ナローバンドギャップ
ベースが実現できるため、エミッタ注入効率の向上、ベ
ース抵抗の低減が図れる。上記ｐ型のエピタキシャル層
１９は、ｎ型のエピタキシャル層１３上は単結晶層にな
り、第１絶縁膜１７上は多結晶層になる。この多結晶層
は後に形成するベース取り出し電極の一部になる。

【００５８】その後、前記図２の（２）によって説明し
たのと同様にして、図３の（２）に示すように第２の工
程を行う。この工程では、上記ｐ型のエピタキシャル層
１９をパターニングして、ベース層およびベース取り出
し電極になるパターンを形成する。

【００５９】次いでリソグラフィー技術によって、ベー
ス層２６となる領域上を覆うレジストパターン６１を形
成する。そしてこのレジストパターンをマスクに用いた
イオン注入法によって、ベース開口部１８の端部近傍に
おけるｐ型のエピタキシャル層１９およびｎ型のエピタ
キシャル層１３の上層に、ｐ型の不純物をイオン注入し
て、ｐ⁺ 型のグラフトベース層２２を形成する。同時
に、第１絶縁膜１７上のｐ型のエピタキシャル層１９に
もイオン注入されて、その部分がｐ⁺ 型のベース取り出
し電極２１になる。また、上記レジストパターン６１に
被覆されたｐ型のエピタキシャル層１９がｐ型のベース
層２６になり、そのｐ型のベース層２６に上記ｐ型の不
純物はイオン注入されない。そのため、ｐ型のベース層
２６は、エピタキシャル成長法で形成された所望の不純
物分布が維持される。なお、ｐ型のエピタキシャル層１
９のパターニングは、上記ｐ⁺ 型のグラフトベース層２
２を形成するイオン注入後に行うことも可能である。そ
の後、上記イオン注入マスクに用いたレジストパターン
を除去する。

【００６０】次いで図３の（３）に示すように、第３工
程を行う。この工程では、ＣＶＤ法によって、全面に酸
化シリコン膜からなる第２絶縁膜２３を形成する。その
後前記図２の（３）によって説明したのと同様の方法に
よって、上記第２絶縁膜２３にエミッタ開口部２４を形
成する。このエミッタ開口部２４は、ｐ型のエピタキシ
ャル層１９に形成したｐ⁺ 型のグラフトベース層２２の
内側に存在するように形成される。

【００６１】その後、ｐ型のベース層２６の下方のｎ⁺
型の埋め込み層１２とｎ型のエピタキシャル層１３との
界面近傍にｎ⁺ 型の深い不純物領域４２を形成する。

【００６２】次いで第４工程を行う。この工程では、エ
ミッタ開口部２４の内部にポリシリコン層２５を形成す
る。続いて上記ポリシリコン層２５にｎ型の不純物をイ
オン注入する。このようにしてポリシリコン層２５は第
１導電型（ｎ型）化の導電層になる。そしてこのポリシ
リコン層２５からの不純物拡散によってｐ型のベース層
２６の上層にｎ⁺ 型のエミッタ層２７を形成する。

【００６３】以下の工程は図示を省略して説明する。ま
ず、コレクタおよびベースの取り出しのためのコンタク
トホールを形成し、ベース電極、エミッタ電極、コレク
タ電極を形成して、バイポーラトランジスタが完成され
る。

【００６４】上記第２の製造方法では、イオン注入によ
って、ｐ型のエピタキシャル層１９からｎ型のエピタキ
シャル層１３に達する深いｐ⁺ 型のグラフトベース層２
２が形成されるため、ｐ⁺ 型のグラフトベース層２２と
コレクタ領域になるｎ型のエピタキシャル層１３との接
合部分をベース開口部１８端部から離間させることが可
能になる。そのため、ベース開口部１８の端部近傍にお
けるｐ型のエピタキシャル層１９の結晶性が悪化してい
る部分には、ｐ⁺ 型のグラフトベース層２２が形成され
るため、ｐｎ接合部は形成されない。したがって、ｐ型
のエピタキシャル層１９の結晶性が悪化している部分で
の接合リークは起こらない。さらに、レジストパターン
がマスクになるため、ｐ型のベース層２６になるｐ型の
エピタキシャル層１９の不純物分布はイオン注入による
影響を受けない。

【００６５】また、エミッタ開口部２４は第２絶縁膜２
３に形成されるので、ｐ型のエピタキシャル層１９とは
エッチング選択性が取れる。そのため、このエッチング
によってｐ型のエピタキシャル層１９がエッチングされ
過ぎることはない。したがって、ｐ型のエピタキシャル
層１９はエピタキシャル成長によって制御された膜厚が
保たれるので、浅い接合のベース層２６の形成が可能に
なる。よって、高性能なバイポーラトランジスタを実現
することが可能になる。

【００６６】なお、上記各製造方法において、上記ポリ
シリコン層２５の形成において、ポリシリコン層２５を
ＣＶＤによるドーピングポリシリコンで形成することに
より、拡散温度の低温化が可能になる。その際、ｐ⁺ 型
のグラフトベース層２２は、先にイオン注入によって形
成されるため、低温拡散条件であっても深いｐ⁺ 型のグ
ラフトベース層２２が実現される。

【００６７】

【発明の効果】以上、説明したように本発明のバイポー
ラトランジスタによれば、ベース開口部の端部近傍にお
けるエピタキシャル層と第１半導体層とにグラフトベー
ス層が形成されているので、エピタキシャル層の結晶性
が悪化するベース開口部の端部近傍はグラフトベース層
になる。したがって、エピタキシャル層の結晶性が悪化
する部分にｐｎ接合部の配置を避けることができる。そ
の結果、エピタキシャル層の結晶性がよい領域にｐｎ接
合は配置されることになる。また、ダミーパターンを形
成した構造では、第２絶縁膜の表面が平坦化される。そ
のため、第２絶縁膜上に多層配線を形成し易くなる。

【００６８】本発明の製造方法によれば、イオン注入法
によって選択的に、エピタキシャル層と第１半導体層と
に第２導電型の不純物を導入してグラフトベース層を形
成するので、グラフトベース層はベース開口部の端部近
傍におけるエピタキシャル層と第１半導体層とに形成で
きる。そのため、エピタキシャル層の結晶性が悪化する
ベース開口部の端部近傍はグラフトベース層になる。し
たがって、結晶性のよい状態のエピタキシャル層の部分
にエミッタ層とのｐｎ接合を形成することができる。ま
たエピタキシャル層でベース層を形成することができる
ので、浅い接合のベース層を形成することができる。よ
って、高性能なバイポーラトランジスタを実現すること
が可能になる。

【００６９】また、オフセット絶縁膜パターンを形成す
る際、エピタキシャル層をパターニングして形成される
ベース取り出し電極の周囲の第１酸化膜上に、オフセッ
ト絶縁膜パターンと同一の絶縁膜からなるダミーパター
ンを形成する製造方法によれば、ベース取り出し電極に
よる段差が緩和され、その後に成膜される第２絶縁膜表
面の平坦化がなされる。そのため、第２絶縁膜上に多層
配線を形成し易くなる。

【図面の簡単な説明】

【図１】本発明に係わる実施形態の概略構成断面図であ
る。

【図２】本発明の第１の製造方法に係わる実施形態の製
造工程図である。

【図３】本発明の第１の製造方法に係わる実施形態の製
造工程図である。

【図４】従来の技術の製造方法に係わる製造工程図であ
る。

【符号の説明】

１ バイポーラトランジスタ １３ ｎ型のエピタキ
シャル層 １７ 第１絶縁膜 １８ ベース開口部 １９ ｐ
型のエピタキシャル層 ２０ａ オフセット絶縁膜パターン ２２ ｐ⁺ 型の
グラフトベース層 ２３ 第２絶縁膜 ２４ エミッタ開口部 ２５
ポリシリコン層 ２７ ｎ⁺ 型のエミッタ層

Claims (5)

【特許請求の範囲】
1. 【請求項１】 コレクタとなる第１導電型の第１半導体
   層と、 前記第１半導体層上に形成したものでベースが形成され
   る領域にベース開口部を形成した第１絶縁膜と、 前記ベース開口部内とともに前記第１絶縁膜上に形成し
   た第２導電型のエピタキシャル層と、 前記ベース開口部における前記エピタキシャル層上に該
   ベース開口部の端部から距離を置いて形成したオフセッ
   ト絶縁膜パターンと、 前記ベース開口部の端部近傍における前記エピタキシャ
   ル層と前記第１半導体層とに形成した第２導電型のグラ
   フトベース層と、 前記エピタキシャル層を覆う状態に形成した第２絶縁膜
   と、 前記第２絶縁膜と前記オフセット絶縁膜パターンとを貫
   通して前記エピタキシャル層の表面に達する状態に形成
   したエミッタ開口部と、 前記エピタキシャル層に接続するもので前記エミッタ開
   口部に形成した第１導電型のエミッタ取り出し電極と、 前記エミッタ取り出し電極が接続される前記エピタキシ
   ャル層の上層に形成した第１導電型のエミッタ層とを備
   えたことを特徴とするバイポーラトランジスタ。
2. 【請求項２】 請求項１記載のバイポーラトランジスタ
   において、 前記エピタキシャル層からなるベース取り出し電極の側
   周の第１酸化膜上に、絶縁膜からなるダミーパターンが
   形成されていることを特徴とするバイポーラトランジス
   タ。
3. 【請求項３】 コレクタとなる第１導電型の第１半導体
   層上に第１絶縁膜を形成し、次いで該第１半導体層上の
   該第１絶縁膜にベース開口部を形成した後、該ベース開
   口部内とともに該第１絶縁膜上に第２導電型のエピタキ
   シャル層を形成する第１工程と、 前記ベース開口部の端部から所定距離を置いた前記エピ
   タキシャル層上にオフセット絶縁膜パターンを形成した
   後、該オフセット絶縁膜パターンをマスクに用いたイオ
   ン注入法によって、該エピタキシャル層および前記第１
   半導体層の上層部分に第２導電型のグラフトベース層を
   形成する第２工程と、 前記エピタキシャル層を覆う状態に第２絶縁膜を形成し
   た後、該第２絶縁膜と前記オフセット絶縁膜パターンと
   を貫通して前記エピタキシャル層表面に達するエミッタ
   開口部を形成する第３工程と、 前記エミッタ開口部に第１導電型の不純物を含む導電層
   を形成した後、拡散処理によって該導電層から前記エピ
   タキシャル層の上層に該第１導電型の不純物を拡散して
   エミッタ層を形成する第４工程とを備えたことを特徴と
   するバイポーラトランジスタの製造方法。
4. 【請求項４】 コレクタとなる第１導電型の第１半導体
   層上に第１絶縁膜を形成し、次いで該第１半導体層上の
   該第１絶縁膜にベース開口部を形成した後、該ベース開
   口部内とともに該第１絶縁膜上に第２導電型のエピタキ
   シャル層を形成する第１工程と、 前記ベース開口部の端部から所定距離を置いた前記エピ
   タキシャル層上にパターンを形成した後、該パターンを
   マスクに用いたイオン注入法によって、該エピタキシャ
   ル層および前記第１半導体層の上層部分に第２導電型の
   グラフトベース層を形成する第２工程と、 前記パターンを除去した後、前記エピタキシャル層を覆
   う状態に第２絶縁膜を形成した後、該第２絶縁膜を貫通
   して前記エピタキシャル層表面に達するエミッタ開口部
   を形成する第３工程と、 前記エミッタ開口部に第１導電型の不純物を含む導電層
   を形成した後、拡散処理によって該導電層から前記エピ
   タキシャル層の上層に該第１導電型の不純物を拡散して
   エミッタ層を形成する第４工程とを備えたことを特徴と
   するバイポーラトランジスタの製造方法。
5. 【請求項５】 請求項３記載のバイポーラトランジスタ
   の製造方法において、 前記オフセット絶縁膜パターンを形成する際に、前記エ
   ピタキシャル層をパターニングして形成されるベース取
   り出し電極の周囲の第１酸化膜上に絶縁膜からなるダミ
   ーパターンを形成することを特徴とするバイポーラトラ
   ンジスタの製造方法。