JPH09203750A - Ａｍ変調記号の信号状態の表示のための構成 - Google Patents
Ａｍ変調記号の信号状態の表示のための構成Info
- Publication number
- JPH09203750A JPH09203750A JP8341843A JP34184396A JPH09203750A JP H09203750 A JPH09203750 A JP H09203750A JP 8341843 A JP8341843 A JP 8341843A JP 34184396 A JP34184396 A JP 34184396A JP H09203750 A JPH09203750 A JP H09203750A
- Authority
- JP
- Japan
- Prior art keywords
- data memory
- address
- value
- display device
- assigned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Circuits Of Receivers In General (AREA)
- Stereophonic System (AREA)
- Measurement Of Current Or Voltage (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】
【課題】 直交振幅変調信号用の復調器から出力される
ＩＱ値の、スクリーン上ＩＱ面内での、グラフィックデ
ィスプレイをすること。 【解決手段】 個々のＩＱ値がデータメモリーの各アド
レスに割り当てられ、ディスプレイ装置の各ピクセルが
データメモリーの各アドレスに割り当てられる。各ＩＱ
値に割り当てられた情報、たとえば、指定のピクセル保
持時間が、このデータメモリーの各アドレスに格納され
る。プロセッサーは復調器のＩＱ出力に直接に接続さ
れ、それに伴うＩＱ値アドレスを各ＩＱ値に対してデー
タメモリー内に決定する。
ＩＱ値の、スクリーン上ＩＱ面内での、グラフィックデ
ィスプレイをすること。 【解決手段】 個々のＩＱ値がデータメモリーの各アド
レスに割り当てられ、ディスプレイ装置の各ピクセルが
データメモリーの各アドレスに割り当てられる。各ＩＱ
値に割り当てられた情報、たとえば、指定のピクセル保
持時間が、このデータメモリーの各アドレスに格納され
る。プロセッサーは復調器のＩＱ出力に直接に接続さ
れ、それに伴うＩＱ値アドレスを各ＩＱ値に対してデー
タメモリー内に決定する。
Description
【０００１】
【発明の属する技術分野】本発明は直交振幅変調信号に
対する復調器のＩＱ値を図的に（グラフィカリーに）表
示するための構成に関する。
対する復調器のＩＱ値を図的に（グラフィカリーに）表
示するための構成に関する。
【０００２】
【従来の技術】直交振幅変調信号に対する復調器のＩＱ
値を図的に表示する構成は、例えばヒューレットパッカ
ード社のベクトル信号アナライザーＨＰ８９４００−８
のデータシートなどにより既知である。ＱＡＭ復調器の
ＩＱ出力からシリアルに出力されるＩＱ値は、それらの
発生順にデータメモリーに、順次一時的に格納され、そ
の後プロセッサーによって読み出され、モニタースクリ
ーン上のＩＱ座標（Ｘ−Ｙ座標）上に図的に表示され
る。
値を図的に表示する構成は、例えばヒューレットパッカ
ード社のベクトル信号アナライザーＨＰ８９４００−８
のデータシートなどにより既知である。ＱＡＭ復調器の
ＩＱ出力からシリアルに出力されるＩＱ値は、それらの
発生順にデータメモリーに、順次一時的に格納され、そ
の後プロセッサーによって読み出され、モニタースクリ
ーン上のＩＱ座標（Ｘ−Ｙ座標）上に図的に表示され
る。
【０００３】
【発明が解決しようとする課題】上記の目的を達成する
ためには、これまで大容量のデータメモリーが必要であ
った。たとえば、４０９６個の信号状態に対してさえ４
ＭＢのデータメモリーが必要となる（例えば前記のヒュ
ーレットパッカード社のデータシートの４ページ参
照）。 さらに、この既知の構成では、送信機と受信機
との間でのデータ伝送中に起こり得るエラーを測定する
のに非常に複雑な方法が必要であった。
ためには、これまで大容量のデータメモリーが必要であ
った。たとえば、４０９６個の信号状態に対してさえ４
ＭＢのデータメモリーが必要となる（例えば前記のヒュ
ーレットパッカード社のデータシートの４ページ参
照）。 さらに、この既知の構成では、送信機と受信機
との間でのデータ伝送中に起こり得るエラーを測定する
のに非常に複雑な方法が必要であった。
【０００４】
【発明の目的】本発明の目的は簡単で経済的な構成を持
ち、その上、ＩＱ値の操作と評価の一般的な方法を可能
とする構成を提供することにある。一般的な用語で云え
ば、本発明は、直交振幅変調信号用の復調器から出力さ
れるＩＱ値をスクリーン上のＩＱ面内でグラフィックデ
ィスプレイするための構成である。その構成はデータメ
モリーとディスプレー装置を制御するプロセッサーを具
備する。個々のＩＱ値がデータメモリーの各アドレスに
割り当てられ、ディスプレイ装置の各ピクセルもデータ
メモリーの各アドレスに割り当てられる。各ＩＱ値に割
り当てられる情報は、このデータメモリーの各アドレス
に格納される。プロセッサーは復調器のＩＱ出力に直接
に接続され、それに伴うＩＱ値アドレスを各ＩＱ値に対
してデータメモリー内に決定するよう構成されている。
ち、その上、ＩＱ値の操作と評価の一般的な方法を可能
とする構成を提供することにある。一般的な用語で云え
ば、本発明は、直交振幅変調信号用の復調器から出力さ
れるＩＱ値をスクリーン上のＩＱ面内でグラフィックデ
ィスプレイするための構成である。その構成はデータメ
モリーとディスプレー装置を制御するプロセッサーを具
備する。個々のＩＱ値がデータメモリーの各アドレスに
割り当てられ、ディスプレイ装置の各ピクセルもデータ
メモリーの各アドレスに割り当てられる。各ＩＱ値に割
り当てられる情報は、このデータメモリーの各アドレス
に格納される。プロセッサーは復調器のＩＱ出力に直接
に接続され、それに伴うＩＱ値アドレスを各ＩＱ値に対
してデータメモリー内に決定するよう構成されている。
【０００５】
【課題を解決するための手段】第１の発明のグラフィッ
クディスプレイ装置は、直交振幅変調信号用の復調器か
ら出力されるＩＱ値をスクリーン上のＩＱ面内でグラフ
ィックディスプレイするためのグラフィックディスプレ
イ装置であって、データメモリー、データメモリーに接
続されディスプレー装置を制御するプロセッサー、但し
ここでデータメモリーの各アドレスは個々のＩＱ値に割
り当てられ、ディスプレイ装置の各ピクセルはデータメ
モリーの各アドレスに割り当てられ、各ＩＱ値に割り当
てられた各情報は前記データメモリーの各アドレスに格
納されているものである、及び復調器のＩＱ出力に直接
に接続され、各ＩＱ値に対してデータメモリー内にそれ
に伴うＩＱ値アドレスを決めるように構成されたプロセ
ッサー、をそれぞれ具備したグラフィックディスプレー
装置である。
クディスプレイ装置は、直交振幅変調信号用の復調器か
ら出力されるＩＱ値をスクリーン上のＩＱ面内でグラフ
ィックディスプレイするためのグラフィックディスプレ
イ装置であって、データメモリー、データメモリーに接
続されディスプレー装置を制御するプロセッサー、但し
ここでデータメモリーの各アドレスは個々のＩＱ値に割
り当てられ、ディスプレイ装置の各ピクセルはデータメ
モリーの各アドレスに割り当てられ、各ＩＱ値に割り当
てられた各情報は前記データメモリーの各アドレスに格
納されているものである、及び復調器のＩＱ出力に直接
に接続され、各ＩＱ値に対してデータメモリー内にそれ
に伴うＩＱ値アドレスを決めるように構成されたプロセ
ッサー、をそれぞれ具備したグラフィックディスプレー
装置である。
【０００６】第２の発明のグラフィックディスプレー装
置は、第１の発明においてさらに、対応するＩＱ値が発
生すると、各指定ピクセル保持時間がデータメモリーの
各アドレスにしたがってそれぞれ格納されることを特徴
とする。
置は、第１の発明においてさらに、対応するＩＱ値が発
生すると、各指定ピクセル保持時間がデータメモリーの
各アドレスにしたがってそれぞれ格納されることを特徴
とする。
【０００７】第３の発明のグラフィックディスプレー装
置は第１または第２の発明においてさらに、データメモ
リーの各アドレスに周波数が格納され、その周波数に対
応するアドレスしたがってそれに対応するピクセルが、
指定取得時間内に決定されることを特徴とする。
置は第１または第２の発明においてさらに、データメモ
リーの各アドレスに周波数が格納され、その周波数に対
応するアドレスしたがってそれに対応するピクセルが、
指定取得時間内に決定されることを特徴とする。
【０００８】
【発明の作用効果】本発明によれば指定されたピクセル
保持時間が、それに対応するＩＱ値の発生に応じてデー
タメモリーの各アドレス格納される。データメモリーの
各アドレスに周波数が格納されており、そのアドレス、
したがって、それに対応するＩＱ値が、指定された取得
時間に決められている。本発明の構成によればデータメ
モリーの各々のアドレスが個々のディジタル化されたＩ
Ｑ値に割り当てられる。したがって、個々のＩＱ値に割
り当てられた個々のピクセルに対してそれぞれに情報を
たくわえることが可能となる。その一つの適用法は、所
望のピクセル保持時間を各アドレスごとに格納すること
である。他の一つの適用法は、各アドレスに所定の周波
数を格納して、その周波数によって、それに対応するア
ドレスが、したがって、それに対応するＩＱ値が、指定
された取得時間の期間中発生するようにすることであ
る。
保持時間が、それに対応するＩＱ値の発生に応じてデー
タメモリーの各アドレス格納される。データメモリーの
各アドレスに周波数が格納されており、そのアドレス、
したがって、それに対応するＩＱ値が、指定された取得
時間に決められている。本発明の構成によればデータメ
モリーの各々のアドレスが個々のディジタル化されたＩ
Ｑ値に割り当てられる。したがって、個々のＩＱ値に割
り当てられた個々のピクセルに対してそれぞれに情報を
たくわえることが可能となる。その一つの適用法は、所
望のピクセル保持時間を各アドレスごとに格納すること
である。他の一つの適用法は、各アドレスに所定の周波
数を格納して、その周波数によって、それに対応するア
ドレスが、したがって、それに対応するＩＱ値が、指定
された取得時間の期間中発生するようにすることであ
る。
【０００９】上の２つの有利な可能性に加えて、各アド
レスに任意の付加的な情報を格納することもできる。こ
れらの情報は各ピクセルのディスプレイの際に、たとえ
ば、ピクセルの明るさを変えるとか、色を変えるとかし
て扱うことができる。本発明の構成では、データメモリ
ーとして、比較的小さなメモリー容量のものがあれば十
分である。たとえば、８ビット量子化ＩＱ値に対して、
ただ一つの６５、５３６ワードのデータメモリーを要す
るだけである。それでも、本発明の構成によれば、ＩＱ
位相エラーやＩＱ振幅不均一性など、あるいは搬送波抑
圧度などの変調器発振側エラーが測定できるだけでな
く、送信側と受信側間の伝送路上でのエラー、たとえ
ば、位相ジッター、正弦波干渉、ＳＮ比、あるいは、ベ
クトルエラーの大きさ（ＶＥＭ）、ＲＭＳ（２乗平均
根）、ピークなどの測定もできる。
レスに任意の付加的な情報を格納することもできる。こ
れらの情報は各ピクセルのディスプレイの際に、たとえ
ば、ピクセルの明るさを変えるとか、色を変えるとかし
て扱うことができる。本発明の構成では、データメモリ
ーとして、比較的小さなメモリー容量のものがあれば十
分である。たとえば、８ビット量子化ＩＱ値に対して、
ただ一つの６５、５３６ワードのデータメモリーを要す
るだけである。それでも、本発明の構成によれば、ＩＱ
位相エラーやＩＱ振幅不均一性など、あるいは搬送波抑
圧度などの変調器発振側エラーが測定できるだけでな
く、送信側と受信側間の伝送路上でのエラー、たとえ
ば、位相ジッター、正弦波干渉、ＳＮ比、あるいは、ベ
クトルエラーの大きさ（ＶＥＭ）、ＲＭＳ（２乗平均
根）、ピークなどの測定もできる。
【００１０】
【発明の実施の形態】本発明の新規な特徴は、添付の特
許請求範囲で詳しく述べてある。本発明の更なる目的な
らびに利点は添付の単一の図面を参照した以下の記述に
よってよく理解される。上記単一の図面は、ディスプレ
イ装置のスクリーン７上のＩＱ面内における直交振幅変
調（ＱＡＭ）信号の１つの状態のグラフィックディスプ
レイについての構成を示している。ＱＡＭ受信器（それ
自体は既知であるから、詳細は図示されていない）の変
調器２のＩ（同相）ならびにＱ（直交位相）信号の出力
端１はデータ線３を通してディジタル信号プロセッサー
５の入力端４に直接接続されている。ＩＱ面内の信号状
態に関連する位置は、シリアルに供給されるこれらのＩ
ならびにＱ値から信号プロセッサー５によって与えられ
る。ＩＱ面内の対応する信号状態はデータ線６を通して
ディスプレイ装置のスクリーン７上にディスプレイされ
る。ディスプレイ装置は、たとえばＬＣ（液晶）ディス
プレイであってよい。さらに、プロセッサー５はデータ
線８を通してデータメモリー９に接続されている。デー
タメモリー９の各アドレスは各ＩＱ値に割り当てられて
いる。図示の本実施例では、スクリーン上のＩＱ面内に
ディスプレイされる状態図は２５６×２５６＝６５，５
３６個のＩＱ値と同じ数のピクセル（スクリーン上の
点）を有している。したがって、スクリーン上のいずれ
の１個のピクセル位置も１６ビットで指定できる。デー
タメモリー９はその１部に６５，５３６個のアドレスを
持ち、その各アドレスは、同様に１６ビットで指定でき
る。各アドレスに対する任意の情報をデータメモリー９
の各アドレスに格納することができる。
許請求範囲で詳しく述べてある。本発明の更なる目的な
らびに利点は添付の単一の図面を参照した以下の記述に
よってよく理解される。上記単一の図面は、ディスプレ
イ装置のスクリーン７上のＩＱ面内における直交振幅変
調（ＱＡＭ）信号の１つの状態のグラフィックディスプ
レイについての構成を示している。ＱＡＭ受信器（それ
自体は既知であるから、詳細は図示されていない）の変
調器２のＩ（同相）ならびにＱ（直交位相）信号の出力
端１はデータ線３を通してディジタル信号プロセッサー
５の入力端４に直接接続されている。ＩＱ面内の信号状
態に関連する位置は、シリアルに供給されるこれらのＩ
ならびにＱ値から信号プロセッサー５によって与えられ
る。ＩＱ面内の対応する信号状態はデータ線６を通して
ディスプレイ装置のスクリーン７上にディスプレイされ
る。ディスプレイ装置は、たとえばＬＣ（液晶）ディス
プレイであってよい。さらに、プロセッサー５はデータ
線８を通してデータメモリー９に接続されている。デー
タメモリー９の各アドレスは各ＩＱ値に割り当てられて
いる。図示の本実施例では、スクリーン上のＩＱ面内に
ディスプレイされる状態図は２５６×２５６＝６５，５
３６個のＩＱ値と同じ数のピクセル（スクリーン上の
点）を有している。したがって、スクリーン上のいずれ
の１個のピクセル位置も１６ビットで指定できる。デー
タメモリー９はその１部に６５，５３６個のアドレスを
持ち、その各アドレスは、同様に１６ビットで指定でき
る。各アドレスに対する任意の情報をデータメモリー９
の各アドレスに格納することができる。
【００１１】本発明の構成の第１の動作の可能性は、各
ピクセルをスクリーン上で表示しようとする時間につい
ての情報をデータメモリー９の各アドレスにしたがって
格納することを含んでいる。もし、たとえば、ユーザー
が１秒ごとのリフレッシュレートで２０秒のピクセル保
持時間を要求したとすれば、測定ピクセルに割り当てら
れたデータメモリー９の各アドレス内に２０という数が
格納される。これはたとえば、データメモリー９の各メ
モリーセルに割り当てられた保持時間設定装置１０を通
じてユーザーによって入力できる。ＩＱ値がプロセッサ
ー５によってスクリーン７上にディスプレイされている
間、データメモリー９の各アドレスの内容はそれぞれに
読み出されている。もし割り当てられたアドレスの内容
がゼロよりも大きければ、ピクセルはディスプレイ上に
ディスプレイされる。もしあるピクセルがプロセッサー
５によってスクリーン上にディスプレイされたならば、
メモリーセルの内容はその時同時に、その割り当てられ
たアドレス上で１だけ減じられる。
ピクセルをスクリーン上で表示しようとする時間につい
ての情報をデータメモリー９の各アドレスにしたがって
格納することを含んでいる。もし、たとえば、ユーザー
が１秒ごとのリフレッシュレートで２０秒のピクセル保
持時間を要求したとすれば、測定ピクセルに割り当てら
れたデータメモリー９の各アドレス内に２０という数が
格納される。これはたとえば、データメモリー９の各メ
モリーセルに割り当てられた保持時間設定装置１０を通
じてユーザーによって入力できる。ＩＱ値がプロセッサ
ー５によってスクリーン７上にディスプレイされている
間、データメモリー９の各アドレスの内容はそれぞれに
読み出されている。もし割り当てられたアドレスの内容
がゼロよりも大きければ、ピクセルはディスプレイ上に
ディスプレイされる。もしあるピクセルがプロセッサー
５によってスクリーン上にディスプレイされたならば、
メモリーセルの内容はその時同時に、その割り当てられ
たアドレス上で１だけ減じられる。
【００１２】ここでの説明に選んだ例で、ピクセルは２
０回ディスプレイを繰り返して指定された保持時間に達
すると、もうそれ以上スクリーン上にディスプレイする
ことはしない。モニターしているＩＱ値の更新が起こる
と、このアドレスのメモリーセルに再び数２０がロード
（記憶）され、このピクセルの更新の発生が既に選択さ
れている保持時間でディスプレイされる。保持時間は任
意に大きくできるので、無限に長い保持時間の指定も可
能である。この場合には、毎回の読み出しの度のメモリ
ーセル内容の減算は省略される。
０回ディスプレイを繰り返して指定された保持時間に達
すると、もうそれ以上スクリーン上にディスプレイする
ことはしない。モニターしているＩＱ値の更新が起こる
と、このアドレスのメモリーセルに再び数２０がロード
（記憶）され、このピクセルの更新の発生が既に選択さ
れている保持時間でディスプレイされる。保持時間は任
意に大きくできるので、無限に長い保持時間の指定も可
能である。この場合には、毎回の読み出しの度のメモリ
ーセル内容の減算は省略される。
【００１３】ディスプレイ装置のもう１つの動作の可能
性は、指定の取得時間内に各アドレスへの信号状態の更
新がどの程度頻繁に起こるかを格納することを含む。指
定取得時間は制御スイッチ１１によって設定できる。も
しもプロセッサー５によってデータメモリーのこのアド
レスに、したがってまた各ピクセル位置に、割り当てら
れているＩＱ値がそれぞれ決められると、上の指定時間
の枠内にメモリーアドレスの内容はデータメモリー９の
アドレス上で、プロセッサー５によってそれぞれ１ずつ
加算される。このようにして、データメモリーの各アド
レスに周波数が格納され、それに対応するアドレスが、
したがって、それに伴うピクセルがそれぞれ発生する。
広範囲のエラー計算が以上のような基礎の上に実行可能
となるのである。
性は、指定の取得時間内に各アドレスへの信号状態の更
新がどの程度頻繁に起こるかを格納することを含む。指
定取得時間は制御スイッチ１１によって設定できる。も
しもプロセッサー５によってデータメモリーのこのアド
レスに、したがってまた各ピクセル位置に、割り当てら
れているＩＱ値がそれぞれ決められると、上の指定時間
の枠内にメモリーアドレスの内容はデータメモリー９の
アドレス上で、プロセッサー５によってそれぞれ１ずつ
加算される。このようにして、データメモリーの各アド
レスに周波数が格納され、それに対応するアドレスが、
したがって、それに伴うピクセルがそれぞれ発生する。
広範囲のエラー計算が以上のような基礎の上に実行可能
となるのである。
【００１４】上に述べてきた実施例では、６４ＱＡＭ信
号の信号状態がディスプレイ装置７のスクリーン上にデ
ィスプレイされる。これによって、ユーザーは用いられ
ている変調のタイプとその品質を知ることができる。本
発明はここに図示された装置の詳細な記述に限定される
ものではない。これ以外の変形や応用も考えられる。以
上に述べてきた発明の主旨と範囲から逸脱することな
く、以上に述べてきた装置に対して、述べてきた以外の
変形が可能である。したがって、上に図示した主題は説
明のためのものであって、それに限られる意味で用いた
ものではないことに留意すべきである。
号の信号状態がディスプレイ装置７のスクリーン上にデ
ィスプレイされる。これによって、ユーザーは用いられ
ている変調のタイプとその品質を知ることができる。本
発明はここに図示された装置の詳細な記述に限定される
ものではない。これ以外の変形や応用も考えられる。以
上に述べてきた発明の主旨と範囲から逸脱することな
く、以上に述べてきた装置に対して、述べてきた以外の
変形が可能である。したがって、上に図示した主題は説
明のためのものであって、それに限られる意味で用いた
ものではないことに留意すべきである。
【図１】本発明を図式的に説明するブロック図である。
【符号の説明】 ２ 変調器 ５ 信号プロセッサー ６ データ線 ７ スクリーン ９ データメモリ １０ 保持時間設定装置 １１ 制御スイッチ
Claims (3)
- 【請求項１】 直交振幅変調信号用の復調器から出力さ
れるＩＱ値をスクリーン上のＩＱ面内でグラフィックデ
ィスプレイするためのグラフィックディスプレイ装置で
あって、 データメモリー、 データメモリーに接続されディスプレー装置を制御する
プロセッサー、 但しここでデータメモリーの各アドレスは個々のＩＱ値
に割り当てられ、ディスプレイ装置の各ピクセルはデー
タメモリーの各アドレスに割り当てられ、各ＩＱ値に割
り当てられた各情報は前記データメモリーの各アドレス
に格納されているものである、 及び復調器のＩＱ出力に直接に接続され、各ＩＱ値に対
してデータメモリー内にそれに伴うＩＱ値アドレスを決
めるように構成されたプロセッサー、 をそれぞれ具備したグラフィックディスプレー装置。 - 【請求項２】 対応するＩＱ値が発生すると、各指定ピ
クセル保持時間がデータメモリーの各アドレスにしたが
ってそれぞれ格納されることを特徴とする請求項１に記
載のグラフィックディスプレー装置。 - 【請求項３】 データメモリーの各アドレスに周波数が
格納され、その周波数に対応するアドレス、したがって
それに対応するピクセル、が指定取得時間内に決定され
ることを特徴とする請求項１または２に記載のグラフィ
ックディスプレー装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19547896.7 | 1995-12-21 | ||
| DE19547896A DE19547896C2 (de) | 1995-12-21 | 1995-12-21 | Anordnung zum Darstellen der Signalzustände eines QAM-modulierten Signals |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09203750A true JPH09203750A (ja) | 1997-08-05 |
| JP3927635B2 JP3927635B2 (ja) | 2007-06-13 |
Family
ID=7780855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34184396A Expired - Fee Related JP3927635B2 (ja) | 1995-12-21 | 1996-12-20 | Ａｍ変調記号の信号状態の表示のための構成 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6417834B1 (ja) |
| EP (1) | EP0781014B1 (ja) |
| JP (1) | JP3927635B2 (ja) |
| AT (1) | ATE275309T1 (ja) |
| DE (2) | DE19547896C2 (ja) |
| DK (1) | DK0781014T3 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19851093A1 (de) | 1998-11-05 | 2000-05-11 | Rohde & Schwarz | Verfahren zur meßtechnischen Auswertung von Multiträger-Signalen |
| DE10161602A1 (de) | 2001-12-14 | 2003-06-18 | Rohde & Schwarz | Verfahren und Anordnung zum graphischen Darstellen der l- und/oder Q-Komponenten von digital modulierten Hochfrequenzsignalen |
| JP4227633B2 (ja) * | 2006-07-19 | 2009-02-18 | テクトロニクス・インターナショナル・セールス・ゲーエムベーハー | 特性表示装置と特性表示方法 |
| US7940861B2 (en) * | 2007-12-07 | 2011-05-10 | Advantech Advanced Microwave Technologies, Inc. | QAM phase error detector |
| DE102013216300B4 (de) | 2013-08-16 | 2020-03-12 | Rohde & Schwarz GmbH & Co. Kommanditgesellschaft | Verfahren und Vorrichtung zum grafischen Darstellen von I/Q-Werten eines Basisbandsignals |
| EP3934751A1 (en) | 2019-03-08 | 2022-01-12 | Mevion Medical Systems, Inc. | Collimator and energy degrader for a particle therapy system |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4630099A (en) * | 1984-01-16 | 1986-12-16 | At&T Bell Laboratories | Time multiplexing chrominance information for compatible high-definition television |
| DE3407942A1 (de) * | 1984-03-03 | 1985-09-05 | Brown, Boveri & Cie Ag, 6800 Mannheim | Digitales messgeraet zur quasi analogen messwertanzeige |
| US4631533A (en) * | 1984-06-15 | 1986-12-23 | Westinghouse Electric Corp. | Display of eddy current detector data |
| GB8606572D0 (en) * | 1986-03-17 | 1986-04-23 | Hewlett Packard Ltd | Analysis of digital radio transmissions |
| US4818931A (en) * | 1987-02-19 | 1989-04-04 | Hewlett-Packard Company | Vector analyzer with display markers and linear transform capability |
| US5479606A (en) * | 1993-07-21 | 1995-12-26 | Pgm Systems, Inc. | Data display apparatus for displaying patterns using samples of signal data |
| US5442646A (en) * | 1994-02-01 | 1995-08-15 | The Mitre Corporation | Subcarrier communication system |
| JP3055085B2 (ja) * | 1994-04-22 | 2000-06-19 | 株式会社アドバンテスト | デジタル変調解析装置 |
| US5612710A (en) * | 1995-08-22 | 1997-03-18 | Fairtron Corporation | Real time low cost, large scale array 65K color display using lamps |
-
1995
- 1995-12-21 DE DE19547896A patent/DE19547896C2/de not_active Expired - Lifetime
-
1996
- 1996-11-15 US US08/751,057 patent/US6417834B1/en not_active Expired - Fee Related
- 1996-11-15 DK DK96118339T patent/DK0781014T3/da active
- 1996-11-15 AT AT96118339T patent/ATE275309T1/de not_active IP Right Cessation
- 1996-11-15 EP EP96118339A patent/EP0781014B1/de not_active Expired - Lifetime
- 1996-11-15 DE DE59611073T patent/DE59611073D1/de not_active Expired - Lifetime
- 1996-12-20 JP JP34184396A patent/JP3927635B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3927635B2 (ja) | 2007-06-13 |
| DE19547896C2 (de) | 1999-12-23 |
| EP0781014A2 (de) | 1997-06-25 |
| ATE275309T1 (de) | 2004-09-15 |
| EP0781014B1 (de) | 2004-09-01 |
| US6417834B1 (en) | 2002-07-09 |
| DE19547896A1 (de) | 1997-07-03 |
| DE59611073D1 (de) | 2004-10-07 |
| EP0781014A3 (de) | 2000-08-16 |
| DK0781014T3 (da) | 2004-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5285479A (en) | Quadrature modulation circuit | |
| EP0746901A1 (en) | Digital signal processor exciter | |
| CN1613176A (zh) | 补偿解调器的不平衡的方法和装置 | |
| JP3927635B2 (ja) | Ａｍ変調記号の信号状態の表示のための構成 | |
| JPH04238439A (ja) | デジタル直交変調器 | |
| JP2003032313A (ja) | デジタル通信受信機における受信信号のデジタル復調装置および方法 | |
| KR20040032587A (ko) | 성좌 매핑 장치 및 매핑방법 | |
| JPH04502540A (ja) | 非整数ビット間隔に対処するデジタルｇｍｓｋ変調器 | |
| US7058371B2 (en) | Mechanism for modulating wireless communication signals | |
| JP3082900B2 (ja) | Ｉｃテスタ | |
| JP4201922B2 (ja) | Ｏｆｄｍ信号復調装置 | |
| JP3073158B2 (ja) | デジタル変調器 | |
| JP4278077B2 (ja) | マルチキャリア信号の計測学的分析方法 | |
| JP2834009B2 (ja) | マルチモード位相変調器 | |
| JP3795189B2 (ja) | 表示制御回路 | |
| JP3822114B2 (ja) | 変調信号生成装置および逆回転信号生成装置 | |
| JP3276453B2 (ja) | 変調信号解析装置 | |
| JP4374271B2 (ja) | デジタル変調信号評価装置 | |
| JPH1117755A (ja) | 位相判定回路 | |
| JP2001285251A (ja) | 伝送信号の生成方法、及び伝送信号の生成装置 | |
| JPH0946387A (ja) | ディジタル変調装置および送信出力制御方法 | |
| JP3397840B2 (ja) | π／４シフトＱＰＳＫ変調方法及び回路 | |
| EP0668510A1 (en) | An apparatus for providing a display | |
| JPH04252634A (ja) | デジタル変調器 | |
| KR960013560B1 (ko) | 색 신호 복조 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070305 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |