JP3795189B2 - 表示制御回路 - Google Patents
表示制御回路 Download PDFInfo
- Publication number
- JP3795189B2 JP3795189B2 JP18584697A JP18584697A JP3795189B2 JP 3795189 B2 JP3795189 B2 JP 3795189B2 JP 18584697 A JP18584697 A JP 18584697A JP 18584697 A JP18584697 A JP 18584697A JP 3795189 B2 JP3795189 B2 JP 3795189B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- data
- bit data
- output
- character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の属する技術分野】
本発明は、表示装置の画面上にキャラクタを表示する表示制御回路に係り、特に、キャラクタジェネレータのメモリ領域に生成・保持されるキャラクタデータの構成を工夫して、少量のハードウェアの追加によって文字の左右反転表示や回転表示を可能とした低コストの表示制御回路に関する。
【0002】
【従来の技術】
近年のTV、パソコンやワープロのモニタ等々の表示装置においては、オンスクリーン表示(On Screen Display)機能、すなわち、画面上に種々のメニューを文字で表示する文字表示機能を用いて、装置の音量、明るさ等の設定調整を行うものが主流となってきている。
【0003】
また、今後、市場が一層拡大すると考えられる液晶表示装置においては、CRTディスプレイに比べてより薄型であるため、簡単に画面を回転させることが可能である。
【0004】
【発明が解決しようとする課題】
しかしながら、現在一般に使用されているオンスクリーン表示機能を備えた表示制御回路にあっては、表示装置の画面を回転するといった使用環境を想定しておらず、画面を例えば右90度回転した状態で使用する場合には、画面上に表示される文字表示も右90度回転してしまうため、使用環境に柔軟に対応できないという問題点がある。
【0005】
また、表示装置の画面を回転するといった使用環境に対して、表示制御回路に大容量の表示メモリを備え、該表示メモリ上の画像処理によって回転表示を実現する手法も提案されているが、そのためには、大規模なハードウェアの付加が必要となり、装置コストが高くなるという問題点がある。
【0006】
この発明は、このような従来の問題点に着目してなされたもので、その目的とするところは、キャラクタジェネレータのメモリ領域に生成・保持されるキャラクタデータの構成を工夫して、少量のハードウェアの追加によって文字の左右反転表示や回転表示を可能とした低コストの表示制御回路を提供することにある。
【0007】
【課題を解決するための手段】
上記課題を解決するために、本出願の発明は、画面を回転させて使用できる表示装置に用いられて該表示装置に表示される文字の左右反転表示や回転表示が可能な表示制御回路であって、1キャラクタを(n×m)ドット(n,mは正整数)で構成する際のキャラクタデータを(n×m)×1ビットのメモリ領域に生成し保持するキャラクタジェネレータと、前記キャラクタジェネレータからの(n×m)ビット長のデータを、指定に基づき順序を変えて、所定長のビットデータとして、(n×m)×1ビットのバッファから、各々のビット毎に設けられたセレクタによって順次選択して出力する出力選択手段とを具備し、前記出力選択手段は、ノーマル表示指定時に、pをp=0〜n−1に順次変えたときの、p・m+1番目ビットデータ,p・m+2番目ビットデータ,…,p・m+m−1番目ビットデータ,p・m+m番目ビットデータによるn個のmビット長データとして、順次、選択出力し、左右反転指定時に、pをp=0〜n−1に順次変えたときの、p・m+m番目ビットデータ,p・m+m−1番目ビットデータ,…,p・m+2番目ビットデータ,p・m+1番目ビットデータによるn個のmビット長データとして、順次、選択出力し、90度右回転指定時に、qをq=1〜mに順次変えたときの、(n−1)・m+q番目ビットデータ,(n−2)・m+q番目ビットデータ,…,m+q番目ビットデータ,q番目ビットデータによるm個のnビット長データとして、順次、選択出力し、90度左回転指定時に、rをr=m〜1に順次変えたときの、r番目ビットデータ,m+r番目ビットデータ,…,(n−2)・m+r番目ビットデータ,(n−1)・m+r番目ビットデータによるm個のnビット長データとして、順次、選択出力することを特徴とする。
【0012】
そして、本発明によれば、キャラクタジェネレータにおいて、1キャラクタを(n×m)ドットで構成する際のキャラクタデータを(n×m)×1ビットのメモリ領域に生成・保持し、出力選択手段では、ノーマル表示指定時には、キャラクタジェネレータからの(n×m)ビット長のデータを、pをp=0〜n−1に順次変えたときの、p・m+1番目ビットデータ,p・m+2番目ビットデータ,…,p・m+m−1番目ビットデータ,p・m+m番目ビットデータによるn個のmビット長データとして、順次、選択出力する。また、左右反転指定時には、pをp=0〜n−1に順次変えたときの、p・m+m番目ビットデータ,p・m+m−1番目ビットデータ,…,p・m+2番目ビットデータ,p・m+1番目ビットデータによるn個のmビット長データとして、順次、選択出力するようにしている。
【0013】
このように、キャラクタジェネレータのメモリ領域に生成・保持されるキャラクタデータの構成を(n×m)×1ビットのメモリ構成とし、出力選択手段によるハードウェアの追加構成によって、文字の左右反転表示を低コストで実現できる。
【0014】
また、本発明によれば、キャラクタジェネレータにおいて、1キャラクタを(n×m)ドットで構成する際のキャラクタデータを(n×m)×1ビットのメモリ領域に生成・保持し、出力選択手段では、90度右回転指定時には、キャラクタジェネレータからの(n×m)ビット長のデータを、qをq=1〜mに順次変えたときの、(n−1)・m+q番目ビットデータ,(n−2)・m+q番目ビットデータ,…,m+q番目ビットデータ,q番目ビットデータによるm個のnビット長データとして、順次、選択出力する。また、90度左回転指定時には、rをr=m〜1に順次変えたときの、r番目ビットデータ,m+r番目ビットデータ,…,(n−2)・m+r番目ビットデータ,(n−1)・m+r番目ビットデータによるm個のnビット長データとして、順次、選択出力するようにしている。
【0015】
このように、キャラクタジェネレータのメモリ領域に生成・保持されるキャラクタデータの構成を(n×m)×1ビットのメモリ構成とし、出力選択手段によるハードウェアの追加構成によって、文字の90度回転表示を低コストで実現できる。
【0016】
【発明の実施の形態】
以下に、本発明の表示制御回路に係る好適な実施の一形態を添付図面を参照しながら詳細に説明する。
【0017】
図1に、本発明の一実施形態に係る表示制御回路の構成図を示す。同図において、本実施形態の表示制御回路は、1キャラクタを(n×m)ドット(n,mは正整数)で構成する際のキャラクタデータを(n×m)×1ビットのメモリ領域に生成し保持するキャラクタジェネレータ101と、キャラクタジェネレータ101からの(n×m)ビット長のデータCGOを、指定に基づき順序を変えて、所定長のビットデータCGWDとして、順次、選択出力する出力選択手段102とを備えて構成されている。
【0018】
また、出力選択手段102は、(n×m)ビットバッファ111、(n×m)ビット対1ビットのセレクタ112−1〜112−n、およびnビットバッファ113を備えた構成である。
【0019】
以下の説明では、説明を簡単にするために、1キャラクタを(8×8)ドット(n=m=8)で構成することとして、メモリ領域のキャラクタデータを64×1ビットのメモリ構成とし、出力選択手段102は、64ビットバッファ111、64対1のセレクタ112−1〜112−8、および8ビットバッファ113によって構成されるものとして、説明を行う。
【0020】
図2には、本実施形態のキャラクタジェネレータ101のメモリ領域の説明図を示す。図2(a)はメモリ領域のメモリマップであり、図2(b)はキャラクタ”A”のデータについて、64×1ビットのメモリ構成をドットイメージで説明する図である。
【0021】
図2(a)に示すように、キャラクタジェネレータ101のメモリ領域201には、”A”,”B”,”C”,…の各キャラクタについて、表示画面上のドット対応で、64×1ビットデータ211,212,213として記憶されている。参考として、従来のキャラクタジェネレータのメモリ領域の構成を図6に示す。8×8ドットのキャラクタを8ビット×8ワードのデータとして構成している。言い換えれば、本実施形態の1キャラクタ分の64ビットデータは、従来のメモリ構成における8ワードを連続的に連ねて構成したものであり、図2(b)に示すように、本実施形態の64ビットデータを8ビット(1ワード)毎に区切ったときの各ワードデータは、従来の8ワードの各ワードデータに対応している。尚、図2(b)中、各ドットイメージの上方に付けられている番号は、64ビットデータのビット番号である。
【0022】
次に、本実施形態の表示制御回路の動作について、図3、図4および図5を参照して具体的に説明する。
【0023】
まず、図3は、ノーマル表示が指定されている場合の出力選択手段102の動作説明図であり、図3(a)は表示画面上のキャラクタ”A”のドットイメージの説明図、図3(b)は出力選択手段102における第1番目から第8番目までの出力データの遷移を説明する図である。
【0024】
ノーマル表示指定時には、出力選択手段102では、キャラクタジェネレータ101からの64ビット長のデータCGOを、pをp=0〜7に順次変えたときの、8p+1番目ビットデータ,8p+2番目ビットデータ,…,8p+7番目ビットデータ,8p+8番目ビットデータによる8個の8ビット長データCGWDとして、順次、選択出力する。
【0025】
すなわち、64対1のセレクタ112−1〜112−8は、第1番目出力として、1番目ビットデータ,2番目ビットデータ,…,7番目ビットデータ,8番目ビットデータをそれぞれ選択し、8ビットバッファ113からはこれら8ビットによるデータCGWDが出力される。次に、第2番目出力として、64対1のセレクタ112−1〜112−8は、9番目ビットデータ,10番目ビットデータ,…,15番目ビットデータ,16番目ビットデータをそれぞれ選択し、8ビットバッファ113からはこれら8ビットによるデータCGWDが出力される。以下、順次、64対1のセレクタ112−1〜112−8の選択を切り替えて、8ビットバッファ113から図3(b)に示すように8ビットデータCGWDが出力されていくこととなる。
【0026】
次に、左右反転指定時には、出力選択手段102では、キャラクタジェネレータ101からの64ビット長のデータCGOを、pをp=0〜7に順次変えたときの、8p+8番目ビットデータ,8p+7番目ビットデータ,…,8p+2番目ビットデータ,8p+1番目ビットデータによる8個の8ビット長データCGWDとして、順次、選択出力する。
【0027】
すなわち、64対1のセレクタ112−1〜112−8は、第1番目出力として、8番目ビットデータ,7番目ビットデータ,…,2番目ビットデータ,1番目ビットデータをそれぞれ選択し、8ビットバッファ113からはこれら8ビットによるデータCGWDが出力される。次に、第2番目出力として、64対1のセレクタ112−1〜112−8は、16番目ビットデータ,15番目ビットデータ,…,10番目ビットデータ,9番目ビットデータをそれぞれ選択し、8ビットバッファ113からはこれら8ビットによるデータCGWDが出力される。以下、順次、64対1のセレクタ112−1〜112−8の選択を切り替えて、8ビットバッファ113から図3(b)におけるビット番号を左右逆転して並び替えた8ビットデータCGWDが出力されていくこととなる。
【0028】
次に、図4は、90度右回転が指定されている場合の出力選択手段102の動作説明図であり、図4(a)は表示画面上のキャラクタ”A”のドットイメージの説明図、図4(b)は出力選択手段102における第1番目から第8番目までの出力データの遷移を説明する図である。
【0029】
90度右回転指定時には、出力選択手段102では、キャラクタジェネレータ101からの64ビット長のデータCGOを、qをq=1〜8に順次変えたときの、7×8+q番目ビットデータ,6×8+q番目ビットデータ,…,8+q番目ビットデータ,q番目ビットデータによる8個の8ビット長データCGWDとして、順次、選択出力する。
【0030】
すなわち、64対1のセレクタ112−1〜112−8は、第1番目出力として、57番目ビットデータ,49番目ビットデータ,…,9番目ビットデータ,1番目ビットデータをそれぞれ選択し、8ビットバッファ113からはこれら8ビットによるデータCGWDが出力される。次に、第2番目出力として、64対1のセレクタ112−1〜112−8は、58番目ビットデータ,50番目ビットデータ,…,10番目ビットデータ,2番目ビットデータをそれぞれ選択し、8ビットバッファ113からはこれら8ビットによるデータCGWDが出力される。以下、順次、64対1のセレクタ112−1〜112−8の選択を切り替えて、8ビットバッファ113から図4(b)に示すような8ビットデータCGWDが出力されていくこととなる。
【0031】
さらに、図5は、90度左回転が指定されている場合の出力選択手段102の動作説明図であり、図5(a)は表示画面上のキャラクタ”A”のドットイメージの説明図、図5(b)は出力選択手段102における第1番目から第8番目までの出力データの遷移を説明する図である。
【0032】
90度左回転指定時には、出力選択手段102では、キャラクタジェネレータ101からの64ビット長のデータCGOを、rをr=8〜1に順次変えたときの、r番目ビットデータ,8+r番目ビットデータ,…,6×8+r番目ビットデータ,7×8+r番目ビットデータによる8個の8ビット長データCGWDとして、順次、選択出力する。
【0033】
すなわち、64対1のセレクタ112−1〜112−8は、第1番目出力として、8番目ビットデータ,16番目ビットデータ,…,56番目ビットデータ,64番目ビットデータをそれぞれ選択し、8ビットバッファ113からはこれら8ビットによるデータCGWDが出力される。次に、第2番目出力として、64対1のセレクタ112−1〜112−8は、7番目ビットデータ,15番目ビットデータ,…,55番目ビットデータ,63番目ビットデータをそれぞれ選択し、8ビットバッファ113からはこれら8ビットによるデータCGWDが出力される。以下、順次、64対1のセレクタ112−1〜112−8の選択を切り替えて、8ビットバッファ113から図5(b)に示すような8ビットデータCGWDが出力されていくこととなる。
【0034】
以上のように、本実施形態の表示制御回路によれば、キャラクタジェネレータ101において、1キャラクタを8×8ドットで構成する際のキャラクタデータを64×1ビットのメモリ領域に生成・保持し、表示装置の画面の回転に応じたノーマル表示指定、左右反転指定、90度右回転指定、または、90度左回転指定がされた場合には、出力選択手段102において、それぞれ上記所定の選択切替えを順次行って8ビットデータCGWDを、順次選択出力するので、出力選択手段102によるハードウェアの追加構成によって、文字の左右反転表示または90度回転表示を低コストで実現できる。
【0035】
【発明の効果】
以上の説明から明らかなように、本発明によれば、キャラクタジェネレータにおいて、キャラクタを(n×m)ドットで構成する際のキャラクタデータを(n×m)×1ビットのメモリ領域に生成・保持し、出力選択手段では、ノーマル表示指定時には、キャラクタジェネレータからの(n×m)ビット長のデータを、pをp=0〜n−1に順次変えたときの、p・m+1番目ビットデータ,p・m+2番目ビットデータ,…,p・m+m−1番目ビットデータ,p・m+m番目ビットデータによるn個のmビット長データとして、順次、選択出力し、また、左右反転指定時には、pをp=0〜n−1に順次変えたときの、p・m+m番目ビットデータ,p・m+m−1番目ビットデータ,…,p・m+2番目ビットデータ,p・m+1番目ビットデータによるn個のmビット長データとして、順次、選択出力することとしたので、出力選択手段によるハードウェアの追加構成によって、文字の左右反転表示を可能とした低コストの表示制御回路を提供することができる。
【0036】
また、本発明によれば、キャラクタジェネレータにおいて、1キャラクタを(n×m)ドットで構成する際のキャラクタデータを(n×m)×1ビットのメモリ領域に生成・保持し、出力選択手段では、90度右回転指定時には、キャラクタジェネレータからの(n×m)ビット長のデータを、qをq=1〜mに順次変えたときの、(n−1)・m+q番目ビットデータ,(n−2)・m+q番目ビットデータ,…,m+q番目ビットデータ,q番目ビットデータによるm個のnビット長データとして、順次、選択出力し、また、90度左回転指定時には、rをr=m〜1に順次変えたときの、r番目ビットデータ,m+r番目ビットデータ,…,(n−2)・m+r番目ビットデータ,(n−1)・m+r番目ビットデータによるm個のnビット長データとして、順次、選択出力することとしたので、出力選択手段によるハードウェアの追加構成によって、文字の回転表示を可能とした低コストの表示制御回路を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る表示制御回路の構成図である。
【図2】実施形態のキャラクタジェネレータのメモリ領域の説明図であり、図2(a)はメモリ領域のメモリマップ、図2(b)はキャラクタ”A”のデータについて64×1ビットのメモリ構成をドットイメージで説明する説明図である。
【図3】ノーマル表示が指定されている場合の出力選択手段の動作説明図であり、図3(a)は表示画面上のキャラクタ”A”のドットイメージの説明図、図3(b)は出力選択手段における第1番目から第8番目までの出力データの遷移を説明する説明図である。
【図4】90度右回転が指定されている場合の出力選択手段の動作説明図であり、図4(a)は表示画面上のキャラクタ”A”のドットイメージの説明図、図4(b)は出力選択手段における第1番目から第8番目までの出力データの遷移を説明する説明図である。
【図5】90度左回転が指定されている場合の出力選択手段の動作説明図であり、図5(a)は表示画面上のキャラクタ”A”のドットイメージの説明図、図5(b)は出力選択手段における第1番目から第8番目までの出力データの遷移を説明する説明図である。
【図6】従来のキャラクタジェネレータのメモリ領域の構成をドットイメージで説明する説明図である。
【符号の説明】
101 キャラクタジェネレータ
102 出力選択手段
111 (n×m)ビットバッファ(64ビットバッファ)
112−1〜112−n (n×m)ビット対1ビットのセレクタ
112−1〜112−8 64対1のセレクタ
113 nビットバッファ(8ビットバッファ)
CGO キャラクタジェネレータ出力(64ビットデータ)
CGWD 出力選択手段出力(8ビットデータ)
Claims (1)
- 画面を回転させて使用できる表示装置に用いられて該表示装置に表示される文字の左右反転表示や回転表示が可能な表示制御回路であって、
1キャラクタを(n×m)ドット(n,mは正整数)で構成する際のキャラクタデータを(n×m)×1ビットのメモリ領域に生成し保持するキャラクタジェネレータと、前記キャラクタジェネレータからの(n×m)ビット長のデータを、指定に基づき順序を変えて、所定長のビットデータとして、(n×m)×1ビットのバッファから、各々のビット毎に設けられたセレクタによって順次選択して出力する出力選択手段とを具備し、
前記出力選択手段は、ノーマル表示指定時に、pをp=0〜n−1に順次変えたときの、p・m+1番目ビットデータ,p・m+2番目ビットデータ,…,p・m+m−1番目ビットデータ,p・m+m番目ビットデータによるn個のmビット長データとして、順次、選択出力し、
左右反転指定時に、pをp=0〜n−1に順次変えたときの、p・m+m番目ビットデータ,p・m+m−1番目ビットデータ,…,p・m+2番目ビットデータ,p・m+1番目ビットデータによるn個のmビット長データとして、順次、選択出力し、
90度右回転指定時に、qをq=1〜mに順次変えたときの、(n−1)・m+q番目ビットデータ,(n−2)・m+q番目ビットデータ,…,m+q番目ビットデータ,q番目ビットデータによるm個のnビット長データとして、順次、選択出力し、
90度左回転指定時に、rをr=m〜1に順次変えたときの、r番目ビットデータ,m+r番目ビットデータ,…,(n−2)・m+r番目ビットデータ,(n−1)・m+r番目ビットデータによるm個のnビット長データとして、順次、選択出力することを特徴とする表示制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18584697A JP3795189B2 (ja) | 1997-06-26 | 1997-06-26 | 表示制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18584697A JP3795189B2 (ja) | 1997-06-26 | 1997-06-26 | 表示制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1115459A JPH1115459A (ja) | 1999-01-22 |
JP3795189B2 true JP3795189B2 (ja) | 2006-07-12 |
Family
ID=16177911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18584697A Expired - Fee Related JP3795189B2 (ja) | 1997-06-26 | 1997-06-26 | 表示制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3795189B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101408186B1 (ko) | 2012-06-11 | 2014-06-16 | 주식회사 유진메트로컴 | 전광 표시 기능을 구비한 엘이디 백라이트 광고판 시스템 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5582674B2 (ja) | 2007-07-20 | 2014-09-03 | アルパイン株式会社 | 文字データの生成装置および生成方法、文字データの表示制御装置および表示方法、ナビゲーション装置 |
-
1997
- 1997-06-26 JP JP18584697A patent/JP3795189B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101408186B1 (ko) | 2012-06-11 | 2014-06-16 | 주식회사 유진메트로컴 | 전광 표시 기능을 구비한 엘이디 백라이트 광고판 시스템 |
Also Published As
Publication number | Publication date |
---|---|
JPH1115459A (ja) | 1999-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100445961C (zh) | 图形系统 | |
JP2004233743A (ja) | 表示駆動制御装置および表示装置を備えた電子機器 | |
JP2004233742A (ja) | 表示駆動制御装置および表示装置を備えた電子機器 | |
JPH075853A (ja) | 液晶表示装置のソース駆動装置 | |
US5426733A (en) | Image rotation apparatus capable of rotating image data of different numbers of pixel bits | |
US5309173A (en) | Frame buffer, systems and methods | |
JP3317870B2 (ja) | 表示画像を効率的に構築する方法および表示プロセッサシステム | |
JP3795189B2 (ja) | 表示制御回路 | |
US7009893B2 (en) | Range selectable address decoder and frame memory device for processing graphic data at high speed using the same | |
US5929868A (en) | Method and apparatus for computer display memory management | |
JPH0282329A (ja) | データ転送方法 | |
USRE42286E1 (en) | Image data processing system | |
US5701445A (en) | Generating multilayered pictures by image parameters | |
GB2355839A (en) | Colour liquid crystal display and method | |
JPS59500929A (ja) | コンピユ−タ−の表示装置 | |
JPH06343142A (ja) | 画像表示装置 | |
JPS60222894A (ja) | 表示装置 | |
JP2753349B2 (ja) | 任意角回転画像データ入出力方法及びその入出力回路並びにこれらを用いた電子ファイル装置 | |
KR0148867B1 (ko) | 폰트롬 선택회로 | |
JP2737154B2 (ja) | 画像拡大表示回路 | |
JP3016372B2 (ja) | 画像処理装置 | |
JPH096312A (ja) | 表示データ変換装置 | |
JP2004077839A (ja) | データ変換装置、該データ変換装置を備える表示制御装置および表示装置 | |
JPH0287194A (ja) | デイスプレイ制御回路 | |
KR20010031144A (ko) | 단색 이미지를 다색 이미지로 확장하기 위한 테이블을갖춘 바이오스 롬 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040625 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040629 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050208 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060206 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060412 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |