JP3082900B2 - Ｉｃテスタ - Google Patents
ＩｃテスタInfo
- Publication number
- JP3082900B2 JP3082900B2 JP07287276A JP28727695A JP3082900B2 JP 3082900 B2 JP3082900 B2 JP 3082900B2 JP 07287276 A JP07287276 A JP 07287276A JP 28727695 A JP28727695 A JP 28727695A JP 3082900 B2 JP3082900 B2 JP 3082900B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- modulation
- adder
- phase
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Amplitude Modulation (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、被試験対象（Ｉ
Ｃ，ＬＳＩなど）に被変調信号を与えて試験を行うＩＣ
テスタに関し、自由度が高く、回路規模が小さく、テス
ト時間が短いＩＣテスタに関するものである。
Ｃ，ＬＳＩなど）に被変調信号を与えて試験を行うＩＣ
テスタに関し、自由度が高く、回路規模が小さく、テス
ト時間が短いＩＣテスタに関するものである。
【０００２】
【従来の技術】従来のＩＣテスタは、被試験対象（Ｉ
Ｃ，ＬＳＩなど）に被変調信号を与える場合、予めメモ
リに被試験対象に与える被変調信号のデータを記憶さ
せ、このメモリからデータを取り出して、Ｄ／Ａ変換器
でアナログ信号に変換して被試験対象に信号を与えてい
た。
Ｃ，ＬＳＩなど）に被変調信号を与える場合、予めメモ
リに被試験対象に与える被変調信号のデータを記憶さ
せ、このメモリからデータを取り出して、Ｄ／Ａ変換器
でアナログ信号に変換して被試験対象に信号を与えてい
た。
【０００３】このような構成の場合、以下のような問題
点があった。 被試験対象の試験には複数の試験信号を必要とするの
で、被試験対象に与える試験信号ごとにメモリが必要に
なる。 被変調信号は搬送波の周波数に合わせてデータを記憶
しなければならないので、大容量のメモリが必要にな
る。
点があった。 被試験対象の試験には複数の試験信号を必要とするの
で、被試験対象に与える試験信号ごとにメモリが必要に
なる。 被変調信号は搬送波の周波数に合わせてデータを記憶
しなければならないので、大容量のメモリが必要にな
る。
【０００４】メモリの数を少なくした場合、複数の試
験信号を出力するため、メモリに長大なデータを書き込
む時間が必要になり、テスト時間が長くなってしまう。 例えば、被試験対象がＦＭ復調器の場合、変調信号が
同一であるＦＭ変調の被変調波とＡＭ変調の被変調波を
入力して試験が行われるので、変調信号が同一でも、そ
れぞれメモリに記憶しなければならなかった。
験信号を出力するため、メモリに長大なデータを書き込
む時間が必要になり、テスト時間が長くなってしまう。 例えば、被試験対象がＦＭ復調器の場合、変調信号が
同一であるＦＭ変調の被変調波とＡＭ変調の被変調波を
入力して試験が行われるので、変調信号が同一でも、そ
れぞれメモリに記憶しなければならなかった。
【０００５】
【発明が解決しようとする課題】本発明の目的は、自由
度が高く、回路規模が小さく、テスト時間が短いＩＣテ
スタを実現することにある。
度が高く、回路規模が小さく、テスト時間が短いＩＣテ
スタを実現することにある。
【０００６】
【課題を解決するための手段】本発明は、被試験対象に
被変調信号を与えて試験を行うＩＣテスタにおいて、キ
ャリアの周波数を規定する周波数データと周波数変調す
る周波数変調データとを加算する第１の加算器と、この
第１の加算器からのデータを入力し、このデータを累積
加算し、正弦波の位相データを出力する位相アキュムレ
ータと、この位相アキュムレータからの位相データと位
相変調する位相変調データとを加算する第２の加算器
と、この第２の加算器が加算したデータをアドレスとし
て、格納されている正弦波の振幅データを出力する正弦
波テーブルメモリと、この正弦波テーブルメモリからの
振幅データと振幅変調する振幅変調データとを乗算する
乗算器と、この乗算器からのデータをアナログ信号に変
換し、前記被試験対象に与えるＤ／Ａ変換器と、２つの
変調データを入力し、２つの変調データと”０”とを切
り換えて、前記第１の加算器の周波数変調データ、前記
第２の加算器の位相変調データ、前記乗算器の振幅変調
データとして与える切換部とを有することを特徴とする
ものである。
被変調信号を与えて試験を行うＩＣテスタにおいて、キ
ャリアの周波数を規定する周波数データと周波数変調す
る周波数変調データとを加算する第１の加算器と、この
第１の加算器からのデータを入力し、このデータを累積
加算し、正弦波の位相データを出力する位相アキュムレ
ータと、この位相アキュムレータからの位相データと位
相変調する位相変調データとを加算する第２の加算器
と、この第２の加算器が加算したデータをアドレスとし
て、格納されている正弦波の振幅データを出力する正弦
波テーブルメモリと、この正弦波テーブルメモリからの
振幅データと振幅変調する振幅変調データとを乗算する
乗算器と、この乗算器からのデータをアナログ信号に変
換し、前記被試験対象に与えるＤ／Ａ変換器と、２つの
変調データを入力し、２つの変調データと”０”とを切
り換えて、前記第１の加算器の周波数変調データ、前記
第２の加算器の位相変調データ、前記乗算器の振幅変調
データとして与える切換部とを有することを特徴とする
ものである。
【０００７】
【作用】このような本発明では、切換部が、２つの変調
データと”０”とを切り換えて、第１の加算器の周波数
変調データ、前記第２の加算器の位相変調データ、前記
乗算器の振幅変調データとして与える。第１の加算器
は、周波数変調データと周波数データとを加算すること
により、周波数変調が行われる。第２の加算器は、位相
変調データと位相アキュムレータからのデータとを加算
することにより、位相変調が行われる。そして、乗算器
は、振幅変調データと正弦波テーブルメモリからの振幅
データとを乗算することにより、振幅変調が行われる。
データと”０”とを切り換えて、第１の加算器の周波数
変調データ、前記第２の加算器の位相変調データ、前記
乗算器の振幅変調データとして与える。第１の加算器
は、周波数変調データと周波数データとを加算すること
により、周波数変調が行われる。第２の加算器は、位相
変調データと位相アキュムレータからのデータとを加算
することにより、位相変調が行われる。そして、乗算器
は、振幅変調データと正弦波テーブルメモリからの振幅
データとを乗算することにより、振幅変調が行われる。
【０００８】
【発明の実施の形態】以下図面を用いて本発明を説明す
る。図１は本発明の一実施例を示した構成図である。図
において、１は第１の加算器で、レジスタ１０に格納さ
れているキャリア周波数を決めるための周波数データと
周波数変調する周波数変調データとを加算する。
る。図１は本発明の一実施例を示した構成図である。図
において、１は第１の加算器で、レジスタ１０に格納さ
れているキャリア周波数を決めるための周波数データと
周波数変調する周波数変調データとを加算する。
【０００９】２は位相アキュムレータで、加算器１から
のデータを入力し、位相データを出力する。位相アキュ
ムレータ２は加算器２１とレジスタ２２とにより構成さ
れ、加算器１からのデータを累積加算し、正弦波の位相
データを出力する。３は第２の加算器で、位相アキュム
レータ２からの位相データと位相変調する位相変調デー
タとを加算する。
のデータを入力し、位相データを出力する。位相アキュ
ムレータ２は加算器２１とレジスタ２２とにより構成さ
れ、加算器１からのデータを累積加算し、正弦波の位相
データを出力する。３は第２の加算器で、位相アキュム
レータ２からの位相データと位相変調する位相変調デー
タとを加算する。
【００１０】４は正弦波テーブルメモリで、加算器３が
加算したデータをアドレスとして、格納されている正弦
波の振幅データを出力する。５は加算器で、振幅変調す
る振幅変調データとレジスタ５０に格納されているキャ
リアレベルデータとを加算する。キャリアレベルデータ
は、キャリアのレベルを決めるデータである。６は乗算
器で、正弦波テーブルメモリ４からの振幅データと加算
器５からのデータとを乗算する。
加算したデータをアドレスとして、格納されている正弦
波の振幅データを出力する。５は加算器で、振幅変調す
る振幅変調データとレジスタ５０に格納されているキャ
リアレベルデータとを加算する。キャリアレベルデータ
は、キャリアのレベルを決めるデータである。６は乗算
器で、正弦波テーブルメモリ４からの振幅データと加算
器５からのデータとを乗算する。
【００１１】７は切換部で、変調データａ，ｂと“０”
データとを制御部（図示せず）の制御信号により切り換
えて、加算器１，３，５に与える。そして、切換部７は
セレクタ７１〜７３で構成される。セレクタ７１は、変
調データａ，ｂ，“０”データを制御部の制御信号によ
り選択して加算器１に変調データとして入力する。同様
に、セレクタ７２は、変調データａ，ｂ，“０”データ
を制御部の制御信号により選択して加算器３に変調デー
タとして入力する。セレクタ７３は、変調データａ，
ｂ，“０”データを制御部の制御信号により選択して加
算器５に変調データとして入力する。
データとを制御部（図示せず）の制御信号により切り換
えて、加算器１，３，５に与える。そして、切換部７は
セレクタ７１〜７３で構成される。セレクタ７１は、変
調データａ，ｂ，“０”データを制御部の制御信号によ
り選択して加算器１に変調データとして入力する。同様
に、セレクタ７２は、変調データａ，ｂ，“０”データ
を制御部の制御信号により選択して加算器３に変調デー
タとして入力する。セレクタ７３は、変調データａ，
ｂ，“０”データを制御部の制御信号により選択して加
算器５に変調データとして入力する。
【００１２】８はＤ／Ａ変換器で、乗算器６からのデー
タをアナログ信号に変換し、被試験対象（以下ＤＵＴと
略す）９に与える。ここで、切換部７に与えられる変調
データａ．ｂは一般にメモリから順次出力されるデータ
であるが、ダイレクトデジタルシンセサイザから出力さ
れるデジタルデータの場合もある。
タをアナログ信号に変換し、被試験対象（以下ＤＵＴと
略す）９に与える。ここで、切換部７に与えられる変調
データａ．ｂは一般にメモリから順次出力されるデータ
であるが、ダイレクトデジタルシンセサイザから出力さ
れるデジタルデータの場合もある。
【００１３】このような装置の動作を、ＤＵＴ９がＦＭ
（周波数変調）復調器のときと、ＡＭ（振幅変調）復調
器のときと、ＱＡＭ（直交振幅変調）復調器のときとに
ついて以下で説明する。ＤＵＴ９がＦＭ復調器のと
き。制御部からの制御信号により、セレクタ７１は変調
データａを選択し、周波数変調データとして、加算器１
に与え、セレクタ７２は“０”データを選択し、位相デ
ータとして、加算器３に与え、セレクタ７３は“０”デ
ータを選択し、振幅変調データとして、加算器５に与え
る。
（周波数変調）復調器のときと、ＡＭ（振幅変調）復調
器のときと、ＱＡＭ（直交振幅変調）復調器のときとに
ついて以下で説明する。ＤＵＴ９がＦＭ復調器のと
き。制御部からの制御信号により、セレクタ７１は変調
データａを選択し、周波数変調データとして、加算器１
に与え、セレクタ７２は“０”データを選択し、位相デ
ータとして、加算器３に与え、セレクタ７３は“０”デ
ータを選択し、振幅変調データとして、加算器５に与え
る。
【００１４】これにより、加算器１は変調データａとレ
ジスタ１０の周波数データとを加算し位相アキュムレー
タ２に与える。位相アキュムレータ２は、入力したデー
タの累積加算を行い、加算器３に正弦波の位相データを
出力する。この結果、位相アキュムレータ２が出力する
位相データは、変調データａによって周波数変調を受け
る。加算器３は、セレクタ７２からのデータが“０”で
あるので、位相アキュムレータ２からの位相データを出
力する。つまり、位相変調は行なわれない。正弦波テー
ブルメモリ４は、加算器４からのデータをアドレスとし
て、正弦波の振幅データを出力する。つまり、正弦波テ
ーブルメモリ４の出力は、変調データａにより、周波数
が変化した正弦波信号を出力する。加算器５は、セレク
タ７３からのデータが“０”であるので、レジスタ５０
のキャリアレベルデータを出力する。そして、乗算器６
は正弦波テーブルメモリ４からの振幅データと加算器５
からのキャリアレベルデータとを乗算し、Ｄ／Ａ変換器
８に与える。これにより、キャリアレベル分、出力する
信号のレベルが上がる。Ｄ／Ａ変換器８は、乗算器６か
らのデータをアナログ信号に変換し、ＤＵＴ９に与え
る。
ジスタ１０の周波数データとを加算し位相アキュムレー
タ２に与える。位相アキュムレータ２は、入力したデー
タの累積加算を行い、加算器３に正弦波の位相データを
出力する。この結果、位相アキュムレータ２が出力する
位相データは、変調データａによって周波数変調を受け
る。加算器３は、セレクタ７２からのデータが“０”で
あるので、位相アキュムレータ２からの位相データを出
力する。つまり、位相変調は行なわれない。正弦波テー
ブルメモリ４は、加算器４からのデータをアドレスとし
て、正弦波の振幅データを出力する。つまり、正弦波テ
ーブルメモリ４の出力は、変調データａにより、周波数
が変化した正弦波信号を出力する。加算器５は、セレク
タ７３からのデータが“０”であるので、レジスタ５０
のキャリアレベルデータを出力する。そして、乗算器６
は正弦波テーブルメモリ４からの振幅データと加算器５
からのキャリアレベルデータとを乗算し、Ｄ／Ａ変換器
８に与える。これにより、キャリアレベル分、出力する
信号のレベルが上がる。Ｄ／Ａ変換器８は、乗算器６か
らのデータをアナログ信号に変換し、ＤＵＴ９に与え
る。
【００１５】ＤＵＴ９はアナログ信号を復調して、復調
した信号を出力する。この復調された信号をＩＣテスタ
はＡ／Ｄ変換器（図示せず）を介して入力し、変調デー
タａと一致しているか否かを比較し、ＤＵＴ９の試験を
行う。一致した場合は、ＤＵＴ９は良品と判断し、一致
しなかった場合は不良品と判断する。
した信号を出力する。この復調された信号をＩＣテスタ
はＡ／Ｄ変換器（図示せず）を介して入力し、変調デー
タａと一致しているか否かを比較し、ＤＵＴ９の試験を
行う。一致した場合は、ＤＵＴ９は良品と判断し、一致
しなかった場合は不良品と判断する。
【００１６】ＤＵＴ９がＡＭ復調器のとき。 制御部か
らの制御信号により、セレクタ７１は“０”データを選
択し、周波数変調データとして、加算器１に与え、セレ
クタ７２は“０”データを選択し、位相変調データとし
て、加算器３に与え、セレクタ７３は変調データａを選
択し、振幅変調データとして、加算器５に与える。
らの制御信号により、セレクタ７１は“０”データを選
択し、周波数変調データとして、加算器１に与え、セレ
クタ７２は“０”データを選択し、位相変調データとし
て、加算器３に与え、セレクタ７３は変調データａを選
択し、振幅変調データとして、加算器５に与える。
【００１７】これにより、加算器１はセレクタ７１から
のデータが“０”であるので、レジスタ１０の周波数デ
ータを位相アキュムレータ２に与える。つまり、周波数
変調は行なわれない。位相アキュムレータ２は、入力し
たデータの累積加算を行い、加算器３に正弦波の位相デ
ータを出力する。加算器３は、セレクタ７２からのデー
タが“０”であるので、位相アキュムレータ２からの位
相データを出力する。つまり、位相変調は行なわれな
い。正弦波テーブルメモリ４は、加算器４からのデータ
をアドレスとして、正弦波の振幅データを出力する。つ
まり、周波数データで決まる一定周波数の正弦波を出力
する。加算器５は、変調データａとレジスタ５０のキャ
リアレベルデータとを加算し出力する。そして、乗算器
６は正弦波テーブルメモリ４からの振幅データと加算器
５からのデータとを乗算し、Ｄ／Ａ変換器８に与える。
ここで、一定周波数の正弦波と振幅変調する変調データ
ａとを乗算したので、変調データａで、正弦波はＡＭ変
調される。Ｄ／Ａ変換器は、乗算器６からのデータをア
ナログ信号に変換し、ＤＵＴ９に与える。
のデータが“０”であるので、レジスタ１０の周波数デ
ータを位相アキュムレータ２に与える。つまり、周波数
変調は行なわれない。位相アキュムレータ２は、入力し
たデータの累積加算を行い、加算器３に正弦波の位相デ
ータを出力する。加算器３は、セレクタ７２からのデー
タが“０”であるので、位相アキュムレータ２からの位
相データを出力する。つまり、位相変調は行なわれな
い。正弦波テーブルメモリ４は、加算器４からのデータ
をアドレスとして、正弦波の振幅データを出力する。つ
まり、周波数データで決まる一定周波数の正弦波を出力
する。加算器５は、変調データａとレジスタ５０のキャ
リアレベルデータとを加算し出力する。そして、乗算器
６は正弦波テーブルメモリ４からの振幅データと加算器
５からのデータとを乗算し、Ｄ／Ａ変換器８に与える。
ここで、一定周波数の正弦波と振幅変調する変調データ
ａとを乗算したので、変調データａで、正弦波はＡＭ変
調される。Ｄ／Ａ変換器は、乗算器６からのデータをア
ナログ信号に変換し、ＤＵＴ９に与える。
【００１８】ＤＵＴ９はアナログ信号を復調して、復調
した信号を出力する。この復調された信号をＩＣテスタ
はＡ／Ｄ変換器を介して入力し、変調データａと一致し
ているか否かを比較し、ＤＵＴ９の試験を行う。一致し
た場合は、ＤＵＴ９は不良品と判断し、一致しなかった
場合は良品と判断する。
した信号を出力する。この復調された信号をＩＣテスタ
はＡ／Ｄ変換器を介して入力し、変調データａと一致し
ているか否かを比較し、ＤＵＴ９の試験を行う。一致し
た場合は、ＤＵＴ９は不良品と判断し、一致しなかった
場合は良品と判断する。
【００１９】 ＤＵＴ９がＱＡＭ復調器のとき。変調デ
ータａ，ｂにそれぞれ位相変調成分、振幅変調成分を割
り当てる。制御部からの制御信号により、セレクタ７１
は“０”データを選択し、周波数変調データとして、加
算器１に与え、セレクタ７２は変調データａを選択し、
位相変調データとして、加算器３に与え、セレクタ７３
は変調データｂを選択し、振幅変調データとして、加算
器５に与える。
ータａ，ｂにそれぞれ位相変調成分、振幅変調成分を割
り当てる。制御部からの制御信号により、セレクタ７１
は“０”データを選択し、周波数変調データとして、加
算器１に与え、セレクタ７２は変調データａを選択し、
位相変調データとして、加算器３に与え、セレクタ７３
は変調データｂを選択し、振幅変調データとして、加算
器５に与える。
【００２０】これにより、加算器１は、セレクタ７１か
らのデータが“０”であるので、レジスタ１０の周波数
データを位相アキュムレータ２に与える。つまり、周波
数変調は行なわれない。位相アキュムレータ２は、入力
したデータの累積加算を行い、加算器３に正弦波の位相
データを出力する。加算器３は、変調データａと位相ア
キュムレータ２の位相データとを加算し出力する。この
結果、位相アキュムレータ２が出力する位相データは、
変調データａによって位相変調を受ける。正弦波テーブ
ルメモリ４は、加算器４からのデータをアドレスとし
て、正弦波の振幅データを出力する。つまり、正弦波テ
ーブルメモリ４の出力は、変調データａにより、位相変
調された信号を出力する。加算器５は、変調データｂと
レジスタ５０のキャリアレベルデータとを加算し、出力
する。そして、乗算器６は正弦波テーブルメモリ４から
の振幅データと加算器５からのデータとを乗算し、Ｄ／
Ａ変換器８に与える。すなわち、キャリアレベルデータ
が加算された変調データｂで、正弦波テーブルメモリ４
から出力される振幅データを振幅変調する。Ｄ／Ａ変換
器は、乗算器６からのデータをアナログ信号に変換し、
ＤＵＴ９に与える。
らのデータが“０”であるので、レジスタ１０の周波数
データを位相アキュムレータ２に与える。つまり、周波
数変調は行なわれない。位相アキュムレータ２は、入力
したデータの累積加算を行い、加算器３に正弦波の位相
データを出力する。加算器３は、変調データａと位相ア
キュムレータ２の位相データとを加算し出力する。この
結果、位相アキュムレータ２が出力する位相データは、
変調データａによって位相変調を受ける。正弦波テーブ
ルメモリ４は、加算器４からのデータをアドレスとし
て、正弦波の振幅データを出力する。つまり、正弦波テ
ーブルメモリ４の出力は、変調データａにより、位相変
調された信号を出力する。加算器５は、変調データｂと
レジスタ５０のキャリアレベルデータとを加算し、出力
する。そして、乗算器６は正弦波テーブルメモリ４から
の振幅データと加算器５からのデータとを乗算し、Ｄ／
Ａ変換器８に与える。すなわち、キャリアレベルデータ
が加算された変調データｂで、正弦波テーブルメモリ４
から出力される振幅データを振幅変調する。Ｄ／Ａ変換
器は、乗算器６からのデータをアナログ信号に変換し、
ＤＵＴ９に与える。
【００２１】ＤＵＴ９はアナログ信号を復調して、復調
した信号を出力する。この復調された信号をＩＣテスタ
はＡ／Ｄ変換器を介して入力し、変調データａ，ｂと一
致しているか否かを比較し、ＤＵＴ９の試験を行う。一
致した場合は、ＤＵＴ９は良品と判断し、一致しなかっ
た場合は不良品と判断する。
した信号を出力する。この復調された信号をＩＣテスタ
はＡ／Ｄ変換器を介して入力し、変調データａ，ｂと一
致しているか否かを比較し、ＤＵＴ９の試験を行う。一
致した場合は、ＤＵＴ９は良品と判断し、一致しなかっ
た場合は不良品と判断する。
【００２２】このように、切換部７により変調データを
切り換えて、各種の変調を行うことができるので、自由
度が大きい。また、同一の変調データを異なる変調に使
用することができるので、変調ごとの被変調信号（試験
信号）をメモリに記憶させる必要がないため、回路規模
を小さくすることができる。同様にメモリに搬送波の周
波数で被変調データをメモリに記憶しなくてもよいの
で、回路規模が小さくできる。そして、長大な被変調信
号をメモリに書き込まなくて良いので、テスト時間を短
縮することができる。
切り換えて、各種の変調を行うことができるので、自由
度が大きい。また、同一の変調データを異なる変調に使
用することができるので、変調ごとの被変調信号（試験
信号）をメモリに記憶させる必要がないため、回路規模
を小さくすることができる。同様にメモリに搬送波の周
波数で被変調データをメモリに記憶しなくてもよいの
で、回路規模が小さくできる。そして、長大な被変調信
号をメモリに書き込まなくて良いので、テスト時間を短
縮することができる。
【００２３】なお、言うまでもないが、実施例におい
て、Ｄ／Ａ変換器８とＤＵＴ９との間にローパスフィル
タを設けていないが、実際の構成においては必要であ
る。また、切換部７が変調データａ，ｂ，“０”データ
の切り換えの例を示したが、これに限定されるものでは
なく、１つの変調データと“０”データとを切り換える
構成でもよい。そして、実施例では、加算器５によりキ
ャリアレベルを変える構成を示したが、本発明はこれに
限定するものではなく、Ｄ／Ａ変換器８の出力にアナロ
グ的にキャリアレベルを加える構成でもよい。
て、Ｄ／Ａ変換器８とＤＵＴ９との間にローパスフィル
タを設けていないが、実際の構成においては必要であ
る。また、切換部７が変調データａ，ｂ，“０”データ
の切り換えの例を示したが、これに限定されるものでは
なく、１つの変調データと“０”データとを切り換える
構成でもよい。そして、実施例では、加算器５によりキ
ャリアレベルを変える構成を示したが、本発明はこれに
限定するものではなく、Ｄ／Ａ変換器８の出力にアナロ
グ的にキャリアレベルを加える構成でもよい。
【００２４】
【発明の効果】本発明によれば、以下のような効果があ
る。変調データを切り換えて、各種の変調を行うことが
できるので、自由度が大きい。また、同一の変調データ
を異なる変調に使用することができるので、変調ごとの
被変調信号（試験信号）をメモリに記憶させる必要がな
いため、回路規模を小さくすることができる。同様にメ
モリに搬送波の周波数で被変調データをメモリに記憶し
なくてもよいので、回路規模が小さくできる。そして、
長大な被変調信号をメモリに書き込まなくて良いので、
テスト時間を短縮することができる。
る。変調データを切り換えて、各種の変調を行うことが
できるので、自由度が大きい。また、同一の変調データ
を異なる変調に使用することができるので、変調ごとの
被変調信号（試験信号）をメモリに記憶させる必要がな
いため、回路規模を小さくすることができる。同様にメ
モリに搬送波の周波数で被変調データをメモリに記憶し
なくてもよいので、回路規模が小さくできる。そして、
長大な被変調信号をメモリに書き込まなくて良いので、
テスト時間を短縮することができる。
【図１】本発明の一実施例を示した構成図である。
１，３ 加算器 ２ 位相アキュムレータ ４ 正弦波テーブルメモリ ６ 乗算器 ７ 切換部 ８ Ｄ／Ａ変換部 ９ ＤＵＴ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０３Ｃ 3/00 Ｇ０１Ｒ 31/28 Ｃ (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/28 G06F 1/02 H03B 28/00 H03C 1/00 H03C 3/00
Claims (1)
- 【請求項１】 被試験対象に被変調信号を与えて試験を
行うＩＣテスタにおいて、 キャリアの周波数を規定する周波数データと周波数変調
する周波数変調データとを加算する第１の加算器と、 この第１の加算器からのデータを入力し、このデータを
累積加算し、正弦波の位相データを出力する位相アキュ
ムレータと、 この位相アキュムレータからの位相データと位相変調す
る位相変調データとを加算する第２の加算器と、 この第２の加算器が加算したデータをアドレスとして、
格納されている正弦波の振幅データを出力する正弦波テ
ーブルメモリと、 この正弦波テーブルメモリからの振幅データと振幅変調
する振幅変調データとを乗算する乗算器と、 この乗算器からのデータをアナログ信号に変換し、前記
被試験対象に与えるＤ／Ａ変換器と、２つの変調データを入力し、２つの変調データと”０”
とを切り換えて、前記第１の加算器の周波数変調デー
タ、前記第２の加算器の位相変調データ、前記乗算器の
振幅変調データとして与える切換部と を有することを特
徴とするＩＣテスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07287276A JP3082900B2 (ja) | 1995-11-06 | 1995-11-06 | Ｉｃテスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07287276A JP3082900B2 (ja) | 1995-11-06 | 1995-11-06 | Ｉｃテスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09127196A JPH09127196A (ja) | 1997-05-16 |
| JP3082900B2 true JP3082900B2 (ja) | 2000-08-28 |
Family
ID=17715313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07287276A Expired - Fee Related JP3082900B2 (ja) | 1995-11-06 | 1995-11-06 | Ｉｃテスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3082900B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4593534B2 (ja) * | 2005-08-11 | 2010-12-08 | 株式会社半導体エネルギー研究所 | 半導体装置及び無線通信システム |
| CN101278534B (zh) | 2005-08-11 | 2011-06-08 | 株式会社半导体能源研究所 | 半导体器件和无线通信系统 |
| US7900098B2 (en) * | 2008-04-01 | 2011-03-01 | Intel Corporation | Receiver for recovering and retiming electromagnetically coupled data |
| JP2012060600A (ja) * | 2010-09-13 | 2012-03-22 | Sumitomo Electric Ind Ltd | ダイレクトデジタルシンセサイザ、光変調装置、光反射測定装置および光通信システム |
-
1995
- 1995-11-06 JP JP07287276A patent/JP3082900B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09127196A (ja) | 1997-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1260536A (en) | Automatic circuit tester control system | |
| JP3930037B1 (ja) | 試験装置および試験方法 | |
| JP3082900B2 (ja) | Ｉｃテスタ | |
| EP0741478A3 (en) | Circuit for performing arithmetic operations in a demodulator | |
| JPH06249919A (ja) | 半導体集積回路装置の端子間接続試験方法 | |
| JP2872275B2 (ja) | ＭＲ検査用ｒｆ信号発生回路配置 | |
| JP4704278B2 (ja) | 試験装置および試験方法 | |
| JP3294759B2 (ja) | スペクトラムアナライザ | |
| JP2000244451A (ja) | 符号分割多重アクセス受信機 | |
| JPH05206843A (ja) | 広いダイナミックレンジを有する位相比較装置 | |
| US6417834B1 (en) | Arrangement for displaying the signal statuses of a QAM-modulated signal | |
| US5093627A (en) | Impedance and transfer characteristic measuring apparatus | |
| CN108023548B (zh) | 一种复合调制信号发生器及复合调制信号发生方法 | |
| KR970705758A (ko) | 시험 패턴 발생기(test pattern generator) | |
| KR100403791B1 (ko) | 페일 메모리 회로 및 그것의 인터리브 복사 방법 | |
| JPS63166100A (ja) | アドレス変換方式 | |
| JP3166147B2 (ja) | 試験信号発生装置 | |
| JP2738156B2 (ja) | Ｆｓｋ変復調回路 | |
| JP3075161B2 (ja) | 多重試験信号発生装置 | |
| JP2868038B2 (ja) | 半導体集積回路装置のテスト回路 | |
| JPH04258061A (ja) | Ｆｓｋ信号変復調回路 | |
| JPH0652474B2 (ja) | 楽音合成装置 | |
| JP2001101898A (ja) | アドレス制御回路 | |
| JPH07128404A (ja) | フェイルメモリの接続切換回路 | |
| JPS58172004A (ja) | デジタル信号発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080630 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |