JP3382360B2 - Ｆｓｋ信号発生装置 - Google Patents
Ｆｓｋ信号発生装置Info
- Publication number
- JP3382360B2 JP3382360B2 JP17259894A JP17259894A JP3382360B2 JP 3382360 B2 JP3382360 B2 JP 3382360B2 JP 17259894 A JP17259894 A JP 17259894A JP 17259894 A JP17259894 A JP 17259894A JP 3382360 B2 JP3382360 B2 JP 3382360B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- value
- circuit
- fsk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はデジタルデータ信号をＦ
ＳＫ（Frequency shift keying ）変調したＦＳＫ信号
を発生するＦＳＫ信号発生装置に係わり、特に直交変調
回路を用いたＦＳＫ信号発生装置に関する。 【０００２】 【従来の技術】デジタルデータ信号を正確にかつ効率的
に伝送するためにＦＳＫ変調手法が採用されている。図
５に示すように、ＦＳＫ変調においては、例えば符号
［０］のデータ値に対応する周波数ｆ1 と符号［１］の
データ値に対応する周波数ｆ2 とが存在する。そして、
得られたＦＳＫ信号における［０］部分と［１］部分と
の信号連続性を確保して、一つの発振器から出力される
搬送波の周波数ｆを移動させて、前述した２つの周波数
ｆ1 ，ｆ2 を得る。但し、ｆC は中心周波数である。 【０００３】ｆC ＝（ｆ1 ＋ｆ2 ）／２ 図５に示すように、周波数ｆが連続して変化するのは、
位相θが連続して変化することである。図７に示すよう
に、発振器から出力された中心周波数ｆC の信号をθ＝
０の基準位相とすると、［０］の場合は周波数ｆ1 が中
心周波数ｆC より低いので位相が遅れ、［１］の場合
は、周波数ｆ2 が中心周波数ｆC より高いので位相が進
む。 【０００４】デジタルデータ信号のデータ値に応じて、
周波数がｆ1 ，ｆ2 の間を連続的に移動するので、ＦＳ
Ｋ信号は図６に示したｆ1 ，ｆ2 をピークとする周波数
特性を有する。 【０００５】このような周波数特性を有したＦＳＫ信号
を送受信して、所定の信号処理を実行するデジタル信号
処理装置を開発する場合や、定期的な点検保守時におい
ては、このデジタル信号処理装置が正しくＦＳＫ信号を
受信して、後に続くデータ処理を正しく実行することを
確認する必要がある。 【０００６】このような試験を実施する場合は、予め定
められたビットパターンを有するデジタルデータ信号を
ＦＳＫ変調した試験用のＦＳＫ信号を試験対象のデジタ
ル信号処理装置へ印加する。そして、試験対象装置がＦ
ＳＫ信号を正しく受信し、正しく信号処理することを例
えば誤り試験装置で測定する。 【０００７】このような試験に用いる試験用のＦＳＫ信
号を発生するＦＳＫ信号発生装置は例えば図８に示すよ
うに構成されている。パターン発生回路１は、図９に示
すように、予め定められた所定のビットパターンを有す
るデジタルデータ信号ａを出力する。デジタルデータ信
号ａはＬＰＦ（ローパスフィルタ）２で高周波成分が除
去される。ＬＰＦ２で高周波成分が除去された後のデジ
タルデータ信号ｂは位相発生回路３へ入力される。位相
発生回路３は、高周波成分が除去された後のデジタルデ
ータ信号ｂの信号レベルに対応した位相値θを有する位
相信号ｃを次の位相積分回路４へ送出する。 【０００８】位相積分回路４は、入力された位相信号ｃ
の位相値θを積分して、積分位相信号ｄを出力する。す
なわち、図９に示すように、位相信号ｃの位相値θが正
（＋）の場合は積分値が増加し、位相信号ｃの位相値θ
が負（−）の場合は積分値が減少する。位相積分回路４
から出力された積分位相信号ｄは次のＩＱ信号発生回路
５へ送出する。 【０００９】ＩＱ信号発生回路５は、内部に三角関数の
演算回路を有しており、入力された積分位相信号ｄが示
す位相値φに対して cosφ及び sinφを算出してそれぞ
れベースバンド信号Ｉ及びベースバンド信号Ｑとして次
の直交変調回路６へ送出する。 【００１０】直交変調回路６は、周知のように、例え
ば、図１０に示すように構成されている。入力されたベ
ースバンド信号Ｉは乗算器（Ｍ1 ）６ａへ入力される。
また、入力されたベースバンド信号Ｑは乗算器（Ｍ2 ）
６ｂへ入力される。発振器６ｃは周波数ｆC を有する搬
送波信号ｇを乗算器（Ｍ1 ）６ａへ送出すると共に、π
／２の移相器６ｄを介して乗算器（Ｍ2 ）６ｂへ送出す
る。各乗算器６ａ，６ｂの出力信号は信号合成器６ｅで
信号合成されて直交変調信号として出力される。 【００１１】したがって、この直交変調回路６から出力
される直交変調信号は各ベースバンド信号Ｉ，Ｑの信号
に応じた位相の変化量、すなわち中心周波数ｆC からの
移動量±Δｆが変化するＦＳＫ信号ｅとなる。 【００１２】 【発明が解決しようとする課題】しかしながら、図８に
示すＦＳＫ信号発生装置においても、まだ改良すべき次
のような課題があった。一般に、実際の試験対象のデジ
タル信号処理装置に入力されるＦＳＫ信号は、図８に示
すＦＳＫ信号発生装置から出力される基準的な試験信号
ではなくて、この試験対象装置に接続された実際に稼働
している種々の信号処理装置からのＦＳＫ信号であり、
また種々の伝送路を経由したＦＳＫ信号である。 【００１３】したがって、このようなＦＳＫ信号におい
ては、その種々の信号処理装置や種々の伝送路の現在の
動作状況に応じて、デジタルデータ信号における［０］
［１］の符号変化に伴って変化する前記中心周波数ｆC
からの移動量±Δｆが大きく変化する。そして、この移
動量±Δｆが過度に大きいと、周波数の受信可能範囲を
越えてしまって、受信自体が不可能となる。 【００１４】また、前記移動量±Δｆが過度に小さい
と、各周波数ｆ1 ，ｆ2 を分離して受信できなくなり、
受信したＦＳＫ信号から元のデジタルデータ信号を復調
した場合におけるビット誤り発生率が上昇する。 【００１５】したがって、試験対象装置における入力Ｆ
ＳＫ信号における中心周波数ｆC からの移動量±Δｆの
許容範囲を測定することも重要な試験項目である。しか
し、このＦＳＫ信号発生装置から出力されるＦＳＫ信号
ｅにおける周波数ｆの中心周波数ｆC からの移動量±Δ
ｆは同一ビットパターンのデジタルデータ信号ａに対し
てほぼ一定値である。 【００１６】したがって、試験対象装置に対しては、常
に最良状態のＦＳＫ信号ｅのみが入力されるので、上述
した許容範囲を測定することはできなかった。本発明は
このような事情に鑑みてなされたものであり、簡単な乗
算回路を付加するのみで、出力されるＦＳＫ信号におけ
る中心周波数からの移動量を任意の値に設定でき、この
ＦＳＫ信号を入力試験信号に用いた場合における、試験
対象装置のＦＳＫ信号の受信又は信号処理許容範囲の測
定を簡単に実施でき、試験対象装置に対するより広範囲
の試験を実施できるＦＳＫ信号発生装置を提供すること
を目的とする。 【００１７】 【課題を解決するための手段】本発明は入力したデジタ
ルデータ信号をＦＳＫ変調するＦＳＫ変調信号発生装置
に適用される。 そして、上記課題を解消するために、本
発明のＦＳＫ信号発生装置においては、入力されたデジ
タルデータ信号のデータ値に応じた位相値を示す位相信
号を出力する位相発生回路と、位相発生回路から出力さ
れた位相信号の位相値に乗算値を乗算して出力する乗算
回路と、ＦＳＫ変調における周波数移動量を可変とする
ために外部指令に応じて乗算回路で使用する乗算値を指
定する乗算値設定手段と、乗算回路にて乗算された後の
位相信号を積分して積分位相信号として出力する積分回
路と、積分回路から出力された積分位相信号の示す位相
値の余弦値及び正弦値を示す各信号をＩベースバンド信
号及びＱベースバンド信号として出力するＩＱ信号発生
回路と、このＩＱ信号発生回路から出力された各ベース
バンド信号を直交変調してＦＳＫ信号として出力する直
交変調回路とを備えている。 【００１８】 【作用】このように構成されたＦＳＫ信号発生装置にお
いては、位相発生回路とこの位相発生回路から出力され
た位相信号の位相値を積分する積分回路との間に乗算回
路が設けれている。そして、位相発生回路から出力され
た位相信号の位相値に対して乗算回路にて乗算値が乗算
される。この乗算値は例えば操作パネル上から入力され
た外部指令に応じて任意に設定される。 【００１９】したがって、積分回路はこの乗算された後
の位相信号を積分する。したがって、積分位相信号の積
分値も外部から設定された乗算値に応じて変化するの
で、ベースバンド信号値も変化する。そして、直交変調
回路から出力されるＦＳＫ信号の中心周波数からの移動
量も乗算値に応じて変化する。 【００２０】よって、前記乗算値を変更するこによっ
て、ＦＳＫ信号の周波数の移動量を任意の値に制御でき
る。また、直交変調回路を用いて上記ＦＳＫ信号を発生
させているので、常に安定した高精度の変調が可能であ
る。 【００２１】 【実施例】以下本発明の一実施例を図面を用いて説明す
る。図１は実施例のＦＳＫ信号発生装置の概略構成図で
ある。パターン発生回路１１は、図４に示すように、予
め定められた所定のビットパターンを有するデジタルデ
ータ信号ａ1 を出力する。出力されたデジタルデータ信
号ａ1 は位相発生回路１２へ入力される。位相発生回路
１２内にはＬＰＦの機能が組込まれており、このＬＰＦ
の機能でデジタルデータ信号ａ1 に含まれる高周波成分
が除去される。そして、位相発生回路１２は、高周波成
分が除去された後のデジタルデータ信号ｂ1 の信号レベ
ルに対応した位相値θを有する位相信号ｃ1 を出力す
る。 【００２２】例えば、デジタルデータ信号ａ1 における
符号［１］に対応する信号レベルに対して［＋３０°］
の位相値θを出力し、符号［０］に対応する信号レベル
に対して［−３０°］の位相値θを出力する。 【００２３】位相発生回路１２から出力された位相信号
ｃ1 は次の乗算回路１７へ入力される。乗算回路１７
は、位相発生回路１２から出力された位相信号ｃ1 の位
相値θに乗算値Ｋを乗算して新たな位相信号ｃ2 として
出力する。この乗算回路１７における乗算値Ｋは図示し
ない操作パネルからの操作指令の指示に基づいて乗算値
設定部１８にて指定される。 【００２４】乗算回路１７にて乗算値Ｋが乗算された後
の位相信号ｃ2 は次の位相積分回路１４へ入力される。
位相積分回路１４は、入力された乗算値Ｋが乗算された
後の位相信号ｃ2 の位相値θを積分して、積分位相信号
ｄ1 を出力する。図４に示すように、位相信号ｃ2 の位
相値θが正（＋）の場合は積分値が増加し、位相信号ｃ
2 の位相値θが負（−）の場合は積分値が減少する。位
相積分回路１４から出力された積分位相信号ｄ1 は次の
ＩＱ信号発生回路１５へ送出する。 【００２５】ＩＱ信号発生回路１５は、入力された積分
位相信号ｄ1 が示す位相値φに対して cosφ及び sinφ
を算出してそれぞれベースバンド信号Ｉ及びベースバン
ド信号Ｑとして次の直交変調回路１６へ送出する。 【００２６】直交変調回路１６は、図１０に示す従来の
直交変調回路６と同一構成を有している。そして、直交
変調回路１６は、各ベースバンド信号Ｉ，Ｑの信号に応
じた位相の変化量、すなわち中心周波数ｆC からの移動
量±Δｆが変化するＦＳＫ信号ｅ1 を出力する。 【００２７】そして、操作者が操作パネルから操作指令
を入力して乗算値設定部１８を介して乗算回路１７の乗
算値Ｋを増加させると、位相発生回路１２から出力され
る位相信号ｃ1 に値の大きい乗算値Ｋが乗算され、位相
積分回路１４へ入力される位相信号ｃ2 の位相値θが増
大する。そして、位相積分回路１４から出力される位相
積分信号ｄ1 の積分された位相値φにおけるデジタルデ
ータ信号ａ1 の［１］［０］の符合変化に対応する変化
量が増大する。その結果、ＩＱ信号発生回路１５から出
力される各ベースバンド信号Ｉ，Ｑの変化量も増大し、
直交変調回路１６から出力されるＦＳＫ信号ｅ1 の周波
数ｆの前記デジタルデータ信号ａの［１］［０］の符合
変化に対する中心周波数ｆC からの移動量±Δｆが増加
する。 【００２８】逆に、操作者が操作パネルから操作指令を
入力して乗算値設定部１８を介して乗算回路１７の乗算
値Ｋを低下させると、位相発生回路１２から出力される
位相信号ｃ1 に値の小さい乗算値Ｋが乗算され、位相積
分回路１４へ入力される位相信号ｃ2 の位相値θが減少
する。位相積分回路１４から出力される位相積分信号ｄ
1 の積分された位相値φにおけるデジタルデータ信号ａ
1 の［１］［０］の符合変化に対応する変化量が減少す
る。その結果、ＩＱ信号発生回路１５から出力される各
ベースバンド信号Ｉ，Ｑの変化量も減少し、直交変調回
路１６から出力されるＦＳＫ信号ｅ1 の周波数ｆの前記
デジタルデータ信号ａ1 の［１］［０］の符合変化に対
する中心周波数ｆC からの移動量±Δｆが減少する。 【００２９】よって、操作パネルから乗算値設定部１８
へ操作指令を送出して乗算値Ｋを変化させることによっ
て、最終的に出力されるＦＳＫ信号ｅ1 における中心周
波数ｆC からの移動量±Δｆを任意の値に設定可能とな
る。 【００３０】次に、パターン発生回路１１，位相発生回
路１２．乗算回路１７，位相積分回路１４及び乗算値設
定部１８の具体的回路を図２を用いて説明する。試験装
置に組込む実際のＦＳＫ信号発生装置においては、高い
伝送速度を有したデジタルデータ信号ａ1 をＦＳＫ変調
すると共に、出力される試験信号としての高い信頼性を
維持するために、パターン発生回路１１，位相発生回路
１２．乗算回路１７及び乗算値設定部１８をＲＯＭ等の
記憶素子内に設定している。 【００３１】また、乗算回路をＲＯＭに含めることによ
り、乗算回路の演算速度の制約によるデータ伝送速度へ
の制限を除去している。図２において、クロック発生回
路１９はデジタルデータ信号ａ1 の伝送速度より例えば
１６倍早い速度のクロック信号ｉを出力する。パターン
発生回路１１に対応するデータ信号波形メモリ１１ａ内
には、図４に示す予め定められたビットパターンを有す
るデジタルデータ信号ａ1 の信号波形の各サンプリング
値が各アドレスに記憶されている。アドレス発生回路２
０及びデータ信号波形メモリ１１ａにはクロック信号ｉ
が印加されている。 【００３２】アドレス発生回路２０はクロック信号ｉ入
力に同期して、データ信号波形メモリ１１ａの各アドレ
スを順番に指定していく。その結果、クロック信号ｉに
同期して、データ信号波形メモリ１１ａから図４に示す
波形を有するデジタルデータ信号ａ1 が出力される。な
お、図４においては、デジタルデータ信号ａ1 はアナロ
グ値で記載されているが、実際には、例えば１６ビット
構成等のデジタル値である。データ信号波形メモリ１１
ａから出力されたデジタルデータ信号ａ1 は別のアドレ
ス発生回路２１へ入力される。 【００３３】以下、データを１６ビット構成例で説明す
るが、特に１６ビット構成に限定されるものではなく、
例えば１ビット構成であっても可能である。位相発生回
路１２，乗算回路１７及び乗算値設定部１８の機能を１
個のＲＯＭに組込んだ位相メモリ１７ａ内には、４種類
の乗算値Ｋ1 ，Ｋ2 ，Ｋ3 ，Ｋ4 に対応する位相データ
メモリ２２ａ，２２ｂ，２２ｃ，２２ｄが形成されてい
る。この実施例装置においては、４種類の乗算値Ｋは下
記のように設定されている。 【００３４】Ｋ1 ＝０．７ Ｋ2 ＝０．９ Ｋ3 ＝１．０ Ｋ4 ＝１．４ そして、例えば乗算値Ｋが１．４（Ｋ＝Ｋ4 ＝1.4 ）に
設定された位相データメモリ２２ｄ内には、図４に示す
ように、デジタルデータ信号ａ1 の信号波形を所定の遮
断周波数を有する従来装置におけるＬＰＦ２を通過させ
た信号波形ｂ1の各信号レベルに対応した位相値θを有
する位相信号ｃ1 波形に変換し、さらに、この位相信号
ｃ1 波形の位相値θに乗算値１．４（＝Ｋ＝Ｋ4 ）を乗
算した位相信号ｃ2 の波形の各サンプリング値が各アド
レスに記憶されている。 【００３５】同様に、乗算値Ｋが０．７（Ｋ＝Ｋ1 ＝0.
7 ）に設定された位相データメモリ２２ａ内には、前述
した位相信号ｃ1 波形の位相値θに乗算値０．７（＝Ｋ
＝Ｋ1 ）を乗算した位相信号ｃ2 の波形が記憶されてい
る。 【００３６】さらに、乗算値Ｋが０．９（Ｋ＝Ｋ2 ＝0.
7 ）に設定された位相データメモリ２２ｂ内には、位相
信号ｃ1 波形の位相値θに乗算値０．９（＝Ｋ＝Ｋ2 ）
を乗算した位相信号ｃ2 の波形が記憶されている。 【００３７】また、乗算値Ｋが１．０（Ｋ＝Ｋ3 ＝1.0
）に設定された位相データメモリ２２ｃ内には、位相
信号ｃ1 波形の位相値θに乗算値１．０（＝Ｋ＝Ｋ3 ）
を乗算した位相信号ｃ2 の波形が記憶されている。 【００３８】各位相データメモリ２２ａ〜２２ｄは位相
メモリ１７ａ内においては、アドレス順に配列されてい
る。そして、例えばアドレスの上位２ビットでもって、
各位相データメモリ２２ａ〜２２ｄが特定され、下位１
４ビットで各位相データメモリ２２ａ〜２２ｄ内におけ
る各位相信号ｃ1 波形の各サンプル位置が特定される。 【００３９】そして、各位相データメモリ２２ａ〜２２
ｄを特定する上位２ビットは図示しない操作パネルに接
続された乗算値設定部１８ａからアドレス指定される。
また、各位相信号ｃ1 波形の各サンプル位置を特定する
下位１４ビットはアドレス発生回路２１からのアドレス
値にて指定される。 【００４０】アドレス発生回路２１は、データ信号波形
メモリ１１ａからの図４に示すデジタルデータ信号ａ1
がクロック信号ｉに同期して入力されると、該当デジタ
ルデータ信号ａ1 の信号波形に対応する各位相データメ
モリ２２ａ〜２２ｄ内の位相信号ｃ1 波形の各サンプル
位置を特定するアドレスを出力する。 【００４１】位相メモリ１７ａの上位アドレスは乗算値
設定部１８ａから指定され、下位アドレスはアドレス発
生回路２１から指定される。したがって、この位相メモ
リ１７ａから、クロック信号ｉに同期して、乗算値設定
部１８ａで指定された乗算値Ｋに対応する一つの位相デ
ータメモリ２２ａ〜２２ｄに記憶されている位相信号ｃ
2 が出力される。 【００４２】この位相メモリ１７ａから出力される例え
ば１６ビット構成のデジタルの位相信号ｃ2 は位相積分
回路１４としての加減算回路１４ａへ入力される。加減
算回路１４ａは、クロック信号ｉのクロックが入力され
る毎に、入力される位相信号ｃ2 の各サンプリング値
（位相値θ）を正負符号に応じて加算又は減算する。そ
して、クロック信号ｉに同期してカウント値を積分位相
信号ｄ1 の各サンプリング値（位相値φ）として送出す
る。なお、この各サンプリング値（位相値φ）は図３に
示す次のＩＱ発生回路１５ａに対するアドレス値とな
る。 【００４３】加減算回路１４ａから出力される例えば１
６ビット構成のデジタルの積分位相信号ｄ1 は、次のＩ
Ｑ発生回路１５ａの cosデータメモリ２３ａ及び sinデ
ータメモリ２３ｂへ印加される。 【００４４】cosデータメモリ２３ａ及び sinデータメ
モリ２３ｂは、各積分位相値φに対応する各アドレスに
それぞれ各 cosφ値及び各 sinφ値が記憶されている。
したがって、加減算回路１４ａからクロック信号ｉに同
期して積分位相信号ｄ1 の各サンプリング値（位相値
φ）が入力されると、 cosデータメモリ２３ａ及び sin
データメモリ２３ｂは、同じくクロック信号ｉに同期し
て各 cosφ及び各 sinφからなるデジタルの各ベースバ
ンド信号Ｉ，Ｑを出力する。デジタルの各ベースバンド
信号Ｉ，Ｑは、それぞれＤ／Ａ変換器２４ａ，２４ｂで
アナログの各ベースバンド信号Ｉ，Ｑへ変換される。 【００４５】ＩＱ信号発生回路１５ａから出力されたア
ナログの各ベースバンド信号Ｉ，Ｑは次の直交変調回路
１６へ入力される。この直交変調回路１６の構成及び動
作は図１に示した直交変調回路及び図１０に示した直交
変調回路６と同一であるので説明を省略する。 【００４６】このように構成されたＦＳＫ信号発生装置
によれば、前述したように、操作パネルから乗算値設定
部１８ａへ操作指令を送出して、前述した４つの値（0.
7 ，0.9 ，1.0 ，1.4 ）のなかから１つの乗算値Ｋを選
択指定することによって、このＦＳＫ信号発生装置から
出力されるＦＳＫ信号ｅ1 におけるデジタルデータ信号
ａ1 の［１］［０］符号変化に伴う周波数ｆの中心周波
数ｆC からの移動量±Δｆを４種類に可変設定可能とな
る。 【００４７】したがって、試験対象のデジタル信号処理
装置に対して、試験信号として印加するＦＳＫ信号ｅ1
における中心周波数ｆC からの移動量±Δｆを４種類に
変更可能であるので、この試験対象のデジタル信号処理
装置が有するＦＳＫ信号の周波数ｆの許容範囲を測定で
きる。 【００４８】このように、ＦＳＫ信号発生装置が組込ま
れた試験装置における試験項目を増加でき、試験対象装
置に対するより広範囲の試験を実施でき、適用範囲を拡
大できる。 【００４９】また、実施例装置においては、デジタルデ
ータ信号ａ1 ，位相信号ｃ2 の各信号波形をＲＯＭ等の
記憶部素子に予め記憶して、クロック信号ｉに同期し
て、順番に読出すことにより生成している。よって、よ
り一層高い精度の信号波形が得られ、ひいては試験装置
の試験精度を向上できる。 【００５０】また、ＦＳＫ信号を位相発生回路１２，位
相積分回路１４，ＩＱ信号発生回路１５及び直交変調回
路１６を用いて作成している。この手法はデジタルデー
タ信号をより高速にかつ効率良く正確に送信する手法と
して、移動電話システム等に採用されている。したがっ
て、試験対象装置に対してより一層高い精度で試験を実
施できる。 【００５１】なお、本発明は上述した実施例に限定され
るものではない。実施例装置においては、図２に示すよ
うに、デジタルデータ信号ａ1 ，位相積分信号ｄ1 の信
号波形をＲＯＭ等の記憶部素子に記憶させたが、図１に
示す各回路１１，１２，１７，１８，１４，１５をアナ
ログ回路で構成することも可能である。 【００５２】さらに、デジタルデータ信号ａ1 を外部の
信号発生器から供給してもよい。なお、直交変調回路１
６の代りに、電圧制御発振回路（ＶＣＯ）を用い、乗算
回路の出力を電圧制御発振回路（ＶＣＯ）に対する制御
電圧として使用してＦＳＫ変調信号を得る手法も考えら
れる。しかし、この手法においては、電圧制御発振回路
（ＶＣＯ）の前記制御電圧に対する発振周波数の特性が
非線形であることや、周囲の温度変化等に起因する電圧
制御発振回路（ＶＣＯ）特性の変化によって、高精度の
変調測定を得ることは困難である。 【００５３】 【発明の効果】以上説明したように、本発明のＦＳＫ信
号発生装置においては、位相発生回路と積分回路との間
に外部から任意に指定可能な乗算値を位相信号に乗算す
る乗算回路を設けている。したがって、デジタルデータ
信号における［１］［０］の符合変化に対する、出力さ
れるＦＳＫ信号における中心周波数からの移動量を外部
から任意の値に設定可能である。 【００５４】その結果、このＦＳＫ信号を試験対象装置
の入力試験信号に用いた場合に、ＦＳＫ信号の受信特性
測定又は信号処理許容範囲の測定を簡単に実施できるか
ら、この後の試験対象装置に対するより広範囲の試験を
実施できる。また、直交変調回路を用いてＦＳＫ信号を
発生させているので、常に安定した高精度の変調が可能
である。
ＳＫ（Frequency shift keying ）変調したＦＳＫ信号
を発生するＦＳＫ信号発生装置に係わり、特に直交変調
回路を用いたＦＳＫ信号発生装置に関する。 【０００２】 【従来の技術】デジタルデータ信号を正確にかつ効率的
に伝送するためにＦＳＫ変調手法が採用されている。図
５に示すように、ＦＳＫ変調においては、例えば符号
［０］のデータ値に対応する周波数ｆ1 と符号［１］の
データ値に対応する周波数ｆ2 とが存在する。そして、
得られたＦＳＫ信号における［０］部分と［１］部分と
の信号連続性を確保して、一つの発振器から出力される
搬送波の周波数ｆを移動させて、前述した２つの周波数
ｆ1 ，ｆ2 を得る。但し、ｆC は中心周波数である。 【０００３】ｆC ＝（ｆ1 ＋ｆ2 ）／２ 図５に示すように、周波数ｆが連続して変化するのは、
位相θが連続して変化することである。図７に示すよう
に、発振器から出力された中心周波数ｆC の信号をθ＝
０の基準位相とすると、［０］の場合は周波数ｆ1 が中
心周波数ｆC より低いので位相が遅れ、［１］の場合
は、周波数ｆ2 が中心周波数ｆC より高いので位相が進
む。 【０００４】デジタルデータ信号のデータ値に応じて、
周波数がｆ1 ，ｆ2 の間を連続的に移動するので、ＦＳ
Ｋ信号は図６に示したｆ1 ，ｆ2 をピークとする周波数
特性を有する。 【０００５】このような周波数特性を有したＦＳＫ信号
を送受信して、所定の信号処理を実行するデジタル信号
処理装置を開発する場合や、定期的な点検保守時におい
ては、このデジタル信号処理装置が正しくＦＳＫ信号を
受信して、後に続くデータ処理を正しく実行することを
確認する必要がある。 【０００６】このような試験を実施する場合は、予め定
められたビットパターンを有するデジタルデータ信号を
ＦＳＫ変調した試験用のＦＳＫ信号を試験対象のデジタ
ル信号処理装置へ印加する。そして、試験対象装置がＦ
ＳＫ信号を正しく受信し、正しく信号処理することを例
えば誤り試験装置で測定する。 【０００７】このような試験に用いる試験用のＦＳＫ信
号を発生するＦＳＫ信号発生装置は例えば図８に示すよ
うに構成されている。パターン発生回路１は、図９に示
すように、予め定められた所定のビットパターンを有す
るデジタルデータ信号ａを出力する。デジタルデータ信
号ａはＬＰＦ（ローパスフィルタ）２で高周波成分が除
去される。ＬＰＦ２で高周波成分が除去された後のデジ
タルデータ信号ｂは位相発生回路３へ入力される。位相
発生回路３は、高周波成分が除去された後のデジタルデ
ータ信号ｂの信号レベルに対応した位相値θを有する位
相信号ｃを次の位相積分回路４へ送出する。 【０００８】位相積分回路４は、入力された位相信号ｃ
の位相値θを積分して、積分位相信号ｄを出力する。す
なわち、図９に示すように、位相信号ｃの位相値θが正
（＋）の場合は積分値が増加し、位相信号ｃの位相値θ
が負（−）の場合は積分値が減少する。位相積分回路４
から出力された積分位相信号ｄは次のＩＱ信号発生回路
５へ送出する。 【０００９】ＩＱ信号発生回路５は、内部に三角関数の
演算回路を有しており、入力された積分位相信号ｄが示
す位相値φに対して cosφ及び sinφを算出してそれぞ
れベースバンド信号Ｉ及びベースバンド信号Ｑとして次
の直交変調回路６へ送出する。 【００１０】直交変調回路６は、周知のように、例え
ば、図１０に示すように構成されている。入力されたベ
ースバンド信号Ｉは乗算器（Ｍ1 ）６ａへ入力される。
また、入力されたベースバンド信号Ｑは乗算器（Ｍ2 ）
６ｂへ入力される。発振器６ｃは周波数ｆC を有する搬
送波信号ｇを乗算器（Ｍ1 ）６ａへ送出すると共に、π
／２の移相器６ｄを介して乗算器（Ｍ2 ）６ｂへ送出す
る。各乗算器６ａ，６ｂの出力信号は信号合成器６ｅで
信号合成されて直交変調信号として出力される。 【００１１】したがって、この直交変調回路６から出力
される直交変調信号は各ベースバンド信号Ｉ，Ｑの信号
に応じた位相の変化量、すなわち中心周波数ｆC からの
移動量±Δｆが変化するＦＳＫ信号ｅとなる。 【００１２】 【発明が解決しようとする課題】しかしながら、図８に
示すＦＳＫ信号発生装置においても、まだ改良すべき次
のような課題があった。一般に、実際の試験対象のデジ
タル信号処理装置に入力されるＦＳＫ信号は、図８に示
すＦＳＫ信号発生装置から出力される基準的な試験信号
ではなくて、この試験対象装置に接続された実際に稼働
している種々の信号処理装置からのＦＳＫ信号であり、
また種々の伝送路を経由したＦＳＫ信号である。 【００１３】したがって、このようなＦＳＫ信号におい
ては、その種々の信号処理装置や種々の伝送路の現在の
動作状況に応じて、デジタルデータ信号における［０］
［１］の符号変化に伴って変化する前記中心周波数ｆC
からの移動量±Δｆが大きく変化する。そして、この移
動量±Δｆが過度に大きいと、周波数の受信可能範囲を
越えてしまって、受信自体が不可能となる。 【００１４】また、前記移動量±Δｆが過度に小さい
と、各周波数ｆ1 ，ｆ2 を分離して受信できなくなり、
受信したＦＳＫ信号から元のデジタルデータ信号を復調
した場合におけるビット誤り発生率が上昇する。 【００１５】したがって、試験対象装置における入力Ｆ
ＳＫ信号における中心周波数ｆC からの移動量±Δｆの
許容範囲を測定することも重要な試験項目である。しか
し、このＦＳＫ信号発生装置から出力されるＦＳＫ信号
ｅにおける周波数ｆの中心周波数ｆC からの移動量±Δ
ｆは同一ビットパターンのデジタルデータ信号ａに対し
てほぼ一定値である。 【００１６】したがって、試験対象装置に対しては、常
に最良状態のＦＳＫ信号ｅのみが入力されるので、上述
した許容範囲を測定することはできなかった。本発明は
このような事情に鑑みてなされたものであり、簡単な乗
算回路を付加するのみで、出力されるＦＳＫ信号におけ
る中心周波数からの移動量を任意の値に設定でき、この
ＦＳＫ信号を入力試験信号に用いた場合における、試験
対象装置のＦＳＫ信号の受信又は信号処理許容範囲の測
定を簡単に実施でき、試験対象装置に対するより広範囲
の試験を実施できるＦＳＫ信号発生装置を提供すること
を目的とする。 【００１７】 【課題を解決するための手段】本発明は入力したデジタ
ルデータ信号をＦＳＫ変調するＦＳＫ変調信号発生装置
に適用される。 そして、上記課題を解消するために、本
発明のＦＳＫ信号発生装置においては、入力されたデジ
タルデータ信号のデータ値に応じた位相値を示す位相信
号を出力する位相発生回路と、位相発生回路から出力さ
れた位相信号の位相値に乗算値を乗算して出力する乗算
回路と、ＦＳＫ変調における周波数移動量を可変とする
ために外部指令に応じて乗算回路で使用する乗算値を指
定する乗算値設定手段と、乗算回路にて乗算された後の
位相信号を積分して積分位相信号として出力する積分回
路と、積分回路から出力された積分位相信号の示す位相
値の余弦値及び正弦値を示す各信号をＩベースバンド信
号及びＱベースバンド信号として出力するＩＱ信号発生
回路と、このＩＱ信号発生回路から出力された各ベース
バンド信号を直交変調してＦＳＫ信号として出力する直
交変調回路とを備えている。 【００１８】 【作用】このように構成されたＦＳＫ信号発生装置にお
いては、位相発生回路とこの位相発生回路から出力され
た位相信号の位相値を積分する積分回路との間に乗算回
路が設けれている。そして、位相発生回路から出力され
た位相信号の位相値に対して乗算回路にて乗算値が乗算
される。この乗算値は例えば操作パネル上から入力され
た外部指令に応じて任意に設定される。 【００１９】したがって、積分回路はこの乗算された後
の位相信号を積分する。したがって、積分位相信号の積
分値も外部から設定された乗算値に応じて変化するの
で、ベースバンド信号値も変化する。そして、直交変調
回路から出力されるＦＳＫ信号の中心周波数からの移動
量も乗算値に応じて変化する。 【００２０】よって、前記乗算値を変更するこによっ
て、ＦＳＫ信号の周波数の移動量を任意の値に制御でき
る。また、直交変調回路を用いて上記ＦＳＫ信号を発生
させているので、常に安定した高精度の変調が可能であ
る。 【００２１】 【実施例】以下本発明の一実施例を図面を用いて説明す
る。図１は実施例のＦＳＫ信号発生装置の概略構成図で
ある。パターン発生回路１１は、図４に示すように、予
め定められた所定のビットパターンを有するデジタルデ
ータ信号ａ1 を出力する。出力されたデジタルデータ信
号ａ1 は位相発生回路１２へ入力される。位相発生回路
１２内にはＬＰＦの機能が組込まれており、このＬＰＦ
の機能でデジタルデータ信号ａ1 に含まれる高周波成分
が除去される。そして、位相発生回路１２は、高周波成
分が除去された後のデジタルデータ信号ｂ1 の信号レベ
ルに対応した位相値θを有する位相信号ｃ1 を出力す
る。 【００２２】例えば、デジタルデータ信号ａ1 における
符号［１］に対応する信号レベルに対して［＋３０°］
の位相値θを出力し、符号［０］に対応する信号レベル
に対して［−３０°］の位相値θを出力する。 【００２３】位相発生回路１２から出力された位相信号
ｃ1 は次の乗算回路１７へ入力される。乗算回路１７
は、位相発生回路１２から出力された位相信号ｃ1 の位
相値θに乗算値Ｋを乗算して新たな位相信号ｃ2 として
出力する。この乗算回路１７における乗算値Ｋは図示し
ない操作パネルからの操作指令の指示に基づいて乗算値
設定部１８にて指定される。 【００２４】乗算回路１７にて乗算値Ｋが乗算された後
の位相信号ｃ2 は次の位相積分回路１４へ入力される。
位相積分回路１４は、入力された乗算値Ｋが乗算された
後の位相信号ｃ2 の位相値θを積分して、積分位相信号
ｄ1 を出力する。図４に示すように、位相信号ｃ2 の位
相値θが正（＋）の場合は積分値が増加し、位相信号ｃ
2 の位相値θが負（−）の場合は積分値が減少する。位
相積分回路１４から出力された積分位相信号ｄ1 は次の
ＩＱ信号発生回路１５へ送出する。 【００２５】ＩＱ信号発生回路１５は、入力された積分
位相信号ｄ1 が示す位相値φに対して cosφ及び sinφ
を算出してそれぞれベースバンド信号Ｉ及びベースバン
ド信号Ｑとして次の直交変調回路１６へ送出する。 【００２６】直交変調回路１６は、図１０に示す従来の
直交変調回路６と同一構成を有している。そして、直交
変調回路１６は、各ベースバンド信号Ｉ，Ｑの信号に応
じた位相の変化量、すなわち中心周波数ｆC からの移動
量±Δｆが変化するＦＳＫ信号ｅ1 を出力する。 【００２７】そして、操作者が操作パネルから操作指令
を入力して乗算値設定部１８を介して乗算回路１７の乗
算値Ｋを増加させると、位相発生回路１２から出力され
る位相信号ｃ1 に値の大きい乗算値Ｋが乗算され、位相
積分回路１４へ入力される位相信号ｃ2 の位相値θが増
大する。そして、位相積分回路１４から出力される位相
積分信号ｄ1 の積分された位相値φにおけるデジタルデ
ータ信号ａ1 の［１］［０］の符合変化に対応する変化
量が増大する。その結果、ＩＱ信号発生回路１５から出
力される各ベースバンド信号Ｉ，Ｑの変化量も増大し、
直交変調回路１６から出力されるＦＳＫ信号ｅ1 の周波
数ｆの前記デジタルデータ信号ａの［１］［０］の符合
変化に対する中心周波数ｆC からの移動量±Δｆが増加
する。 【００２８】逆に、操作者が操作パネルから操作指令を
入力して乗算値設定部１８を介して乗算回路１７の乗算
値Ｋを低下させると、位相発生回路１２から出力される
位相信号ｃ1 に値の小さい乗算値Ｋが乗算され、位相積
分回路１４へ入力される位相信号ｃ2 の位相値θが減少
する。位相積分回路１４から出力される位相積分信号ｄ
1 の積分された位相値φにおけるデジタルデータ信号ａ
1 の［１］［０］の符合変化に対応する変化量が減少す
る。その結果、ＩＱ信号発生回路１５から出力される各
ベースバンド信号Ｉ，Ｑの変化量も減少し、直交変調回
路１６から出力されるＦＳＫ信号ｅ1 の周波数ｆの前記
デジタルデータ信号ａ1 の［１］［０］の符合変化に対
する中心周波数ｆC からの移動量±Δｆが減少する。 【００２９】よって、操作パネルから乗算値設定部１８
へ操作指令を送出して乗算値Ｋを変化させることによっ
て、最終的に出力されるＦＳＫ信号ｅ1 における中心周
波数ｆC からの移動量±Δｆを任意の値に設定可能とな
る。 【００３０】次に、パターン発生回路１１，位相発生回
路１２．乗算回路１７，位相積分回路１４及び乗算値設
定部１８の具体的回路を図２を用いて説明する。試験装
置に組込む実際のＦＳＫ信号発生装置においては、高い
伝送速度を有したデジタルデータ信号ａ1 をＦＳＫ変調
すると共に、出力される試験信号としての高い信頼性を
維持するために、パターン発生回路１１，位相発生回路
１２．乗算回路１７及び乗算値設定部１８をＲＯＭ等の
記憶素子内に設定している。 【００３１】また、乗算回路をＲＯＭに含めることによ
り、乗算回路の演算速度の制約によるデータ伝送速度へ
の制限を除去している。図２において、クロック発生回
路１９はデジタルデータ信号ａ1 の伝送速度より例えば
１６倍早い速度のクロック信号ｉを出力する。パターン
発生回路１１に対応するデータ信号波形メモリ１１ａ内
には、図４に示す予め定められたビットパターンを有す
るデジタルデータ信号ａ1 の信号波形の各サンプリング
値が各アドレスに記憶されている。アドレス発生回路２
０及びデータ信号波形メモリ１１ａにはクロック信号ｉ
が印加されている。 【００３２】アドレス発生回路２０はクロック信号ｉ入
力に同期して、データ信号波形メモリ１１ａの各アドレ
スを順番に指定していく。その結果、クロック信号ｉに
同期して、データ信号波形メモリ１１ａから図４に示す
波形を有するデジタルデータ信号ａ1 が出力される。な
お、図４においては、デジタルデータ信号ａ1 はアナロ
グ値で記載されているが、実際には、例えば１６ビット
構成等のデジタル値である。データ信号波形メモリ１１
ａから出力されたデジタルデータ信号ａ1 は別のアドレ
ス発生回路２１へ入力される。 【００３３】以下、データを１６ビット構成例で説明す
るが、特に１６ビット構成に限定されるものではなく、
例えば１ビット構成であっても可能である。位相発生回
路１２，乗算回路１７及び乗算値設定部１８の機能を１
個のＲＯＭに組込んだ位相メモリ１７ａ内には、４種類
の乗算値Ｋ1 ，Ｋ2 ，Ｋ3 ，Ｋ4 に対応する位相データ
メモリ２２ａ，２２ｂ，２２ｃ，２２ｄが形成されてい
る。この実施例装置においては、４種類の乗算値Ｋは下
記のように設定されている。 【００３４】Ｋ1 ＝０．７ Ｋ2 ＝０．９ Ｋ3 ＝１．０ Ｋ4 ＝１．４ そして、例えば乗算値Ｋが１．４（Ｋ＝Ｋ4 ＝1.4 ）に
設定された位相データメモリ２２ｄ内には、図４に示す
ように、デジタルデータ信号ａ1 の信号波形を所定の遮
断周波数を有する従来装置におけるＬＰＦ２を通過させ
た信号波形ｂ1の各信号レベルに対応した位相値θを有
する位相信号ｃ1 波形に変換し、さらに、この位相信号
ｃ1 波形の位相値θに乗算値１．４（＝Ｋ＝Ｋ4 ）を乗
算した位相信号ｃ2 の波形の各サンプリング値が各アド
レスに記憶されている。 【００３５】同様に、乗算値Ｋが０．７（Ｋ＝Ｋ1 ＝0.
7 ）に設定された位相データメモリ２２ａ内には、前述
した位相信号ｃ1 波形の位相値θに乗算値０．７（＝Ｋ
＝Ｋ1 ）を乗算した位相信号ｃ2 の波形が記憶されてい
る。 【００３６】さらに、乗算値Ｋが０．９（Ｋ＝Ｋ2 ＝0.
7 ）に設定された位相データメモリ２２ｂ内には、位相
信号ｃ1 波形の位相値θに乗算値０．９（＝Ｋ＝Ｋ2 ）
を乗算した位相信号ｃ2 の波形が記憶されている。 【００３７】また、乗算値Ｋが１．０（Ｋ＝Ｋ3 ＝1.0
）に設定された位相データメモリ２２ｃ内には、位相
信号ｃ1 波形の位相値θに乗算値１．０（＝Ｋ＝Ｋ3 ）
を乗算した位相信号ｃ2 の波形が記憶されている。 【００３８】各位相データメモリ２２ａ〜２２ｄは位相
メモリ１７ａ内においては、アドレス順に配列されてい
る。そして、例えばアドレスの上位２ビットでもって、
各位相データメモリ２２ａ〜２２ｄが特定され、下位１
４ビットで各位相データメモリ２２ａ〜２２ｄ内におけ
る各位相信号ｃ1 波形の各サンプル位置が特定される。 【００３９】そして、各位相データメモリ２２ａ〜２２
ｄを特定する上位２ビットは図示しない操作パネルに接
続された乗算値設定部１８ａからアドレス指定される。
また、各位相信号ｃ1 波形の各サンプル位置を特定する
下位１４ビットはアドレス発生回路２１からのアドレス
値にて指定される。 【００４０】アドレス発生回路２１は、データ信号波形
メモリ１１ａからの図４に示すデジタルデータ信号ａ1
がクロック信号ｉに同期して入力されると、該当デジタ
ルデータ信号ａ1 の信号波形に対応する各位相データメ
モリ２２ａ〜２２ｄ内の位相信号ｃ1 波形の各サンプル
位置を特定するアドレスを出力する。 【００４１】位相メモリ１７ａの上位アドレスは乗算値
設定部１８ａから指定され、下位アドレスはアドレス発
生回路２１から指定される。したがって、この位相メモ
リ１７ａから、クロック信号ｉに同期して、乗算値設定
部１８ａで指定された乗算値Ｋに対応する一つの位相デ
ータメモリ２２ａ〜２２ｄに記憶されている位相信号ｃ
2 が出力される。 【００４２】この位相メモリ１７ａから出力される例え
ば１６ビット構成のデジタルの位相信号ｃ2 は位相積分
回路１４としての加減算回路１４ａへ入力される。加減
算回路１４ａは、クロック信号ｉのクロックが入力され
る毎に、入力される位相信号ｃ2 の各サンプリング値
（位相値θ）を正負符号に応じて加算又は減算する。そ
して、クロック信号ｉに同期してカウント値を積分位相
信号ｄ1 の各サンプリング値（位相値φ）として送出す
る。なお、この各サンプリング値（位相値φ）は図３に
示す次のＩＱ発生回路１５ａに対するアドレス値とな
る。 【００４３】加減算回路１４ａから出力される例えば１
６ビット構成のデジタルの積分位相信号ｄ1 は、次のＩ
Ｑ発生回路１５ａの cosデータメモリ２３ａ及び sinデ
ータメモリ２３ｂへ印加される。 【００４４】cosデータメモリ２３ａ及び sinデータメ
モリ２３ｂは、各積分位相値φに対応する各アドレスに
それぞれ各 cosφ値及び各 sinφ値が記憶されている。
したがって、加減算回路１４ａからクロック信号ｉに同
期して積分位相信号ｄ1 の各サンプリング値（位相値
φ）が入力されると、 cosデータメモリ２３ａ及び sin
データメモリ２３ｂは、同じくクロック信号ｉに同期し
て各 cosφ及び各 sinφからなるデジタルの各ベースバ
ンド信号Ｉ，Ｑを出力する。デジタルの各ベースバンド
信号Ｉ，Ｑは、それぞれＤ／Ａ変換器２４ａ，２４ｂで
アナログの各ベースバンド信号Ｉ，Ｑへ変換される。 【００４５】ＩＱ信号発生回路１５ａから出力されたア
ナログの各ベースバンド信号Ｉ，Ｑは次の直交変調回路
１６へ入力される。この直交変調回路１６の構成及び動
作は図１に示した直交変調回路及び図１０に示した直交
変調回路６と同一であるので説明を省略する。 【００４６】このように構成されたＦＳＫ信号発生装置
によれば、前述したように、操作パネルから乗算値設定
部１８ａへ操作指令を送出して、前述した４つの値（0.
7 ，0.9 ，1.0 ，1.4 ）のなかから１つの乗算値Ｋを選
択指定することによって、このＦＳＫ信号発生装置から
出力されるＦＳＫ信号ｅ1 におけるデジタルデータ信号
ａ1 の［１］［０］符号変化に伴う周波数ｆの中心周波
数ｆC からの移動量±Δｆを４種類に可変設定可能とな
る。 【００４７】したがって、試験対象のデジタル信号処理
装置に対して、試験信号として印加するＦＳＫ信号ｅ1
における中心周波数ｆC からの移動量±Δｆを４種類に
変更可能であるので、この試験対象のデジタル信号処理
装置が有するＦＳＫ信号の周波数ｆの許容範囲を測定で
きる。 【００４８】このように、ＦＳＫ信号発生装置が組込ま
れた試験装置における試験項目を増加でき、試験対象装
置に対するより広範囲の試験を実施でき、適用範囲を拡
大できる。 【００４９】また、実施例装置においては、デジタルデ
ータ信号ａ1 ，位相信号ｃ2 の各信号波形をＲＯＭ等の
記憶部素子に予め記憶して、クロック信号ｉに同期し
て、順番に読出すことにより生成している。よって、よ
り一層高い精度の信号波形が得られ、ひいては試験装置
の試験精度を向上できる。 【００５０】また、ＦＳＫ信号を位相発生回路１２，位
相積分回路１４，ＩＱ信号発生回路１５及び直交変調回
路１６を用いて作成している。この手法はデジタルデー
タ信号をより高速にかつ効率良く正確に送信する手法と
して、移動電話システム等に採用されている。したがっ
て、試験対象装置に対してより一層高い精度で試験を実
施できる。 【００５１】なお、本発明は上述した実施例に限定され
るものではない。実施例装置においては、図２に示すよ
うに、デジタルデータ信号ａ1 ，位相積分信号ｄ1 の信
号波形をＲＯＭ等の記憶部素子に記憶させたが、図１に
示す各回路１１，１２，１７，１８，１４，１５をアナ
ログ回路で構成することも可能である。 【００５２】さらに、デジタルデータ信号ａ1 を外部の
信号発生器から供給してもよい。なお、直交変調回路１
６の代りに、電圧制御発振回路（ＶＣＯ）を用い、乗算
回路の出力を電圧制御発振回路（ＶＣＯ）に対する制御
電圧として使用してＦＳＫ変調信号を得る手法も考えら
れる。しかし、この手法においては、電圧制御発振回路
（ＶＣＯ）の前記制御電圧に対する発振周波数の特性が
非線形であることや、周囲の温度変化等に起因する電圧
制御発振回路（ＶＣＯ）特性の変化によって、高精度の
変調測定を得ることは困難である。 【００５３】 【発明の効果】以上説明したように、本発明のＦＳＫ信
号発生装置においては、位相発生回路と積分回路との間
に外部から任意に指定可能な乗算値を位相信号に乗算す
る乗算回路を設けている。したがって、デジタルデータ
信号における［１］［０］の符合変化に対する、出力さ
れるＦＳＫ信号における中心周波数からの移動量を外部
から任意の値に設定可能である。 【００５４】その結果、このＦＳＫ信号を試験対象装置
の入力試験信号に用いた場合に、ＦＳＫ信号の受信特性
測定又は信号処理許容範囲の測定を簡単に実施できるか
ら、この後の試験対象装置に対するより広範囲の試験を
実施できる。また、直交変調回路を用いてＦＳＫ信号を
発生させているので、常に安定した高精度の変調が可能
である。
【図面の簡単な説明】
【図１】 本発明の一実施例に係わるＦＳＫ信号発生装
置の概略構成を示すブロック図 【図２】 同実施例装置における主要回路の具体的回路
構成図 【図３】 同実施例装置におけるＩＱ信号発生回路及び
直交変調回路の詳細回路図 【図４】 同実施例装置の動作を示すタイムチャート 【図５】 一般的なＦＳＫ信号の波形図 【図６】 ＦＳＫ信号の周波数特性図 【図７】 ＦＳＫ信号の位相特性図 【図８】 従来のＦＳＫ信号発生装置の概略構成を示す
ブロック図 【図９】 同従来装置の動作を示すタイムチャート 【図１０】 一般的な直交変調回路の詳細回路図 【符号の説明】 １１…パターン発生回路、１１ａ…データ信号波形メモ
リ、１２…位相発生回路、１４…位相積分回路、１４ａ
…加減算回路、１５…ＩＱ信号発生回路、１６…直交変
調回路、１７…乗算回路、１７ａ…位相メモリ、１８…
乗算値設定部、１９…クロック発生回路、２０，２１…
アドレス発生回路、２２ａ〜２２ｄ…位相データメモリ
置の概略構成を示すブロック図 【図２】 同実施例装置における主要回路の具体的回路
構成図 【図３】 同実施例装置におけるＩＱ信号発生回路及び
直交変調回路の詳細回路図 【図４】 同実施例装置の動作を示すタイムチャート 【図５】 一般的なＦＳＫ信号の波形図 【図６】 ＦＳＫ信号の周波数特性図 【図７】 ＦＳＫ信号の位相特性図 【図８】 従来のＦＳＫ信号発生装置の概略構成を示す
ブロック図 【図９】 同従来装置の動作を示すタイムチャート 【図１０】 一般的な直交変調回路の詳細回路図 【符号の説明】 １１…パターン発生回路、１１ａ…データ信号波形メモ
リ、１２…位相発生回路、１４…位相積分回路、１４ａ
…加減算回路、１５…ＩＱ信号発生回路、１６…直交変
調回路、１７…乗算回路、１７ａ…位相メモリ、１８…
乗算値設定部、１９…クロック発生回路、２０，２１…
アドレス発生回路、２２ａ〜２２ｄ…位相データメモリ
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平４−152736（ＪＰ，Ａ)
特開 平６−37818（ＪＰ，Ａ)
特開 平８−256185（ＪＰ，Ａ)
特開 平７−94949（ＪＰ，Ａ)
特開 平３−34654（ＪＰ，Ａ)
特開 昭57−63958（ＪＰ，Ａ)
特開 昭56−152359（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 27/12
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 入力したデジタルデータ信号をＦＳＫ変
調するＦＳＫ変調信号発生装置において、 前記 入力されたデジタルデータ信号のデータ値に応じた
位相値を示す位相信号を出力する位相発生回路(12)と、 この位相発生回路から出力された位相信号の位相値に乗
算値を乗算して出力する乗算回路(17)と、ＦＳＫ変調における周波数移動量を可変とするために 外
部指令に応じて前記乗算回路で使用する乗算値を指定す
る乗算値設定手段(18)と、 前記乗算回路にて乗算された後の位相信号を積分して積
分位相信号として出力する積分回路(14)と、 この積分回路から出力された積分位相信号の示す位相値
の余弦値及び正弦値を示す各信号をＩベースバンド信号
及びＱベースバンド信号として出力するＩＱ信号発生回
路(15)と、 このＩＱ信号発生回路から出力された各ベースバンド信
号を直交変調してＦＳＫ信号として出力する直交変調回
路(16)とを備えたＦＳＫ信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17259894A JP3382360B2 (ja) | 1994-07-25 | 1994-07-25 | Ｆｓｋ信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17259894A JP3382360B2 (ja) | 1994-07-25 | 1994-07-25 | Ｆｓｋ信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0837545A JPH0837545A (ja) | 1996-02-06 |
| JP3382360B2 true JP3382360B2 (ja) | 2003-03-04 |
Family
ID=15944829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17259894A Expired - Fee Related JP3382360B2 (ja) | 1994-07-25 | 1994-07-25 | Ｆｓｋ信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3382360B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3244428B2 (ja) * | 1996-04-22 | 2002-01-07 | 三洋電機株式会社 | データ復調装置 |
| JP2005210330A (ja) * | 2004-01-21 | 2005-08-04 | Nec Compound Semiconductor Devices Ltd | ２値ｆｓｋ変調波データ発生回路および方法 |
| JP5155381B2 (ja) * | 2010-12-16 | 2013-03-06 | アンリツ株式会社 | 信号発生器及び信号発生システム並びに信号発生方法 |
-
1994
- 1994-07-25 JP JP17259894A patent/JP3382360B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0837545A (ja) | 1996-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3175580B2 (ja) | 直交位相変調器の調整装置 | |
| JP3095067B2 (ja) | Ｄｃオフセットキャンセラーおよびこれを備えた受信機と通信システムとｄｃオフセットキャンセル方法 | |
| JP3382360B2 (ja) | Ｆｓｋ信号発生装置 | |
| US7346100B2 (en) | Estimating gain and phase imbalance in upconverting transmitters | |
| CN100521675C (zh) | 正交调制设备和方法 | |
| US6816559B1 (en) | FSK modulation transceiver | |
| CN102545843B (zh) | 信号发生器和信号发生系统及信号发生方法 | |
| JP3419342B2 (ja) | 測定器 | |
| JPS59101938A (ja) | フエ−ジングシミユレ−タ | |
| JP2003198648A (ja) | 位相偏移変調方式の変調器 | |
| JP3974880B2 (ja) | ジッタ伝達特性測定装置 | |
| JP4376751B2 (ja) | トラッキング発生器及び試験信号発生方法 | |
| JP3516128B2 (ja) | 試験装置 | |
| JP3277325B2 (ja) | ジッタ伝達特性測定装置 | |
| JPH10304000A (ja) | 直交振幅変調装置 | |
| JPH10142273A (ja) | ネットワークアナライザ | |
| Sarson et al. | Measuring Group Delay of Frequency Downconverter Devices Using a Chirped RF Modulated Signal | |
| JP3035815B2 (ja) | ジッタ発生装置 | |
| JP2001320428A (ja) | 変調器用測定装置及びその測定方法並びに記録媒体 | |
| JPS61263302A (ja) | デイジタルアナログ共用直交変調器 | |
| JPH08265381A (ja) | 直交変調装置 | |
| JP2967658B2 (ja) | 追尾受信装置 | |
| JP2001313544A (ja) | 位相発生器 | |
| JP2000316031A (ja) | 直交変調信号評価方法及びこの評価方法を用いた直交変調信号評価装置 | |
| SU1378068A1 (ru) | Устройство дл отображени и измерени амплитудно-фазовых соотношений в модеме с многократной фазовой или амплитудно-фазовой модул цией |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131220 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |