JP3276453B2 - 変調信号解析装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、多くの直交成分（分け
られた成分から２つの成分を選ぶ全ての組合わせについ
て、選ばれた２つの成分を掛けて、積分すると零となる
ように分けた成分）を有する信号で変調された信号をメ
モリに記憶し、それらを読み出して演算処理をすること
によって、変調波の特性を解析する変調信号解析装置に
関する。

【０００２】

【従来の技術】自動車・携帯電話、コードレス電話など
の移動体通信の分野では、ＦＭ、ＡＭなどのアナログ変
調方式に代わって、秘話性に優れたＱＰＳＫ(Quadratur
e Phase Shift Keying) 、ＭＳＫ(Minimum Shift Keyin
g)などのデジタル変調方式が用いられるようになってき
た。

【０００３】最近では、電波の有効利用の観点から、占
有周波数帯幅を制限できるＧＭＳＫ( Gaussian filtere
d Minimum Shift Keying) 、π／４シフトＤＱＰＳＫ(
π/4-Shift Differential Quadratrue Phase Shift Key
ing)などの変調方式が用いられる傾向にある。また、同
一周波数を時間的に複数のチャネルに分割して利用する
ＴＤＭＡ(Time Division Multiple Access) 方式も周波
数利用効率を一層向上させるために用いられるようにな
ってきた。

【０００４】これらの通信システムで使われる無線機器
が、互換性を保ち、所定の通信品質を維持するために
は、変調波の位相誤差、変調精度などの解析が重要であ
る。しかし、ＴＤＭＡ方式でバースト状に送信されるデ
ジタル変調波の解析を、従来使われてきたスペクトラム
アナライザ、周波数カウンタなどの測定器で行うのはほ
とんど不可能である。そこで、図９に示すように、各種
のデジタル変調波の位相誤差、変調精度などを高速・高
確度に解析するデジタル変調波形解析装置が開発され
た。

【０００５】

【発明が解決しようとする課題】この従来のデジタル変
調波形解析装置は、図１０に示すように、例えば二つの
直交成分を有する変調信号をメモリに記憶し、それらを
読み出して演算処理をする。変調波の特性を解析する場
合、まず各成分に分離するための演算を行った後に、そ
の成分を用いて解析のための演算を行う。

【０００６】そのため、以下の問題があった。 演算によって各成分への分離を行った場合、その
分、演算量が増し、時間がかかる。 本発明に用いた解析処理では、Ｉメモリ、Ｑメモリ
から各々のデータを２、３回読み出すこととなる。この
場合、演算以外の方法で分離してから各々のメモリに記
憶させたとしても、演算器が読み出して演算するのに都
合のよいように記憶データ（各成分）を並べる必要があ
る。一般の演算器で行われるメモリの使用方法において
は、図１１（ｃ）で読み出すため、演算器から見たアド
レスマップは、図１１（ｄ）となるからである。また、
演算器のアドレスＡに任意の値を加えたり、減じたりす
る命令は存在しない場合が多い。たとえ存在してもその
実行時間は比較的長い。そのような命令が存在しない
時、Ｉ₀ を読み出した後、Ｑ₀ を読み出す場合や、さら
にその後にＩ₁ を読み出す場合に何らかの演算操作が必
要となり、時間がかかる。

【０００７】 また、Ｉメモリ、Ｑメモリから各々の
データを読み出し回数が多い解析では、演算器内のメモ
リにデータを転送することも考えられるが、任意にバー
スト長信号を解析する場合、各成分毎に予備のメモリエ
リアを設ける必要がある。本発明では、演算で各成分を
分離する必要がなく、かつ記憶データを効率よく読み出
して高速で解析を行うことができる変調信号解析装置を
提供することを課題とする。

【０００８】

【課題を解決するための手段】上記課題を解決するため
に本発明の変調信号解析装置においては、まず多くの直
交成分を有する変調された入力信号を、それぞれの成分
（例えば、Ｉ，Ｑ）に分離してから記憶する。さらに、
記憶する際、同じ時刻の成分は、異なるメモリチップの
同じアドレスとなるようにする。演算器が記憶データを
読み出す際は、異なるメモリチップ全体を演算器からみ
て一つのメモリと等価とみなせるようにし、同時刻の異
なる成分のアドレスが演算器からみて、連続的になるよ
うな構成とした。具体的には、以下のから の構成と
した。入力信号に含まれる直交成分を実時間で分離す
る分離手段と、前記直交成分の数に等しい数のメモリ
チップと、前記分離手段で分離された同時点における
それぞれの直交成分をそれぞれの前記メモリチップの同
一番地にそれぞれ記憶するための書込手段と、各メモ
リチップの同一番地毎に記憶されたそれぞれの直交成分
を、所定のタイミング及び所定順序で読み出すことを番
地の順序で行う読出手段と、 読出手段に読み出された
複数の直交成分を用いて記憶された任意の区間を解析す
る解析手段。

【０００９】

【作用】このように構成された変調信号解析装置によれ
ば、変調信号に含まれた直交成分を、実時間でそれぞれ
のＩ成分、Ｑ成分に分離することができ、かつ記憶デー
タを効率よく読み出すことができるため高速で解析を行
うことができる。

【００１０】

【実施例】以下本発明の一実施例を図面を用いて説明す
る。 〔第１の実施例〕（構成）図１は本発明の第１の実施例
を示すブロック図であり、Ｉ、Ｑ二つの直交信号（二次
元の信号）を扱う例である。図１を参照すると、本発明
の第１の実施例は、入力信号を分離する分離回路１と、
分離された成分をデジタルデータに変換するＡ／Ｄ変換
器２と、デジタルデータを記憶するＩメモリ３ａ、及び
Ｑメモリ３ｂ（以下、単にメモリ３ともいう。）と、メ
モリ３のデータバスの入出力を切り換えるデータバス切
換回路４ａ、４ｂと、メモリ３にデータを記憶させる際
のアドレス信号を発生させるアドレス発生回路５とを備
える。さらに、メモリ３からメモリデータを読み出し、
演算する演算器６と、メモリ３のアドレスバスをアドレ
ス発生回路５に接続するか演算器６に接続するかを選択
するアドレスバス切換回路７と、書き込みの際は両メモ
リ３ともに選択し、読み出す際は演算器６からのメモリ
アドレス信号によってＩメモリ３ａかＱメモリ３ｂのい
ずれか一方を選択するメモリ選択回路８と、データバス
切換回路４及び演算器６等を制御する制御器９とから構
成される。第１の実施例では、請求項１の読出手段を演
算器６、アドレスバス切換回路７、メモリ選択回路８、
及び制御器９で実現した。また、解析手段を演算器６で
実現した。

【００１１】（動作説明）次に、図１、図２及び図３を
参照して、本実施例の動作について説明する。図２
（ａ）は、図１の構成において、入力信号をＩ、Ｑの各
成分に分離してメモリに書き込む際の処理を示した図、
図２（ｂ）は、それぞれのメモリチップに書き込まれた
メモリマップ、図２（ｃ）は、それぞれのメモリチップ
から読み出す際の処理を示した図、図２（ｄ）は、演算
器６で読み出す際のメモリマップである。入力信号を、
信号が入力されるつど即時（リアルタイム）に分離回路
１でＩ成分と、それと９０度の位相差のＱ成分とに分離
する。分離回路１で分離されたＩ成分をＡ／Ｄ変換回路
２ａでデジタルデータに変換する。同様に、Ｑ成分をＡ
／Ｄ変換回路２ｂでデジタルデータに変換する。

【００１２】（データの書き込み）データを書き込みの
場合は、データバス切換回路４ａ、４ｂで、Ａ／Ｄ変換
回路２ａ、２ｂの出力をそれぞれ、Ｉメモリ３ａ、Ｑメ
モリ３ｂに切り換える。この切り換えのタイミングは制
御器９の切換信号で制御される。メモリ選択回路８は、
切換信号に基づいて、Ｉメモリ３ａ、Ｑメモリ３ｂとも
選択するチップセレクトＣＳ₁ 、ＣＳ₂ を出力する。ア
ドレスバス切換回路７は、切換信号に基づいて、Ｉメモ
リ３ａ、Ｑメモリ３ｂに出力するアドレスＣ₀ ・・・Ｃ
₉ を、アドレス発生器５のアドレスＢ₀ ・・・Ｂ₉ に切
り換える。制御器９のカウント開始信号に基づいて、ア
ドレス発生器５はアドレスＢ₀ ・・・Ｂ₉ を一づつ増加
させ、図２（ａ）、図２（ｂ）に示すように、Ｉメモリ
３ａ、Ｑメモリ３ｂにそれぞれＩ、Ｑ成分を書き込む。
データの書き込みは、制御器９で設定されたカウント量
に達したとき、アドレス発生器５が出力するカウント終
了信号に基づいて終了する。なお、予めカウント量を設
定せず、バースト信号検出信号（図示せず）でカウント
を開始し、バースト信号終了信号（図示せず）で、書込
終了とすることもできる。

【００１３】（データの読み出し／解析）データを読み
出しの場合は、データバス切換回路４ａ、４ｂで、Ｉメ
モリ３ａ、Ｑメモリ３ｂのデータを演算器６に出力する
ように切り換える。この切り換えのタイミングは制御器
９の切換信号で制御される。メモリ選択回路８は、切換
信号で演算器６のメモリアドレス信号の最下位桁Ａ₀ で
メモリを選択する。具体的には、Ａ₀ ＝０のとき、Ｉメ
モリ３ａを選択するチップセレクト信号ＣＳ₁ を、Ａ₀
＝１のとき、Ｑメモリ３ｂを選択するチップセレクト信
号ＣＳ₂ を出力する。アドレスバス切換回路７は、切換
信号で、Ｉメモリ３ａ、及びＱメモリ３ｂに出力するア
ドレスＣ₀ ・・・Ｃ₉ を、演算器６のメモリアドレス信
号の最下位桁Ａ₀ を除くＡ₁ ・・・Ａ₁₀に切り換える。
制御器９の演算開始信号で、演算器６はアドレスＡ₀ ・
・・Ａ₁₀を一づつ増加させ、図２（ｃ）、図２（ｄ）に
示すように、Ｉメモリ３ａ、及びＱメモリ３ｂにそれぞ
れの成分を読み出す。

【００１４】つまり、最下位桁Ａ₀ でＩメモリ３ａ、Ｑ
メモリ３ｂを選択するため、演算器６からみたアドレス
マップは、図２（ｄ）に示すようになる。そのため、演
算器６のアドレスＡの値に１を加えるだけで、Ｉ₀ 、Ｑ
₀ 、Ｉ₁ 、Ｑ₁ ・・・と短時間で読み出すことができ
る。データの読み出しは、演算器６の演算終了信号に基
づいて終了する。読み出しの処理の効果を具体的に説明
する。例えば、（Ｉ_n ＋Ｑ_n ）（ｎ＝０、１、…、１０
２３）を計算し、あるアドレスを先頭とするメモリに出
力する場合について考えてみる。一般の演算器におい
て、メモリアドレスを指定するレジスタをＡとすると、
Ａに１を加えるという命令は存在し、９２２３ステップ
で読み出しができる。（従来例では、１７４１５ステッ
プ必要となる。）これら機能を備えるため、例えば、記
憶された任意の区間の位相軌跡等を高速で解析できる。

【００１５】（メモリ選択回路）図３（ａ）は、メモリ
選択回路８の一実施例を示すブロック図、図３（ｂ）
は、メモリ選択の詳細を示したブロック図である。メモ
リ選択回路８は、制御器９の切換信号が０のときは、チ
ップセレクト信号ＣＳ₁ 、チップセレクト信号ＣＳ₂ 共
に０となり、Ｉメモリ３ａ、Ｑメモリ３ｂを共に選択す
る。制御器９の切換信号が１のときは、演算器６のメモ
リアドレス信号の最下位桁Ａ₀ で、Ｉメモリ３ａ、また
はＱメモリ３ｂの一つが選択される。つまり、メモリア
ドレス信号に１を加えると、Ｉメモリ３ａとＱメモリ３
ｂが交互に選択されることとなる。

【００１６】（アドレスバス切換回路）図３（ｃ）は、
アドレスバス切換回路７の一実施例を示すブロック図で
ある。アドレスバス切換回路７において、Ａは演算器の
アドレスを、Ｂはアドレス発生器のアドレスを、Ｃはメ
モリのアドレスをそれぞれ示している。Ｂ₀ 、Ｃ₀ はそ
れぞれ最下位桁であるが、Ａ₁ は最下位より一つ上の桁
である。制御器９の切換信号が０のときは、切換スイッ
チが動作しアドレス発生器のアドレスＢを選択する。ま
た、制御器９の切換信号が１のときは、切換スイッチが
非動作となり演算器６のメモリアドレス信号Ａが選択さ
れる。なお、切換スイッチでなく、ゲート回路で実施で
きることはいうまでもない。

【００１７】（データ解析）図４は、データを解析する
演算器６の概略を示すブロック図である。位相誤差、周
波数誤差、または送信電力対時間等を解析する場合、Ｉ
メモリ３ａとＱメモリ３ｂから読み出したデータに基づ
いて、クロック再生部においてクロックを生成する。ま
た、その再生クロックを用いて、Ｉメモリ３ａとＱメモ
リ３ｂのデータをサンプリングする。そのサンプリング
したＩ成分、Ｑ成分から信号を復調する。復調信号に基
づいて、位相誤差、周波数誤差、または送信電力対時間
等を解析する。この解析に際して、Ｉメモリ３ａとＱメ
モリ３ｂから各々のデータを２、３回読み出す必要があ
る。この場合、同時刻のＩ、Ｑ成分が連続して読み出す
ことができるため、演算器６に並換用のメモリを設ける
必要がなく、任意のバースト長信号に対しても汎用性が
ある。以上、説明したように入力信号を実時間で分離
し、高速で読み出し、解析できる。そのため、送信機の
変調信号の変調波スペクトラム、変調波アイパターン等
を表示画面（図示せず）で観察しながら調整することが
できる。

【００１８】〔第２の実施例〕図５は、入力信号を各成
分に分離してから記憶するための他の実施例である。本
実施例は、入力信号をＡ／Ｄ変換した後、そのデジタル
信号をＩ、Ｑの各成分に分離する。その各分離された成
分をそれぞれＩメモリ３ａ、Ｑメモリ３ｂに書き込むも
のである。この分離手段１は、市販の数値制御された復
調器（例えば、ＨＡＲＲＩＳ社製のＨＳＰ４５１１６
（Numerically Controlled Oscillator/Modulator ））
で実現できる。

【００１９】〔第３の実施例〕図６は、入力信号が、４
つの直交成分を含む場合の本発明の一実施例である。Ｉ
＝cos ωｔ、Ｑ＝sin ωｔでＩ、Ｑは直交している。ま
た、周波数が異なる信号は直交しているのでサブキャリ
アω₁ 、ω₂ を持つ信号を同時刻でサンプリングして解
析する場合の実施例である。各構成の機能、動作は、第
１の実施例、または第２の実施例と同様である。

【００２０】（メモリ選択回路）図７（ａ）は、第３の
実施例のメモリ選択回路８を示すブロック図である。メ
モリ選択回路８は、制御器９の切換信号が０のときは、
チップセレクト信号ＣＳ₁ 、チップセレクト信号Ｃ
Ｓ₂ 、チップセレクト信号ＣＳ₃ 、チップセレクト信号
ＣＳ₄ 共に０となり、Ｉ₁ メモリ３ａ、Ｑ₁ メモリ３
ｂ、Ｉ₂ メモリ３ｃ、Ｑ₂ メモリ３ｄを共に選択する。
制御器９の切換信号が１のときは、演算器６のメモリア
ドレス信号の最下位桁Ａ₀ 、最下位より一つ上の桁Ａ₁
で、Ｉ₁ メモリ３ａ、Ｑ₁ メモリ３ｂ、Ｉ₂ メモリ３
ｃ、Ｑ₂ メモリ３ｄの一つが選択される。

【００２１】（アドレスバス切換回路）図７（ｂ）は、
第３の実施例のアドレスバス切換回路７を示すブロック
図である。アドレスバス切換回路７において、Ａは演算
器のアドレスを、Ｂはアドレス発生器のアドレスを、Ｃ
はメモリのアドレスをそれぞれ示している。Ｂ₀ 、Ｃ₀
はそれぞれ最下位桁であるが、Ａ₂ は最下位より一つ上
の桁である。制御器９の切換信号が０のときは、切換ス
イッチが動作しアドレス発生器のアドレスＢを選択す
る。また、制御器９の切換信号が１のときは、切換スイ
ッチが非動作となり演算器６のメモリアドレス信号Ａが
選択される。

【００２２】〔第４の実施例〕図８は、入力信号が直交
関数Ｆ₁ 、Ｆ₂ 、Ｆ₃ 、Ｆ₄ を用いたＣＤＭ（Code Div
ision Multiplex ）方式である場合、それらをサンプリ
ングして解析する例を示すブロック図である。分離手段
１は、その中に関数Ｆ₁ 、Ｆ₂ 、Ｆ₃ 、Ｆ₄ に対応した
信号を発生する部分を持ち、その信号の位相は解析結果
に基づいて補正する。その他の各構成の機能、動作は第
３の実施例と同様である。

【００２３】

【発明の効果】以上説明したように、本発明による変調
信号解析装置は、従来のように一旦波形メモリに入力し
て、それを読み出してＩ、Ｑ成分に分離し、Ｉ、Ｑメモ
リに転送するという過程を廃し、実時間でＩ、Ｑ成分に
分離する手段を備えた。そのため、演算処理時間が短縮
された。さらに、記憶された同時刻の成分が演算器から
見ると連続して読み出せる手段を備えため、高速で解析
を行うことができる。また、メモリアドレス量を増設す
る必要が生じたとしても、メモリ選択回路や、読み出し
アドレスの計算内容には変更を生じないため、拡張性を
有する。特に、移動無線で用いられる変調信号を解析す
る場合、解析の対象が任意のバースト長信号、すなわ
ち、いつ発生するかを予想できないし、また、バースト
長も定まっていないような信号を解析する場合でも、従
来技術のように各成分毎に予備のメモリエリアを設ける
必要がなく、本発明がきわめて有効となる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すブロック図であ
る。

【図２】図１の構成において、入力信号をＩ、Ｑの各成
分に分離してメモリに書き込むとき、読み出すときの概
念、メモリマップをそれぞれ示したものである。

【図３】メモリ選択回路／アドレスバス切換回路の一実
施例を示すブロック図である。

【図４】本発明においてデータ解析をする演算器の一実
施例を示すブロック図である。

【図５】入力信号を各成分に分離してから記憶する第２
の実施例である。

【図６】入力信号を各成分に分離してから記憶する第３
の実施例である。

【図７】第３の実施例のメモリ選択回路／アドレスバス
切換回路の一実施例を示すブロック図である。

【図８】入力信号を各成分に分離してから記憶する第４
の実施例である。

【図９】従来のデジタル変調波形解析装置の構成図であ
る。

【図１０】入力信号を各成分に分離してから記憶する従
来の例を示すブロック図である。

【図１１】図１０の構成において、入力信号をＩ、Ｑの
各成分に分離してメモリに書き込むとき、読み出すとき
の概念、メモリマップをそれぞれ示したものである。

【符号の説明】

１…分離手段（分離回路）、２…Ａ／Ｄ変換回路、３…
メモリ、４…データバス切換回路、５…アドレス発生
器、６…演算器、７…アドレスバス切換回路、８…メモ
リ選択回路、９…制御器。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−289077（ＪＰ，Ａ) 特開 平６−303262（ＪＰ，Ａ) 特開 昭62−283729（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 27/00 - 27/38

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】入力信号に含まれる直交成分を実時間で分
   離する分離手段（１）と、前記直交成分の数に等しい数のメモリチップ（３）と、 前記分離手段で分離された同時点におけるそれぞれの直
   交成分をそれぞれの前記メモリチップの同一番地にそれ
   ぞれ記憶するための書込手段（５、７、９）と、 各該メモリチップの同一番地毎に記憶されたそれぞれの
   直交成分を、所定のタイミング及び所定順序で読み出す
   ことを番地の順序で行う読出手段（６、８、９）と、 前記読出手段に読み出された複数の直交成分を用いて記
   憶された任意の区間を解析する解析手段（６）とを含む
   変調信号解析装置。