JPH09186163A - 相互接続システムおよび製造方法 - Google Patents

相互接続システムおよび製造方法

Info

Publication number
JPH09186163A
JPH09186163A JP8353600A JP35360096A JPH09186163A JP H09186163 A JPH09186163 A JP H09186163A JP 8353600 A JP8353600 A JP 8353600A JP 35360096 A JP35360096 A JP 35360096A JP H09186163 A JPH09186163 A JP H09186163A
Authority
JP
Japan
Prior art keywords
layer
adhesive
interconnect
barrier
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8353600A
Other languages
English (en)
Inventor
G Mitchell Douglas
ダグラス・ジー・ミッチェル
J Kearney Francis
フランシス・ジェイ・カーニー
J Wolsey Eric
エリック・ジェイ・ウールセイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH09186163A publication Critical patent/JPH09186163A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 はんだ相互接続バンプに適切な接着力を与え
るアンダー・バンプ・メタルルジを利用した相互接続シ
ステムを提供する。 【解決手段】 相互接続システム（３１）は、アンダー
・バンプ・メタルルジ（２５）上に相互接続バンプ（２
９）を含む。アンダー・バンプ・メタルルジ（２５）
は、チタンの様なバリア物質を有するバリア層（２６）
と、銅のような接着性物質を有する接着層（２８）と、
バリア物質と接着性物質の双方を有する混合層（１７）
とを含む。混合層（２７）はバリア層（２６）と接着層
（２８）との間に位置し、接着層（２８）は、混合層
（２７）と相互接続バンプ（２９）との間に位置する。
相互接続バンプ（２９）ははんだを含み、アンダー・バ
ンプ・メタルルジ（２５）にパターニングを行う際に、
エッチング・マスクとして使用する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的に半導体素
子に関し、更に特定すれば、半導体素子の相互接続シス
テムに関するものである。
【０００２】
【従来の技術】半導体チップは、多くの場合、他の半導
体チップまたは異なる半導体素子への電気的結合のため
に、相互接続バンプを用いる。相互接続バンプを使用す
るには、アンダー・バンプ・メタルルジ（ＵＢＭ:under
bump metallurgy）を用いて相互接続バンプを支持し、
拡散バリアを備え、相互接続バンプと支持基板との間に
適当な接着力を得る必要がある。銅または金の相互接続
バンプでは、クローム／銅／金、チタン／銅／金、チタ
ン・タングステン／銅／金、クローム／ニッケル／金、
チタン／ニッケル／金等のＵＢＭシステムがよく用いら
れている。
【０００３】他のタイプの相互接続バンプに、銅または
金の代わりにはんだを用いるものがある。はんだ相互接
続バンプを使用すると、銅または金の相互接続バンプを
採用する相互接続システムと比較して、より価格効率の
高い相互接続システムを得ることができる。しかしなが
ら、はんだ相互接続バンプは、銅または金の相互接続バ
ンプ用に開発されたＵＢＭシステムと共に用いられるこ
とが多い。その結果、ＵＢＭとはんだ相互接続バンプと
の間の接着力が弱く、はんだ相互接続バンプを用いた相
互接続システムの信頼性を低下させることになる。
【０００４】
【発明が解決しようとする課題】したがって、はんだ相
互接続バンプに適切な接着力を与える、アンダー・バン
プ・メタルルジを利用した相互接続システムが必要とさ
れている。このアンダー・バンプ・メタルルジは、製造
が容易で、価格効率が高くなければならず、この相互接
続システムの製造方法は、半導体素子製造のサイクル・
タイムの大幅な増大を招くものであってはならない。
【０００５】
【課題を解決するための手段】本発明は、はんだ相互接
続バンプに適切な接着力を与える、アンダー・バンプ・
メタルルジを利用した相互接続システムを提供する。こ
の相互接続システムは、アンダー・バンプ・メタルルジ
上に相互接続バンプを含む。アンダー・バンプ・メタル
ルジは、チタンの様なバリア物質を有するバリア層と、
銅のような接着性物質を有する接着層と、バリア物質と
接着性物質の双方を有する混合層とを含む。混合層はバ
リア層と接着層との間に位置し、接着層は、混合層と相
互接続バンプとの間に位置する。相互接続バンプははん
だを含み、アンダー・バンプ・メタルルジにパターニン
グを行う際に、エッチング・マスクとして使用する。
【０００６】
【発明の実施の形態】より詳細な説明を行うためにここ
で図面を参照することにする。図１は、本発明による相
互接続システム製造方法の一実施例の概略を示す。図１
において、プロセス即ち方法１０は、工程１１から開始
し、ここで半導体基板内に集積回路を製造する。工程１
１では例えば、イオン注入、ドライ・エッチング、およ
び誘電体の堆積のような従来の半導体処理技術を用い
て、半導体基板内に集積回路を製造即ち作成する。
【０００７】工程１１の半導体基板および集積回路は、
後続の図に示されている。即ち、図２は、本発明による
製造の間における相互接続システムの一実施例を示す断
面図である。図２の半導体素子２０は、半導体基板即ち
工程１１の基板２１を含む。基板２１は、例えば、シリ
コンまたは砒化ガリウムのような半導体から成ることが
好ましい。基板２１内の集積回路２２は、概略的に工程
１１の集積回路を表わし、金属酸化物半導体電界効果ト
ランジスタ、バイポーラ・トランジスタ、あるいはこれ
ら双方を含むことが好ましい。別の実施例では、集積回
路２２は、単一のトランジスタ、またはダイオードまた
は抵抗を含む単一の半導体素子のみから成る場合もあ
り、含まれる素子もこれらには限定されない。
【０００８】パシベーション層２４、および図２におけ
る金属層２３、アンダー・バンプ・メタルルジ２５、お
よび相互接続バンプ２９を含む相互接続システム３１に
ついて、次に詳細に説明する。
【０００９】再び図１を参照すると、方法１０は続いて
工程１２に進み、ここで半導体基板上にメタライゼーシ
ョン・パターンが形成される。図２は、基板２１上の導
電層即ち金属層２３を示す。金属層２３は、工程１２の
メタライゼ−ション・パタ−ンの一部を表す。金属層２
３は、集積回路２２に電気的に結合されている。金属層
２３はアルミニウムから成ることが好ましいが、当技術
では既知のように銅およびシリコンを含むことも可能で
ある。金属層２３を基板２１上に形成即ち製造する際に
は、例えば、従来のスパッタリング、フォトリソグラフ
ィ、およびエッチング・プロセスを使用する。好適実施
例では、金属層２３は、直径が約７５ないし１００ミク
ロン、厚さが約１ないし３ミクロンの金属パッドであ
る。
【００１０】図１における方法１０の次の工程、即ち、
工程１３に進み、メタライゼーション・パターン上にパ
シベーション層を設ける。図２に示すように、パシベー
ション層２４は、金属層２３、集積回路２２、および基
板２１上に配置される。パシベーション層２４を基板２
１上に堆積する際には、例えば、化学蒸着技術を用いる
ことができる。好適実施例では、パシベーション層２４
は、酸化シリコン、窒化シリコン、または酸窒化シリコ
ンから成り、厚さは約０．３ないし１．０ミクロンであ
る。
【００１１】パシベーション層２４を基板２１上に堆積
した後、エッチング・プロセスを用いてパシベーション
層２４の一部を除去する。具体的には、パシベーション
層２４の金属層２３上に位置する部分を除去する。フォ
トリソグラフィ・エッチング・マスク（図示せず）を用
いて、このエッチング・プロセスで除去すべきパシベー
ション層２４の所望部分を規定することができる。フォ
トリソグラフィ・エッチング・マスクは、パシベーショ
ン層２４をエッチングした後に、パシベーション層２４
から除去する。
【００１２】再び図１を参照すると、方法１０は工程１
４に進み、メタライゼーション・パターン上に、アンダ
ー・バンプ・メタルルジを配する処理を行う。図２で
は、工程１４のアンダー・バンプ・メタルルジは、アン
ダー・バンプ・メタルルジ即ちＵＢＭ２５で表わされて
いる。ＵＢＭ２５は、基板２１、集積回路２２、金属層
２３、およびパシベーション層２４上に配置される。
【００１３】好適実施例では、ＵＢＭ２５は、バリア層
即ち層２６と、混合層即ち層２７と、接着層即ち層２８
の３層から成る。好ましくは、ＵＢＭ２５の３層は全て
金属である。層２６は、チタン・タングステン、ニッケ
ル、またはクロームを含むがこれらには限定されないバ
リア物質から成るが、好ましくは、チタンから成り、厚
さは約１，０００ないし１，５００オングストロームで
あることが好ましい。層２８は、銅を含むがこれには限
定されない接着性物質から成り、厚さは約４，０００な
いし６，０００オングストロームであることが好まし
い。
【００１４】層２７は、層２６，２８間に位置し、層２
６のバリア物質と層２８の接着性物質とを含む。例え
ば、層２６がチタンから成り、層２８が銅から成る好適
実施例では、層２７はチタン銅から成り、厚さは約１，
０００ないし２，０００オングストロームである。層２
７が層２６，２８の元素の混合物から成るので、層２７
は層２６，２８間の遷移層として機能し、ＵＢＭ２５の
信頼性向上をもたらすのであるが、これについては以下
で説明する。
【００１５】層２６，２７，２８は基板２１上に蒸着す
ることもできるが、層２６，２７，２８は基板２１上に
スパッタリングすることが好ましい。スパッタリング技
法が好ましいのは、蒸着技法よりも高速であり、堆積さ
れる層の接着力も高いからである。
【００１６】ＵＢＭ２５を形成するための好適なスパッ
タリング・プロセスの一例として、層２６をスパッタリ
ングするためにチタン・スパッタリング・ターゲットを
用い、層２８をスパッタリングするために銅スパッタリ
ング・ターゲットを用い、層２７をスパッタリングする
ために、約５０パーセント（％）チタンと５０％銅から
成る第３スパッタリング・ターゲットを用いる。ニュー
ヨーク州、オレンジバーグ(Orangeburg)のMaterials Re
search Corporationは、３種類のスパッタリング・ター
ゲットを保持可能な、型番６４３を有するスパッタリン
グ・ツールを製造している。別の実施例では、層２７を
スパッタリングするために、チタン・スパッタリング・
ターゲットと銅スパッタリング・ターゲットとを用い
る。言い換えれば、単一のスパッタリング・ターゲット
を用いる代わりに、２つの別個のスパッタリング・ター
ゲットを用いて、層２７を堆積することができる。
【００１７】図１に戻り、方法１０は工程１５に進み、
ここで、アンダー・バンプ・メタルルジ上に相互接続バ
ンプを設ける。図２では、相互接続バンプ２９は、ＵＢ
Ｍ２５、金属層２３、および基板２１上に配置されてい
る。相互接続バンプ２９は、ＵＢＭ２５および金属層２
３を介して、集積回路２２に電気的に結合されている。
好適実施例では、相互接続バンプははんだから成り、こ
れはＵＢＭ２５上に電気めっきされたものである。例え
ば、ＵＢＭ２５上にフォトリソグラフィ・パターンを形
成し（図示せず）、ＵＢＭ２５の一部を露出させ、電気
めっきプロセスを用いて、ＵＢＭ２５の露出部分上に相
互接続バンプ２９を形成する。
【００１８】好ましくは、相互接続バンプ２９は、約９
７％ないし５％の鉛と、３％ないし９５％の錫から成る
はんだである。別の実施例では、はんだは鉛の代わり
に、インディウムまたはビスマスを含む。好適実施例で
は、相互接続バンプ２９は球と形状が類似しており、直
径は約５０ないし１００ミクロンである。好ましくは、
相互接続バンプ２９の直径を、金属層２３の幅よりも小
さくする。
【００１９】工程１５の好適な電気めっきプロセスの
間、ＵＢＭ２５、特に層２８はめっきバス(platingbus)
として機能する。例えば、バンプ形成の間のリフロー、
ダイの組み立て、または再加工のような後続の処理の
間、層２８内の銅の一部は、相互接続バンプ２９によっ
て消費される。言い換えれば、摂氏約１５０ないし３５
０度（℃）の高温において、層２８と相互接続バンプ２
９との間に錫と銅との中間金属を形成することができ
る。
【００２０】はんだは銅に接着するので、層２７，２８
には銅を用いることが好ましい。チタンは銅およびはん
だに対して拡散バリアとなるので、層２６にはチタンを
用いることが好ましい。層２６におけるチタンは例え
ば、層２７，２８の銅、および相互接続バンプ２９の鉛
および錫のような汚染物が、金属層２３内に拡散するの
を防止する。また、チタンは金属層２３のアルミニウム
に対して応力の低い接着層を与えるので、チタンを層２
６に用いることも好ましい。
【００２１】層２６のチタンは金属層２３のアルミニウ
ムに接着するが、相互接続バンプ２９のはんだは層２６
のチタンには接着しない。したがって、層２７を層２６
上に配置し、遷移層、即ち、層２６のバリア物質と相互
接続バンプ２９との間の領域を設ける。層２８の銅が相
互接続バンプ２９のはんだによって完全に消費された場
合、層２７は相互接続バンプ２９のはんだのための、濡
れ性のある接着膜(wettable adhesion film)としても作
用する。層２７内にチタンがあるので、相互接続バンプ
２９が層２７を完全に消費することはない。
【００２２】図１に戻って、方法１０は工程１６に進
み、ここで、相互接続バンプをアンダー・バンプ・メタ
ルルジのためのエッチングマスクとして用いつつ、アン
ダー・バンプ・メタルルジにエッチングを行う。図２
は、ＵＢＭ２５の部分３０を除去即ちエッチングする工
程１６の前の半導体素子２０と相互接続システム３１と
を示す。図３は、工程１６のエッチング・プロセス後の
半導体素子２０と相互接続システム３１とを示す。
【００２３】相互接続バンプ２９が銅と錫とから成り、
層２８が銅から成る好適実施例では、コネクティカット
州、ウオータベリ(Waterbury)にある会社、 MacDermid
からMetexTM という商品名で入手可能なエッチャントを
用いて、室温で約２ないし３分、層２８にウエット・エ
ッチングを行う。MetexTM エッチャントを工程１６で用
いる場合、相互接続バンプ２９はエッチング・マスクと
して機能する。
【００２４】層２８をエッチングした後、好ましくは異
なるエッチャントを用いて層２７，２６を除去する。例
えば、層２６がチタンから成り、層２７がチタンと銅と
から成り、相互接続バンプ２９が錫と鉛とから成る好適
実施例では、約１００ないし３００ｍｌの３０％過酸化
水素(H2O2)、約１００ないし３００ｍｌの脱イオン水(H
2O)、約１ないし４０ｍｌの水酸化アンモニウム (NH4O
H)、および約１ないし５０グラムの（エチレンジニトリ
ロ）四酢酸四ナトリウム塩二水化物 ((etylenedinitori
lo) tetraacetic acid tetrasodium salt,dihydrate)か
ら成る水溶液を用いて、約１５ないし３０℃で約２ない
し５分間、層２７，２６にエッチングを行う。好ましく
は、上記エッチャントのｐＨレベルを約６ないし１４の
間とする。好ましくは、３０％過酸化水素と脱イオン水
との間の体積比を約１：１とする。上述の湿性エッチャ
ントにおいて、過酸化水素濃度を高くすると、相互接続
バンプ２９における鉛をエッチングする可能性があると
いう事実から、３０％過酸化水素の量は制限されること
は理解されよう。ここでも、相互接続バンプ２９は、方
法１０の工程１６においてこの第２湿性エッチャントを
用いる際に、層２７，２６のためのエッチング・マスク
として機能する。第２湿性エッチャントも、層２８およ
び相互接続バンプ２９に対して、層２６，２７を選択的
にエッチングすることが好ましい。
【００２５】別の実施例では、上述の（エチレンジニト
リロ）四酢酸四ナトリウム塩二水化物を、（エチレンジ
ニトリロ）四酢酸二ナトリウム塩二水化物と置き換える
ことも可能である。
【００２６】従来のプロセスでは、アンダー・バンプ・
メタルルジにパターニングを行うためには、フォトリソ
グラフィまたはモリブデン・エッチング・マスクを追加
する必要がある。しかしながら、本発明では、相互接続
部２９は工程１６のエッチャントによって殆どエッチン
グされないので、相互接続バンプ２９は工程１６におい
てエッチング・マスクとして使用される。したがって、
本発明では余分なマスキング工程が必要ないので、本発
明のサイクル・タイム、複雑性、およびコストは、従来
技術のサイクル・タイム、複雑性、およびコストに比較
して低下することになる。
【００２７】これまで好適実施例を参照しながら、本発
明を特定して示しかつ説明してきたが、本発明の精神お
よび範囲から逸脱することなく、形態および詳細におけ
る変更が可能であることは当業者には理解されよう。例
えば、別の実施例では、基板２１は、半導体以外の物質
から成るものでもよい。一例として、基板２１はポリエ
ステル製回路基板とすることもできる。本発明の別の実
施例の追加例として、方法１０における工程１５の電気
めっきプロセスの代わりに、無電解めっきプロセスを用
いることができる。更に別の実施例では、パシベーショ
ン層２４上に、またはパシベーション層２４の代わり
に、ポリイミド層を用いてもよい。
【００２８】したがって、本発明によれば、従来技術の
欠点を克服する、改良された相互接続システムが提供さ
れたことは明白である。本発明は、相互接続バンプとア
ンダー・バンプ・メタルルジとの間の接着力不足による
信頼性低下に関連する問題を解消する。また、本発明
は、アンダー・バンプ・メタルルジ上に厚い銅層をめっ
きして、相互接続バンプとＵＢＭとの間の接着力を確保
する必要性もなくするものである。更に、本発明は、相
互接続システムを製造する際のサイクル・タイムの短
縮、コスト低減、および複雑性の低下を図ることができ
る。
【図面の簡単な説明】
【図１】本発明による相互接続システムを製造する方法
の一実施例の概要を示す図。
【図２】本発明による製造の間における相互接続システ
ムの一実施例を示す断面図。
【図３】本発明による製造の間における相互接続システ
ムの一実施例を示す断面図。
【符号の説明】
２０ 半導体素子 ２１ 基板 ２２ 集積回路 ２３ 金属層 ２４ パシベーション層 ２５ アンダー・バンプ・メタルルジ ２８ 接着層 ２９ 相互接続バンプ ３１ 相互接続システム
フロントページの続き (72)発明者 フランシス・ジェイ・カーニー アメリカ合衆国アリゾナ州ギルバート、イ ースト・セージブラッシュ・ストリート 602 (72)発明者 エリック・ジェイ・ウールセイ アメリカ合衆国アリゾナ州チャンドラー、 ウェスト・カリー・ドライブ1832

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】相互接続システムであって：基板（２
    １）；基板上の導電層（２３）；前記導電層（２３）上
    に配置された第１層（２６）であって、バリア物質から
    成る前記第１層（２６）；前記第１層（２６）上に配置
    された第２層（２８）であって、接着性物質から成る前
    記第２層（２８）；および前記第１層（２６）と前記第
    ２層（２８）との間に配置された第３層（２７）であっ
    て、前記バリア物質と前記接着性物質とから成る前記第
    ３層（２７）；から成ることを特徴とする相互接続シス
    テム。
  2. 【請求項２】半導体素子であって：半導体基板（２
    １）；前記半導体基板（２１）内の集積回路（２２）；
    前記集積回路（２２）に結合された金属層（２３）；バ
    リア物質を有するバリア層（１６）であって、前記金属
    層（２３）に結合された前記バリア層（２６）；接着性
    物質と前記バリア物質とを有する混合層（２７）であっ
    て、前記バリア層（２６）に結合された前記混合層（２
    ７）；前記接着性物質を有する接着層（２８）であっ
    て、前記混合層（２７）に結合された前記接着層（２
    ８）；および前記接着層（２８）に結合された相互接続
    バンプ（２９）；から成ることを特徴とする半導体素
    子。
  3. 【請求項３】半導体素子の製造方法であって：半導体基
    板（２１）を用意する段階；前記半導体基板（２１）内
    に集積回路（２２）を作成する段階；前記半導体基板
    （２１）上に金属層（２３）を形成し、前記集積回路
    （２２）に前記金属層（２３）を結合する段階；前記金
    属層（２３）上に、バリア物質を有するバリア層（２
    ６）をスパッタリングする段階；前記バリア層（２６）
    上に、前記バリア物質と接着性物質とを有する混合層
    （２７）をスパッタリングする段階；前記混合層（２
    ７）上に、前記接着性物質を有する接着層（２８）をス
    パッタリングする段階；前記接着層（２８）上に相互接
    続バンプ（２９）を形成する段階；前記相互接続バンプ
    （２９）をエッチング・マスクとして用い、前記接着層
    （２８）と、前記混合層（２７）と、前記バリア層（２
    ６）とをエッチングする段階；から成ることを特徴とす
    る方法。
JP8353600A 1995-12-26 1996-12-17 相互接続システムおよび製造方法 Pending JPH09186163A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US578255 1995-12-26
US08/578,255 US5773359A (en) 1995-12-26 1995-12-26 Interconnect system and method of fabrication

Publications (1)

Publication Number Publication Date
JPH09186163A true JPH09186163A (ja) 1997-07-15

Family

ID=24312069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8353600A Pending JPH09186163A (ja) 1995-12-26 1996-12-17 相互接続システムおよび製造方法

Country Status (2)

Country Link
US (1) US5773359A (ja)
JP (1) JPH09186163A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001062517A1 (fr) * 2000-02-22 2001-08-30 Toray Engineering Company,Limited Carte d'identification sans contact ou analogue et procede de fabrication correspondant
WO2001075789A1 (fr) * 2000-04-04 2001-10-11 Toray Engineering Company, Limited Procede de production de boitier cof
JP2006156910A (ja) * 2004-12-01 2006-06-15 Denso Corp 半導体装置
JP2013042018A (ja) * 2011-08-18 2013-02-28 Fujitsu Ltd 半導体装置およびその製造方法並びに電子装置

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388203B1 (en) 1995-04-04 2002-05-14 Unitive International Limited Controlled-shaped solder reservoirs for increasing the volume of solder bumps, and structures formed thereby
JP3549208B2 (ja) 1995-04-05 2004-08-04 ユニティヴ・インターナショナル・リミテッド 集積再分配経路設定導体、はんだバイプならびにそれらにより形成された構造を形成する方法
JP3413020B2 (ja) * 1996-07-17 2003-06-03 株式会社東芝 半導体装置の製造方法
WO1998009332A1 (en) * 1996-08-27 1998-03-05 Nippon Steel Corporation Semiconductor device provided with low melting point metal bumps and process for producing same
TW480636B (en) * 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
FI970822A (fi) * 1997-02-27 1998-08-28 Nokia Mobile Phones Ltd Menetelmä ja järjestely komponentin liittämiseksi
TW322613B (en) * 1997-03-10 1997-12-11 guang-long Lin Continuous method of implementing solder bump on semiconductor wafer electrode
US6372624B1 (en) 1997-08-04 2002-04-16 Micron Technology, Inc. Method for fabricating solder bumps by wave soldering
US6028011A (en) * 1997-10-13 2000-02-22 Matsushita Electric Industrial Co., Ltd. Method of forming electric pad of semiconductor device and method of forming solder bump
US6162652A (en) * 1997-12-31 2000-12-19 Intel Corporation Process for sort testing C4 bumped wafers
JPH11340265A (ja) * 1998-05-22 1999-12-10 Sony Corp 半導体装置及びその製造方法
US6436300B2 (en) 1998-07-30 2002-08-20 Motorola, Inc. Method of manufacturing electronic components
US6077775A (en) * 1998-08-20 2000-06-20 The United States Of America As Represented By The Secretary Of The Navy Process for making a semiconductor device with barrier film formation using a metal halide and products thereof
US6720654B2 (en) 1998-08-20 2004-04-13 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with cesium barrier film and process for making same
US6351036B1 (en) 1998-08-20 2002-02-26 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with a barrier film and process for making same
US6734558B2 (en) 1998-08-20 2004-05-11 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with barium barrier film and process for making same
US6188134B1 (en) 1998-08-20 2001-02-13 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with rubidium barrier film and process for making same
US6291876B1 (en) 1998-08-20 2001-09-18 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with composite atomic barrier film and process for making same
US6144050A (en) * 1998-08-20 2000-11-07 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with strontium barrier film and process for making same
US6130141A (en) * 1998-10-14 2000-10-10 Lucent Technologies Inc. Flip chip metallization
US6327158B1 (en) * 1999-01-15 2001-12-04 National Semiconductor Corporation Metal pads for electrical probe testing on wafer with bump interconnects
US6251797B1 (en) * 1999-02-26 2001-06-26 Rohm Co., Ltd. Method of fabricating semiconductor device
US6649533B1 (en) 1999-05-05 2003-11-18 Advanced Micro Devices, Inc. Method and apparatus for forming an under bump metallurgy layer
US6332988B1 (en) * 1999-06-02 2001-12-25 International Business Machines Corporation Rework process
US6352881B1 (en) 1999-07-22 2002-03-05 National Semiconductor Corporation Method and apparatus for forming an underfill adhesive layer
US6423625B1 (en) * 1999-08-30 2002-07-23 Taiwan Semiconductor Manufacturing Company Ltd. Method of improving the bondability between Au wires and Cu bonding pads
US6312830B1 (en) 1999-09-02 2001-11-06 Intel Corporation Method and an apparatus for forming an under bump metallization structure
KR100311975B1 (ko) * 1999-12-16 2001-10-17 윤종용 반도체소자 및 그 제조방법
JP2001196404A (ja) * 2000-01-11 2001-07-19 Fujitsu Ltd 半導体装置及びその製造方法
US6387793B1 (en) * 2000-03-09 2002-05-14 Hrl Laboratories, Llc Method for manufacturing precision electroplated solder bumps
US6806578B2 (en) 2000-03-16 2004-10-19 International Business Machines Corporation Copper pad structure
US6465887B1 (en) * 2000-05-03 2002-10-15 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with diffusion barrier and process for making same
US6258705B1 (en) 2000-08-21 2001-07-10 Siliconeware Precision Industries Co., Ltd. Method of forming circuit probing contact points on fine pitch peripheral bond pads on flip chip
US6692629B1 (en) 2000-09-07 2004-02-17 Siliconware Precision Industries Co., Ltd. Flip-chip bumbing method for fabricating solder bumps on semiconductor wafer
DE60108413T2 (de) * 2000-11-10 2005-06-02 Unitive Electronics, Inc. Verfahren zum positionieren von komponenten mit hilfe flüssiger antriebsmittel und strukturen hierfür
JP2002170838A (ja) * 2000-11-30 2002-06-14 Shinkawa Ltd 半導体装置およびその製造方法
US6740427B2 (en) * 2001-09-21 2004-05-25 Intel Corporation Thermo-mechanically robust C4 ball-limiting metallurgy to prevent failure due to die-package interaction and method of making same
US6853076B2 (en) * 2001-09-21 2005-02-08 Intel Corporation Copper-containing C4 ball-limiting metallurgy stack for enhanced reliability of packaged structures and method of making same
TWI245395B (en) * 2001-11-20 2005-12-11 Advanced Semiconductor Eng Multi-chip module package device
DE10157209A1 (de) * 2001-11-22 2003-06-12 Fraunhofer Ges Forschung Verfahren zur Erzeugung von erhabenen Strukturen, insbesondere Kontakthöckern
KR100415617B1 (ko) * 2001-12-06 2004-01-24 엘지.필립스 엘시디 주식회사 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법
US6596619B1 (en) * 2002-05-17 2003-07-22 Taiwan Semiconductor Manufacturing Company Method for fabricating an under bump metallization structure
US6960828B2 (en) * 2002-06-25 2005-11-01 Unitive International Limited Electronic structures including conductive shunt layers
US7531898B2 (en) * 2002-06-25 2009-05-12 Unitive International Limited Non-Circular via holes for bumping pads and related structures
US7547623B2 (en) 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
US7423337B1 (en) 2002-08-19 2008-09-09 National Semiconductor Corporation Integrated circuit device package having a support coating for improved reliability during temperature cycling
US6762503B2 (en) * 2002-08-29 2004-07-13 Micron Technology, Inc. Innovative solder ball pad structure to ease design rule, methods of fabricating same and substrates, electronic device assemblies and systems employing same
JP3707481B2 (ja) * 2002-10-15 2005-10-19 セイコーエプソン株式会社 半導体装置の製造方法
TWI244184B (en) * 2002-11-12 2005-11-21 Siliconware Precision Industries Co Ltd Semiconductor device with under bump metallurgy and method for fabricating the same
US7301222B1 (en) 2003-02-12 2007-11-27 National Semiconductor Corporation Apparatus for forming a pre-applied underfill adhesive layer for semiconductor wafer level chip-scale packages
TWI225899B (en) * 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
US7388147B2 (en) * 2003-04-10 2008-06-17 Sunpower Corporation Metal contact structure for solar cell and method of manufacture
US7675174B2 (en) * 2003-05-13 2010-03-09 Stmicroelectronics, Inc. Method and structure of a thick metal layer using multiple deposition chambers
US7049216B2 (en) * 2003-10-14 2006-05-23 Unitive International Limited Methods of providing solder structures for out plane connections
US20050085062A1 (en) * 2003-10-15 2005-04-21 Semitool, Inc. Processes and tools for forming lead-free alloy solder precursors
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7427557B2 (en) * 2004-03-10 2008-09-23 Unitive International Limited Methods of forming bumps using barrier layers as etch masks
US7282375B1 (en) 2004-04-14 2007-10-16 National Semiconductor Corporation Wafer level package design that facilitates trimming and testing
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) * 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US20060023107A1 (en) * 2004-08-02 2006-02-02 Bolken Todd O Microelectronic imagers with optics supports having threadless interfaces and methods for manufacturing such microelectronic imagers
US7429494B2 (en) * 2004-08-24 2008-09-30 Micron Technology, Inc. Microelectronic imagers with optical devices having integral reference features and methods for manufacturing such microelectronic imagers
US7425499B2 (en) 2004-08-24 2008-09-16 Micron Technology, Inc. Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
SG120200A1 (en) * 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7271482B2 (en) * 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7282433B2 (en) 2005-01-10 2007-10-16 Micron Technology, Inc. Interconnect structures with bond-pads and methods of forming bump sites on bond-pads
TWI304234B (en) * 2005-03-04 2008-12-11 Int Rectifier Corp Semiconductor package fabrication
US20060205170A1 (en) * 2005-03-09 2006-09-14 Rinne Glenn A Methods of forming self-healing metal-insulator-metal (MIM) structures and related devices
TWI246733B (en) * 2005-05-04 2006-01-01 Siliconware Precision Industries Co Ltd Fabrication method of under bump metallurgy structure
US20060290001A1 (en) * 2005-06-28 2006-12-28 Micron Technology, Inc. Interconnect vias and associated methods of formation
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
TW200709359A (en) * 2005-08-31 2007-03-01 Advanced Semiconductor Eng Wafer structure
US20070045812A1 (en) * 2005-08-31 2007-03-01 Micron Technology, Inc. Microfeature assemblies including interconnect structures and methods for forming such interconnect structures
US7622377B2 (en) 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
DE102005051330B4 (de) * 2005-10-25 2015-04-02 Infineon Technologies Ag Verfahren zum Herstellen und Reinigen von oberflächenmontierbaren Außenkontaktsockeln
US7932615B2 (en) * 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
WO2007133528A2 (en) * 2006-05-08 2007-11-22 Indium Corporation Of America Alloy compositions and techniques for reducing intermetallic compound thickness and oxidation of metals and alloys
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) * 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US7884015B2 (en) * 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
WO2011099934A1 (en) * 2010-02-10 2011-08-18 Agency For Science, Technology And Research A method of forming a bonded structure
JP2011222738A (ja) * 2010-04-09 2011-11-04 Renesas Electronics Corp 半導体装置の製造方法
DE102015100521B4 (de) * 2015-01-14 2020-10-08 Infineon Technologies Ag Halbleiterchip und Verfahren zum Bearbeiten eines Halbleiterchips
CN111564414B (zh) * 2019-12-12 2021-09-24 奥特斯(中国)有限公司 部件承载件及制造部件承载件的方法
CN113540017B (zh) * 2021-06-30 2024-04-09 佛山市国星光电股份有限公司 一种igbt模块封装结构及其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57154858A (en) * 1981-03-20 1982-09-24 Hitachi Ltd Method for formation of electrode
US5310699A (en) * 1984-08-28 1994-05-10 Sharp Kabushiki Kaisha Method of manufacturing a bump electrode
JPS61251153A (ja) * 1985-04-30 1986-11-08 Fujitsu Ltd 半導体装置のバンプ形成方法
KR940010510B1 (ko) * 1988-11-21 1994-10-24 세이꼬 엡슨 가부시끼가이샤 반도체 장치 제조 방법
JPH02253628A (ja) * 1989-03-28 1990-10-12 Nec Corp 半導体装置の製造方法
JP3015436B2 (ja) * 1990-09-25 2000-03-06 株式会社東芝 半導体装置およびその接続方法
JPH0513421A (ja) * 1991-07-04 1993-01-22 Tanaka Kikinzoku Kogyo Kk バンプ形成方法
US5310602A (en) * 1991-11-12 1994-05-10 Cornell Research Foundation Self-aligned process for capping copper lines
US5470787A (en) * 1994-05-02 1995-11-28 Motorola, Inc. Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same
US5587336A (en) * 1994-12-09 1996-12-24 Vlsi Technology Bump formation on yielded semiconductor dies

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001062517A1 (fr) * 2000-02-22 2001-08-30 Toray Engineering Company,Limited Carte d'identification sans contact ou analogue et procede de fabrication correspondant
US6779733B2 (en) 2000-02-22 2004-08-24 Toray Engineering Company, Limited Noncontact id card or the like and method of manufacturing the same
WO2001075789A1 (fr) * 2000-04-04 2001-10-11 Toray Engineering Company, Limited Procede de production de boitier cof
JP2006156910A (ja) * 2004-12-01 2006-06-15 Denso Corp 半導体装置
JP2013042018A (ja) * 2011-08-18 2013-02-28 Fujitsu Ltd 半導体装置およびその製造方法並びに電子装置

Also Published As

Publication number Publication date
US5773359A (en) 1998-06-30

Similar Documents

Publication Publication Date Title
JPH09186163A (ja) 相互接続システムおよび製造方法
US5904859A (en) Flip chip metallization
US6222279B1 (en) Solder bump fabrication methods and structures including a titanium barrier layer
US6130141A (en) Flip chip metallization
US5492235A (en) Process for single mask C4 solder bump fabrication
EP0411165B1 (en) Method of forming of an integrated circuit chip packaging structure
US5508229A (en) Method for forming solder bumps in semiconductor devices
US7550849B2 (en) Conductive structures including titanium-tungsten base layers
US6232212B1 (en) Flip chip bump bonding
US5244833A (en) Method for manufacturing an integrated circuit chip bump electrode using a polymer layer and a photoresist layer
JP3245122B2 (ja) Ｃ４をめっきして銅スタッドとする方法
US5208186A (en) Process for reflow bonding of bumps in IC devices
EP0382080A2 (en) Bump structure for reflow bonding of IC devices
JP2001267356A (ja) 電気接続用導電パッドを準備する方法および形成された導電パッド
JP2010267996A (ja) 小型電子機器、その形成方法、およびシステム
US6413878B1 (en) Method of manufacturing electronic components
US6429046B1 (en) Flip chip device and method of manufacture
US20060244109A1 (en) Method for fabricating connection regions of an integrated circuit, and integrated circuit having connection regions
JP2730492B2 (ja) 半導体装置
JP2003218151A (ja) 無電解メッキバンプの形成方法、半導体装置及びその製造方法
JPS5950544A (ja) 多層配線の形成方法
US5861341A (en) Plated nickel-gold/dielectric interface for passivated MMICs
CN1103119C (zh) 用于单掩膜c4焊料凸点制造的方法
JPH08213401A (ja) バンプ電極及びその製造方法
JPH11510321A (ja) 単一のマスクでｃ４はんだバンプを形成する方法