DE102005051330B4 - Verfahren zum Herstellen und Reinigen von oberflächenmontierbaren Außenkontaktsockeln - Google Patents

Verfahren zum Herstellen und Reinigen von oberflächenmontierbaren Außenkontaktsockeln Download PDF

Info

Publication number
DE102005051330B4
DE102005051330B4 DE102005051330.1A DE102005051330A DE102005051330B4 DE 102005051330 B4 DE102005051330 B4 DE 102005051330B4 DE 102005051330 A DE102005051330 A DE 102005051330A DE 102005051330 B4 DE102005051330 B4 DE 102005051330B4
Authority
DE
Germany
Prior art keywords
seed layer
annealing
contact
outer contact
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102005051330.1A
Other languages
English (en)
Other versions
DE102005051330A1 (de
Inventor
Thomas Gutt
Dr. Sgouridis Sokratis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005051330.1A priority Critical patent/DE102005051330B4/de
Priority to US11/552,754 priority patent/US7723158B2/en
Publication of DE102005051330A1 publication Critical patent/DE102005051330A1/de
Application granted granted Critical
Publication of DE102005051330B4 publication Critical patent/DE102005051330B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

Verfahren zum Herstellen und Reinigen von Außenkontaktsockeln für eine Oberflächenmontage auf Schaltungsträgern, wobei das Verfahren folgende Verfahrensschritte aufweist: – galvanisches Abscheiden von Außenkontaktsockeln auf Halbleiterwafern oder Halbleiterchips; – Ausdiffusion flüchtiger Substanzen aus den galvanisch abgeschiedenen Außenkontaktsockeln durch Tempern der galvanisch abgeschiedenen Außenkontaktsockel bei Temperaturen unterhalb einer Schmelztemperatur von abgeschiedenem Kontaktsockelmaterial mit einer Temperdauer tD im Bereich von 0,5 h ≤ tD ≤ 5,0 h; – Durchführen eines RTP Hochtemperatur-Intervalls, bei dem mindestens die Schmelztemperatur erreicht wird, – Nassätzen von Oberflächen der Außenkontaktsockel.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen und Reinigen von Außenkontaktsockeln für eine Oberflächenmontage auf Schaltungsträgern. Dazu werden die Außenkontaktsockel auf Kontaktflächen von Halbleiterwafern oder Halbleiterchips galvanisch abgeschieden und dienen als Flipchip-Kontakte für eine Oberflächenmontage auf Schaltungsträgern.
  • Herkömmliche Flipchip-Kontakte sind relativ unkritisch oberflächenmontierbar, solange sie als Lotkugeln auf Kontaktflächen von Halbleiterchips gelötet sind. Zuverlässigkeitsprobleme treten erst auf, wenn galvanisch abgeschiedene Außenkontaktsockel als Flipchip-Kontakte eingesetzt werden. Selbst eine Vorbehandlung durch Nassätzen ergibt nicht die gewünschte Verbesserung in der Oberflächenmontagezuverlässigkeit, wie sie bei aufgelöteten Flipchip-Kontakten als Lotkugeln erreicht wird. Vielmehr ist festzustellen, dass durch das Nassätzen von verschieden Außenkontaktsockeln die Rauigkeit der Sockeloberfläche zunimmt und eine zerklüftete Sockeloberfläche die Folge ist.
  • Dennoch besteht der Bedarf, die herkömmlichen Lotkugeln für Flipchip-Kontakte durch galvanisch abgeschiedene Außenkontaktsockel zu ersetzen, da der Vorgang des Anbringens von Lotkugeln an Halbleiterchips oder auf Halbleiterwafern ein kritischer Prozess ist, der allein durch das Verteilen der vielen Lotkugeln auf einem Halbleiterwafer in vorbestimmten Positionen, nämlich den Kontaktflächen des Halbleiterwafers, ein zeitaufwändiger und kritischer Prozess ist, während die galvanische Abscheidung von Außenkontaktsockeln auf einem Halbleiterwafer durch entsprechende Maskierungstechniken für eine Vielzahl von Außenkontaktsockeln zeitsparend und gleichzeitig für eine Vielzahl von Halbleiterwafern durchgeführt werden kann im Gegensatz zu Lotkugeln bei denen jeder Halbleiterwafer bzw. jeder Halbleiterchip einzeln mit Lotkugeln zu versehen ist. Dieses erfordert aufwändige Verteilungs- und Justagetechniken der Lotkugeln für Flipchip-Kontakte.
  • Die Zuverlässigkeitsprobleme bei galvanisch abgeschiedenen Außenkontaktsockeln sind teilweise auf Verunreinigungen in den galvanisch abgeschiedenen Materialien zurückzuführen. Teilweise beruhen die Probleme auch auf einer Wasserstoffversprühung der Metallgemische der galvanisch abgeschiedenen Außenkontaktsockel. Derartige Defekte und Verunreinigungen, welche die Oberflächenmontagezuverlässigkeit von Kontaktsockeln herabsetzen, können auf den unterschiedlichsten Zusätzen beruhen, die den Metallsalzen eines Galvanikbades zugesetzt werden, um die Benetzungsfähigkeit oder die Fließfähigkeit des Galvanikbades zu erhöhen. Somit werden Glanzbildner, Benetzungsmmittel, Zyanide oder andere organische Substanzen, wie Zitronensäure, zugegeben, beispielsweise um ein Ausfällen von Reaktionsprodukten zu minimieren. Derartige Problemstoffe sind in Lotkugeln nicht enthalten, da sie aus Schmelzen in einem Sprüh- oder Tropfprozess entstehen und nicht mit Flüssigkeiten, wie Galvanikbädern, in Kontakt kommen.
  • Die US 5 773 359 A beschreibt ein Verfahren zur Herstellung von Außenkontakten, bei dem eine Underbump-Metallisierung und anschließend Außenkontakte aufgebracht werden.
  • Die US 2003/0173523 A1 beschreibt ein weiteres Verfahren zur Herstellung von Außenkontaktsockeln, bei dem zunächst eine Underbump-Metallisierung und anschließend Bump-Metallisierungen durch galvanisches Abscheiden aufgebracht werden.
  • Die DE 101 27 889 A1 beschreibt ein Verfahren zum Umschmelzen von auf Verbindungsstellen aufgebrachtem Lotmaterial, bei dem ein RTP-Verfahren durchgeführt wird.
  • Ferner werden im Stand der Technik verschiedene, für das Reflowlöten geeignete Temperaturprofile beschrieben.
  • Aufgabe der Erfindung ist es, ein Verfahren zum Herstellen und Reinigen von Außenkontaktsockeln für eine Oberflächenmontage auf Schaltungsträgern zu schaffen, das die aufgeführten Probleme überwindet und Außenkontaktsockel zur Verfügung stellt, die mit hoher Zuverlässigkeit oberflächenmontierbar sind und eine Qualität aufweisen, die mindestens Flipchip-Kontakten aus Lotkugeln entspricht.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Erfindungsgemäß weist das Verfahren zum Herstellen und Reinigen von Außenkontaktsockeln für eine Oberflächenmontage auf Schaltungsträgern die nachfolgenden Verfahrensschritte auf. Zunächst erfolgt ein galvanisches Abscheiden von Außenkontaktsockeln auf Halbleiterwafern oder Halbleiterchips. Anschließend werden, zur Ausdiffusion flüchtiger Substanzen aus den galvanisch abgeschiedenen Außenkontaktsockeln, die galvanisch abgeschiedenen Außenkontaktsockel der Halbleiterwafer oder der Halbleiterchips bei Temperaturen unterhalb der Schmelztemperatur des abgeschiedenen Kontaktsockelmaterials mit einer Temperdauer tD im Bereich von 0,5 h ≤ tD ≤ 5,0 h getempert. Danach wird ein RTP-Prozess (rapid temperature process) in Form eines Hochtemperatur-Intervalls durchgeführt, bei dem mindestens die Schmelztemperatur des Kontaktsockelmaterials erreicht wird. Danach werden die Oberflächen der Außenkontaktsockel einer Nassätzung unterzogen. Ein abschließendes Spülen und Trocknen der Außenkontaktsockel beendet das Herstellungs- und Reinigungsverfahren. Das Verfahren kann auch zur Erzielung besonders guter Ergebnisse iteriert werden.
  • Ein Vorteil dieses Verfahrens ist es, dass nach dem Herstellen und Reinigen der Außenkontaktsockel diese eine saubere Oberfläche aufweisen, die den Oberflächen von Lotkugeln in keiner Weise nachstehen. Auch die sonst beim Nassätzen von Außenkontaktsockeln auftretenden Zerklüftungen und Oberflächenrauigkeiten sind überwunden. Die Zuverlässigkeit bei der Oberflächenmontage derartig hergestellter und gereinigter Außenkontaktsockel ist deutlich verbessert, so dass Fehlkontaktierungen bei der Oberflächenmontage nicht mehr auftreten.
  • Ein weiterer Aspekt der Erfindung betrifft ein Verfahren zum Herstellen von oberflächenmontierbaren Halbleiterchips für Schaltungsträger, wobei das Verfahren die nachfolgenden Verfahrensschritte aufweist. Zunächst wird ein Halbleiterwafer mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen hergestellt, wobei die Halbleiterbauteilpositionen metallische Kontaktflächen aufweisen, die über oberflächengeschützte Leiterbahnen mit Halbleiterelementstrukturen der Halbleiterbauteilpositionen in Wirkverbindung stehen. Auf die Oberfläche des Halbleiterwafers mit metallischen Kontaktflächen wird nun eine elektrisch leitfähige Keimschicht aufgebracht. Diese elektrisch leitende Keimschicht wird mit einer isolierenden Schutzschicht unter Freilassung der Kontaktflächenbereiche abgedeckt.
  • Nun erfolgt ein selektives galvanisches Abscheiden von Außenkontaktsockeln auf der Keimschicht in den frei zugänglichen Kontaktflächenbereichen. Danach wird die Schutzschicht entfernt. Nach dem Entfernen der Schutzschicht kann zur Ausdiffusion flüchtiger Substanzen aus den galvanisch abgeschiedenen Außenkontaktsockeln ein Tempern der galvanisch abgeschiedenen Außenkontaktsockel des Halbleiterwafers bei Temperaturen unterhalb der Schmelztemperatur des abgeschiedenen Kontaktsockelmaterials und einer Temperdauer tD im Bereich von 0,5 h ≤ tD ≤ 5,0 h erfolgen. Nach dem Temperschritt wird schließlich ein RTP-Prozess in Form eines Hochtemperatur-Intervalls durchgeführt, bei dem die Schmelztemperatur erreicht wird. Abschließend werden die Oberflächen der Außenkontaktsockel unter gleichzeitigem Entfernen der noch verbliebenen Keimschichtreste nassgeätzt.
  • Dieses Verfahren hat gegenüber dem Lotkugelverfahren gemäß dem Stand der Technik den Vorteil, dass eine beliebige Anzahl von Wafern in ein galvanisches Bad gehängt werden kann, nachdem die Oberseite des Halbleiterwafers derart präpariert ist, dass einerseits alle Kontaktflächen auf der Oberseite mit der Kathode des Galvanikbades verbunden werden können und andererseits die Abscheidung jedoch nur in den frei zugänglichen Kontaktflächenbereichen erfolgt.
  • Dadurch ist es möglich, eine Vielzahl von Außenkontaktsockeln als Flipchip-Kontakte für die Oberflächenmontage von Halbleiterchips herzustellen. Damit wird das zeitaufwändige Justieren und Ausrichten von entsprechenden Lotkugeln aufweisenden Trägern auf der Oberseite eines Halbleiterwafers oder Halbleiterchips vermieden. Außerdem sind die Fertigungsschritte kompatibel mit den bisher angewandten Techniken in der Halbleitertechnologie. Die Nachteile, die das galvanisch abgeschiedene Material in Form von Außenkontaktsockeln mit sich bringt, können dann durch die erfindungsgemäßen Verfahrensschritte des Temperns sowie des Hochtemperatur-Intervalls und der anschließenden Nassätzung überwunden werden. Dazu kann in einer bevorzugten Ausführungsform der Erfindung der Halbleiterwafer vor dem Nassätzen in einzelne Halbleiterchips mit getemperten Außenkontaktsockeln aufgetrennt werden. Das Nassätzen erfolgt dann in vorteilhafter Weise in einem Trommel- oder Sprühautomaten.
  • In einer weiteren Variante der Herstellung von Außenkontaktsockeln wird der Halbleiterwafer noch vor dem Tempern in einzelne Halbleiterchips mit Außenkontaktsockeln aufgetrennt. Allgemein ist ein Singulieren vor dem Nassätzen bzw. auch schon vor dem Tempern zeitaufwändiger als wenn der gesamte Halbleiterwafer mit Außenkontaktsockeln sowohl getempert als auch später nach dem Hochtemperatur-Intervall nassgeätzt wird.
  • Die Temper-Temperatur TT unterhalb der Schmelztemperatur TS liegt vorzugsweise in einem Bereich von (TS – 50°C) ≤ T ≤ (TS – 5°C).
  • In diesem Temperaturbereich für ein Tempern unterhalb der Schmelztemperatur TS wird sichergestellt, dass flüchtige Substanzen aus dem Gefüge des Außenkontaktsockelmaterials entweichen können.
  • Bei dem Hochtemperatur-Kurzintervall werden die Außenkontaktsockel auf Spitzentemperaturen TH in einem RTP-Prozess aufgeheizt, die relativ zur Schmelztemperatur TS bei (TS + 5°C) ≤ TH ≤ (TS + 50°C) liegen. Damit wird sichergestellt, dass mindestens die Schmelztemperatur TS der Außenkontaktsockel erreicht wird und nun in der Flüssigphase eine Oberflächensegregation von festen Verunreinigungen und Einschlüssen in den Außenkontaktsockeln erfolgt und sich die festen Verunreinigungen und Einschlüsse auf den Oberflächen agglomerieren. Das somit getemperte und kurzzeitig angeschmolzene Außenkontaktsockelmaterial weist nun Eigenschaften auf, die eine zuverlässige Oberflächenmontage der Halbleiterchips auf entsprechenden Schaltungsträgern ermöglichen.
  • Da die Ausdiffusion von flüchtigen Substanzen während des Temperschrittes eine Mindestzeit erfordert, die bei dem oben angegebenen Temperaturintervall zwischen 0,5 h ≤ tD ≤ 5,0 h mit tD Temperdauer, vorzugsweise bei 1,5 h ≤ tD ≤ 2,5 h liegt. Demgegenüber ist das Hochtemperatur-Intervall deutlich kürzer, da eine Oberflächensegregation von festen Verunreinigungen bzw. Einschlüssen aus dem Innern der schmelzflüssigen Außenkontaktsockel innerhalb von Sekunden oder wenigen Minuten erfolgen kann. Somit wird ein Hochtemperatur-Intervall für eine Dauer tH von 10 s ≤ tH ≤ 300 s, vorzugsweise von 20 s ≤ tH ≤ 50 s eingestellt.
  • Das Nassätzen kann mit den unterschiedlichsten Lösungsmitteln und verdünnten Säuren und/oder Laugen durchgeführt werden. Vorzugsweise wird das Nassätzen der Oberflächen der Außenkontaktsockel mit 1%-iger Flusssäure durchgeführt. Für das Nassätzen der Oberflächen der Außenkontaktsockel kann auch eine 1%-ige Schwefelsäure eingesetzt werden. Die 1%-ige Flusssäure entfernt oder reduziert Oxide, die sich auf den Oberflächen agglomerieren oder sich bilden. Die Schwefelsäure verbrennt durch Oxidation beispielsweise Kohlenstoffreste von organischen Verbindungen auf der Oberfläche der Außenkontaktsockel. Deshalb kann es vorteilhaft sein, dass eine Mischung aus 1%-iger Flusssäure und 1%-iger Schwefelsäure für das Nassätzen eingesetzt wird.
  • Ein weiterer Vorteil für galvanisch abgeschiedene Außenkontaktsockel besteht in der Möglichkeit, beliebige Materialkombinationen in dem Galvanikbad abzuscheiden, indem gleichzeitig Salze von verschiedenen Metallen in das Galvanikbad eingegeben werden. So kann z. B. durch Eingabe eines Zinnsalzes und eines Silbersalzes ein SnAg-Lotgemisch auf den Kontaktflächenbereichen des Halbleiterwafers als Außenkontaktsockel abgeschieden werden. Ein derartiges Lotgemisch hat den Vorteil, dass nach dem Kurzzeitintervall ein Außenkontaktsockelmaterial zur Verfügung steht, das einerseits bleifrei ist und andererseits einen gegenüber Zinkbleiloten etwa erhöhten Schmelzpunkt aufweist und beispielsweise mit kupferhaltigen Kontaktanschlussflächen eines Schaltungsträgers hochtemperaturfeste intermetallische Phasen ausbildet.
  • Ein weiteres Material für die Außenkontaktsockel besteht aus einem SnAgCu-Lotgemisch, das durch Eingabe von einem Zinnsalz, einem Silbersalz und einem Kupfersalz in dem Galvanikbad abgeschieden werden kann. Dieses Lotgemisch hat den Vorteil, dass die Außenkontaktsockel unmittelbar auf kupferkaschierten Schaltungsträgern zuverlässig aufgelötet werden können und dass dabei hochtemperaturfeste intermetallische Phasen wie Cu3Sn oder Cu6Sn5 gebildet werden können.
  • Das Aufbringen einer leitfähigen Keimschicht auf die Oberseite des Halbleiterwafers kann mittels chemischer Gasphasenabscheidung erfolgen. Eine alternative Möglichkeit, eine leitfähige Keimschicht auf die Oberseite des Halbleiterwafers aufzubringen, ist die physikalische Gasphasenabscheidung. In beiden Fällen wird auf dem Halbleiterwafer eine äußerst dünne Schicht mit einigen 100 Nanometern bis zu wenigen Mikrometern Dicke abgeschieden, um den Stromfluss zu den Kontaktanschlussflächen für die galvanische Abscheidung zu gewährleisten.
  • Zu den physikalischen Gasphasenabscheidungsmethoden gehört eine Aufdampftechnik, bei der das abzuscheidende Material geschmolzen wird und im Vakuum auf die Leiterwafer aufdampft. Anstelle einer Aufdampftechnik wird auch häufig eine Sputtertechnik eingesetzt, bei der ein Opfermetall zerstäubt wird und sich auf dem Halbleiterwafer niederschlägt.
  • Nach dem Herstellen der Keimschicht wird das Abdecken der leitfähigen Keimschicht mit einer Schutzschicht unter Freilassen der Kontaktflächenbereiche in vorteilhafter Weise mittels eines Photolithographieverfahrens durchgeführt. Für ein photolithographisches Verfahren sind Polyamidschichten geeignet, die mit Hilfe des photolithographischen Verfahrens strukturierbar sind. Anstelle derartiger photolithographischer Verfahren kann die Schutzschicht unter Freilassen von Kontaktflächenbereichen auch durch eine Strahldrucktechnik aufgebracht werden. Bei dieser Strahldrucktechnik wird ähnlich wie beim Tintenstrahldrucker die Oberfläche des Halbleiterwafers mit einer strukturierten Schutzsicht bedeckt.
  • Ein Entfernen der elektrisch leitenden Keimschicht kann auch vor dem Tempern oder vor dem Hochtemperatur-Intervall erfolgen. Dieses ist insbesondere dann von Vorteil, wenn die Gefahr besteht, dass die Metalle der Keimschicht während des Temperschritts oder des Hochtemperatur-Intervalls die Eigenschaften der darunter angeordneten Struktur der integrierten Schaltung beeinträchtigen.
  • Das Entfernen der Schutzschicht und der Keimschicht vor dem Temperschritt kann durch Plasmaveraschung der Schutzschicht und anschließender Plasmaätzung der Keimschicht erfolgen. Dieses sind Trockenätzverfahren, die eine schonende Behandlung der Halbleiterchips bzw. des Halbleiterwafers sicherstellen.
  • Das Tempern selbst wird vorzugsweise in einer Inertgasatmosphäre durchgeführt, um die beim Tempern entweichenden flüchtigen Bestandteile der Außenkontaktsockel abzuführen und gleichzeitig die Oberfläche der Außenkontaktsockel vor einer Oxidation oder vor anderen Reaktionen mit einer reaktiven Atmosphäre zu schützen.
  • In einem weiteren bevorzugten Durchführungsbeispiel des Verfahrens wird das Tempern unter einer reduzierenden Gasatmosphäre, vorzugsweise unter Formiergas, durchgeführt. Dieses Formiergas, das aus einem Gemisch aus Stickstoff und Wasserstoff besteht, hat den Vorteil, dass dünne Oxidhäute des Außenkontaktsockelmaterials, die sich beim Nassätzen bzw. bei den nachfolgenden Spülvorgängen gebildet haben könnten, reduziert werden. Schließlich ist es auch möglich, das Tempern unter einem vermindertem Gasdruck durchzuführen, so dass die Ausdiffusion von flüchtigen Gasen dadurch verbessert wird, dass die Gase nach der Ausdiffusion von der Oberfläche der Außenkontaktsockel relativ schnell abgeführt werden.
  • In einem bevorzugten Durchführungsbeispiel des Verfahrens wird das Tempern bei 200°C für 2 Stunden unter einer Formiergasatmosphäre durchgeführt und der anschließende RTP-Schritt, bei dem die Schmelztemperatur überschritten wird, erfolgt bei 250°C für 30 Sekunden ebenfalls in einer Formiergasatmosphäre für Außenkontaktmaterialien aus einem SnAg-Lotgemisch. Danach schließt sich eine Ätzung in 1%-iger Flusssäure für 60 Sekunden an. Der Ofenprozess bei 250°C führt zu einem Ausgasen der flüchtigen Bestandteile der Außenkontaktsockel.
  • Bei dieser Temperatur wird das Zinn-Silber-Gefüge noch nicht umgeschmolzen. Erst beim anschließenden Hochtemperatur-Intervall in Form eines RTP-Prozesses wird das Gefüge umgeschmolzen und eine Oberflächensegregation der festen Verunreinigungen und Einschlüsse auf der Oberfläche des Außenkontaktsockel wird erfolgen. Da nach Abschluss des RTP-Prozesses die festen Verunreinigungen und Einschlüsse auf der Oberfläche des Außenkontaktsockels vorliegen, können sie dort durch die nachfolgende Ätzung entfernt werden. Dabei sind alle drei aufeinander folgenden Prozesse so ausgelegt, dass sie die elektronische Schaltung im Halbleiterchip nicht angreifen oder das Schaltverhalten des Halbleiterchips verändern.

Claims (25)

  1. Verfahren zum Herstellen und Reinigen von Außenkontaktsockeln für eine Oberflächenmontage auf Schaltungsträgern, wobei das Verfahren folgende Verfahrensschritte aufweist: – galvanisches Abscheiden von Außenkontaktsockeln auf Halbleiterwafern oder Halbleiterchips; – Ausdiffusion flüchtiger Substanzen aus den galvanisch abgeschiedenen Außenkontaktsockeln durch Tempern der galvanisch abgeschiedenen Außenkontaktsockel bei Temperaturen unterhalb einer Schmelztemperatur von abgeschiedenem Kontaktsockelmaterial mit einer Temperdauer tD im Bereich von 0,5 h ≤ tD ≤ 5,0 h; – Durchführen eines RTP Hochtemperatur-Intervalls, bei dem mindestens die Schmelztemperatur erreicht wird, – Nassätzen von Oberflächen der Außenkontaktsockel.
  2. Verfahren zum Herstellen von oberflächenmontierbaren Halbleiterchips für Schaltungsträger, wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Halbleiterwafers mit in Zeilen und Spalten angeordneten Halbleiterchippositionen, wobei die Halbleiterchippositionen metallische Kontaktflächen aufweisen, die über oberflächengeschützte Leiterbahnen mit Halbleiterelementstrukturen der Halbleiterchippositionen in Wirkverbindung stehen; – Aufbringen einer elektrisch leitfähigen Keimschicht auf eine Oberseite des Halbleiterwafers; – Abdecken der Keimschicht mit einer isolierenden Schutzschicht unter Freilassung von Kontaktflächenbereichen; – selektives galvanisches Abscheiden von Außenkontaktsockeln auf der Keimschicht in den freizugänglichen Kontaktflächenbereichen; – Entfernen der Schutzschicht; – Ausdiffusion flüchtiger Substanzen aus den galvanisch abgeschiedenen Außenkontaktsockeln durch Tempern der galvanisch abgeschiedenen Außenkontaktsockel bei Temperaturen unterhalb einer Schmelztemperatur von abgeschiedenem Kontaktsockelmaterials mit einer Temperdauer tD im Bereich von 0,5 h ≤ tD ≤ 5,0 h; – Durchführen eins RTP Hochtemperatur-Intervalls, bei dem die Schmelztemperatur erreicht wird, – Nassätzen von Oberflächen der Außenkontaktsockel.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass der Halbleiterwafer vor dem Nassätzen in einzelne Halbleiterchips mit getemperten Außenkontaktsockeln aufgetrennt wird.
  4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass der Halbleiterwafer vor dem Tempern in einzelne Halbleiterchips mit Außenkontaktsockeln aufgetrennt wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Außenkontaktsockel bei einer Temperatur TT unterhalb der Schmelztemperatur TS von (TS – 50°C) ≤ TT ≤ (TS – 5°C) getempert werden.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass beim RTP Hochtemperatur-Intervall die Außenkontaktsockel auf Spitzentemperaturen TH aufgeheizt werden, die relativ zur Schmelztemperatur bei (TS + 5°C) ≤ TH ≤ (TS + 50°C) liegen.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Temperdauer tD im Bereich von 1,5 h ≤ tD ≤ 2,5 h liegt.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das RTP Hochtemperatur-Intervall auf eine Dauer tH von 10 s ≤ tH ≤ 300 s eingestellt wird.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass das RTP Hochtemperatur-Intervall auf eine Dauer tH von 20 s ≤ tH ≤ 50 s eingestellt wird.
  10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Nassätzen der Oberflächen der Außenkontaktsockel mit 1%-iger Flusssäure erfolgt.
  11. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das Nassätzen der Oberflächen der Außenkontaktsockel mit 1%-iger Schwefelsäure erfolgt.
  12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als das Kontaktmaterial der Außenkontaktsockel ein SnAg-Lotgemisch abgeschieden wird.
  13. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass als das Kontaktmaterial der Außenkontaktsockel ein SnAgCu-Lotgemisch abgeschieden wird.
  14. Verfahren nach einem der Ansprüche 2 bis 13, dadurch gekennzeichnet, dass das Aufbringen der leitfähigen Keimschicht auf die Oberseite des Halbleiterwafers mittels chemische Gasphasenabscheidung erfolgt.
  15. Verfahren nach einem der Ansprüche 2 bis 13, dadurch gekennzeichnet, dass das Aufbringen der leitfähigen Keimschicht auf die Oberseite des Halbleiterwafers mittels physikalischer Gasphasenabscheidung erfolgt.
  16. Verfahren nach einem der Ansprüche 2 bis 13, dadurch gekennzeichnet, dass das Aufbringen der leitfähigen Keimschicht auf die Oberseite des Halbleiterwafers mittels Aufdampftechnik erfolgt.
  17. Verfahren nach einem der Ansprüche 2 bis 16, dadurch gekennzeichnet, dass das Abdecken der leitfähigen Keimschicht mit einer Schutzschicht unter Freilassung der Kontaktflächenbereiche mittels eines photolithographischen Verfahrens erfolgt.
  18. Verfahren nach einem der Ansprüche 2 bis 16, dadurch gekennzeichnet, dass das Abdecken der leitfähigen Keimschicht mit der Schutzschicht unter Freilassung der Kontaktflächenbereiche durch Aufbringen einer strukturierten Polyamidschicht erfolgt.
  19. Verfahren nach einem der Ansprüche 2 bis 16, dadurch gekennzeichnet, dass das Abdecken der leitfähigen Keimschicht mit der Schutzschicht unter Freilassung der Kontaktflächenbereiche durch Strahldrucken einer Schutzschicht erfolgt.
  20. Verfahren nach einem der Ansprüche 2 bis 16, dadurch gekennzeichnet, dass die elektrisch leitende Keimschicht vor dem Tempern und dem Hochtemperaturintervall entfernt wird.
  21. Verfahren nach einem der Ansprüche 2 bis 20, dadurch gekennzeichnet, dass die Schutzschicht und die Keimschicht durch Plasmaveraschung der Schutzschicht und anschließender Plasmaätzung der Keimschicht entfernt werden.
  22. Verfahren nach einem der Ansprüche 1 bis 21, dadurch gekennzeichnet, dass das Tempern unter einer Inertgasatmosphäre erfolgt.
  23. Verfahren nach einem der Ansprüche 1 bis 21, dadurch gekennzeichnet, dass das Tempern unter einer reduzierenden Gasatmosphäre erfolgt.
  24. Verfahren nach Anspruch 23, dadurch gekennzeichnet, dass das Tempern unter Formiergas erfolgt.
  25. Verfahren nach einem der Ansprüche 1 bis 24, dadurch gekennzeichnet, dass das Tempern unter vermindertem Gasdruck erfolgt.
DE102005051330.1A 2005-10-25 2005-10-25 Verfahren zum Herstellen und Reinigen von oberflächenmontierbaren Außenkontaktsockeln Active DE102005051330B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005051330.1A DE102005051330B4 (de) 2005-10-25 2005-10-25 Verfahren zum Herstellen und Reinigen von oberflächenmontierbaren Außenkontaktsockeln
US11/552,754 US7723158B2 (en) 2005-10-25 2006-10-25 Method for producing and cleaning surface-mountable bases with external contacts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005051330.1A DE102005051330B4 (de) 2005-10-25 2005-10-25 Verfahren zum Herstellen und Reinigen von oberflächenmontierbaren Außenkontaktsockeln

Publications (2)

Publication Number Publication Date
DE102005051330A1 DE102005051330A1 (de) 2007-05-03
DE102005051330B4 true DE102005051330B4 (de) 2015-04-02

Family

ID=37912647

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005051330.1A Active DE102005051330B4 (de) 2005-10-25 2005-10-25 Verfahren zum Herstellen und Reinigen von oberflächenmontierbaren Außenkontaktsockeln

Country Status (2)

Country Link
US (1) US7723158B2 (de)
DE (1) DE102005051330B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5526336B2 (ja) * 2007-02-27 2014-06-18 Ｄｏｗａエレクトロニクス株式会社 半田層及びそれを用いたデバイス接合用基板並びにその製造方法
US8742578B2 (en) 2012-07-19 2014-06-03 International Business Machines Corporation Solder volume compensation with C4 process
US8759210B2 (en) 2012-07-19 2014-06-24 International Business Machines Corporation Control of silver in C4 metallurgy with plating process
DE102014224548A1 (de) 2014-12-01 2016-06-02 Robert Bosch Gmbh Chipmontageverfahren und Chipmontageanordnung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773359A (en) * 1995-12-26 1998-06-30 Motorola, Inc. Interconnect system and method of fabrication
DE10127889A1 (de) * 2001-06-08 2002-12-19 Infineon Technologies Ag Verfahren zum Umschmelzen von auf Verbindungsstellen aufgebrachtem Lotmaterial
US20030173523A1 (en) * 2002-03-13 2003-09-18 Vuorela Mikko Ilmari Low temperature, bump-bonded radiation imaging device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3000171C2 (de) * 1980-01-04 1982-04-29 Vereinigte Aluminium-Werke Ag, 5300 Bonn Faserverstärkter Verbundwerkstoff und Verfahren zu seiner Herstellung
US5665639A (en) * 1994-02-23 1997-09-09 Cypress Semiconductor Corp. Process for manufacturing a semiconductor device bump electrode using a rapid thermal anneal
US6258703B1 (en) * 1999-07-21 2001-07-10 International Business Machines Corporation Reflow of low melt solder tip C4's
JP3397313B2 (ja) * 1999-12-20 2003-04-14 富士通株式会社 半導体装置の製造方法及び電子部品の実装方法
US6521477B1 (en) * 2000-02-02 2003-02-18 Raytheon Company Vacuum package fabrication of integrated circuit components
US7547623B2 (en) * 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
US7740713B2 (en) * 2004-04-28 2010-06-22 International Business Machines Corporation Flux composition and techniques for use thereof
US7253089B2 (en) * 2004-06-14 2007-08-07 Micron Technology, Inc. Microfeature devices and methods for manufacturing microfeature devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773359A (en) * 1995-12-26 1998-06-30 Motorola, Inc. Interconnect system and method of fabrication
DE10127889A1 (de) * 2001-06-08 2002-12-19 Infineon Technologies Ag Verfahren zum Umschmelzen von auf Verbindungsstellen aufgebrachtem Lotmaterial
US20030173523A1 (en) * 2002-03-13 2003-09-18 Vuorela Mikko Ilmari Low temperature, bump-bonded radiation imaging device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Bell, H. [u.a.]: Temperaturprofile für das Reflowlöten. In: Elektronik Produktion & Prüftechnik (EPP), Juli 2003, 1-9. *

Also Published As

Publication number Publication date
DE102005051330A1 (de) 2007-05-03
US7723158B2 (en) 2010-05-25
US20070111527A1 (en) 2007-05-17

Similar Documents

Publication Publication Date Title
DE19581952B4 (de) Verfahren zum Entfernen von Metallschichten von einer Pb/Sn-Lötbumps aufweisenden Substratoberfläche
KR102055459B1 (ko) 기판 상에 솔더 성막 및 비용융 범프 구조들을 형성하는 방법
DE102004047730B4 (de) Ein Verfahren zum Dünnen von Halbleitersubstraten zur Herstellung von dünnen Halbleiterplättchen
DE2032872A1 (de) Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse
US20120325671A2 (en) Electroplated lead-free bump deposition
WO1996016442A1 (de) Kernmetall-lothöcker für die flip-chip-technik
DE102005004360A1 (de) Effizientes Verfahren zum Herstellen und Zusammenfügen eines mikroelektronischen Chips mit Lothöckern
JP3556922B2 (ja) バンプ形成方法
DE3016132C2 (de) Verfahren zur Herstellung von gegen Hitzeschockeinwirkung widerstandsfähigen gedruckten Schaltungen
KR20130113409A (ko) 기판 상에 솔더 합금 성막을 형성하는 방법
EP2456589B1 (de) Bleifreie hochtemperaturverbindung
DE102005037321A1 (de) Halbleiterbauteil mit Leiterbahnen zwischen Halbleiterchip und Schaltungsträger und Verfahren zur Herstellung desselben
DE60300675T2 (de) Die Verwendung von Lötmetallen auf Nickel-plattierten stromlosen Oberflächen
DE102005051330B4 (de) Verfahren zum Herstellen und Reinigen von oberflächenmontierbaren Außenkontaktsockeln
DE1943519A1 (de) Halbleiterbauelement
DE4301728C2 (de) Leiterplatte mit lötbarer dünner Metallschicht zum Auflöten von elektronischen Bauelementen
WO2006017327A2 (en) Electrocodeposition of lead free tin alloys
DE10355953A1 (de) Verfahren zum Galvanisieren und Kontaktvorsprungsanordnung
DE10018025A1 (de) Verfahren zum Erzeugen von lötfähigen Oberflächen und funktionellen Oberflächen auf Schaltungsträgern
WO1996016768A1 (de) Verfahren zum bonden von drähten auf oxidationsempfindlichen, lötbaren metallsubstraten
JPH0945691A (ja) チップ部品用ハンダバンプ及びその製造方法
DE10239081B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE19542043A1 (de) Bleifreie Niedertemperaturlegierung und Verfahren zur Bildung einer mechanisch überlegenen Verbindung unter Verwendung dieser Legierung
WO1999055935A1 (de) Verfahren zum überziehen von oberflächen auf kupfer oder einer kupferlegierung mit einer zinn- oder zinnlegierungsschicht
DE2327878C3 (de) Verfahren zum Ätzen von mit Elektroden versehenen Halbleiterscheiben für Halbleiterbauelemente

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative

Representative=s name: SCHWEIGER, MARTIN, DIPL.-ING. UNIV., DE